JP2021012897A - 半導体モジュール、半導体装置、及び半導体モジュールの製造方法 - Google Patents

半導体モジュール、半導体装置、及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2021012897A
JP2021012897A JP2019124453A JP2019124453A JP2021012897A JP 2021012897 A JP2021012897 A JP 2021012897A JP 2019124453 A JP2019124453 A JP 2019124453A JP 2019124453 A JP2019124453 A JP 2019124453A JP 2021012897 A JP2021012897 A JP 2021012897A
Authority
JP
Japan
Prior art keywords
heat radiating
radiating plate
plate
case member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019124453A
Other languages
English (en)
Other versions
JP7379886B2 (ja
Inventor
威 上村
Takeshi Uemura
威 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019124453A priority Critical patent/JP7379886B2/ja
Priority to US16/884,187 priority patent/US11195775B2/en
Priority to CN202010485533.9A priority patent/CN112185910A/zh
Publication of JP2021012897A publication Critical patent/JP2021012897A/ja
Application granted granted Critical
Publication of JP7379886B2 publication Critical patent/JP7379886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】大型化することなく沿面距離を確保しつつも良好な放熱特性を得ること。【解決手段】半導体モジュール（２）は、絶縁板（４１）の上面に回路パターン（４２）が形成された絶縁回路基板（４０）と、回路パターンの上面に配置されたスイッチング素子（５、６）と、絶縁板の下面に配置された第１放熱板（４）と、第１放熱板の下面を露出して絶縁回路基板、スイッチング素子、及び第１放熱板の周囲を囲うケース部材（３）と、スイッチング素子の上面側に所定隙間を空けて配置される第２放熱板（８）と、を備える。ケース部材は、第２放熱板の厚みに対応した切欠き部（３４）を有する。第２放熱板は、少なくとも一部が切欠き部に係合する。【選択図】図５

Description

本発明は、半導体モジュール、半導体装置、及び半導体モジュールの製造方法に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
この種の半導体装置にあっては、使用環境等により半導体素子に発生する熱の影響を考慮して、何らかの冷却構造が採用される。例えば、以下に示す特許文献１では、パワーモジュールの下面に放熱器が設けられ、パワーモジュールの上面に放熱板が設けられている。
また、特許文献２では、半導体素子（パワー素子）の上面にヒートシンクが設けられ、半導体素子の下面に金属板のスペーサが設けられている。半導体素子は、ヒートシンクとスペーサとの間に挟持されている。
特開２０１３−１６６０６号公報 国際公開第２０１６／１６２９９１号
ところで、従来の半導体モジュールの放熱構造においては、半導体モジュールの一方の面（表面）に設けられたヒートシンクにより、一方の面側ではある程度の冷却効果が得られている。しかしながら、半導体モジュールの他方の面（裏面）においては、特に冷却対策が取られていない場合、一方の面側よりも温度が上昇してしまい、製品寿命に影響を与えてしまうという問題がある。
この場合、ヒートシンクを大きくしたり、チップサイズを大きくすることが考えられるが、コストと熱的性能の両立が困難となることが想定される。また、上記のようにヒートシンクとは反対側の面に放熱板（スペーサ）を設けることも考えられる。しかしながら、反対側の面にはプリント基板が配置されている。特に特許文献２においては、スペーサがプリント基板に接続されているため、スペーサの熱がプリント基板に伝わってしまい、プリント基板の信頼性低下の影響が想定される。また、プリント基板に接続される端子とスペーサとの沿面距離、空間距離等の確保が難しく、絶縁設計が困難となり得る。
本発明はかかる点に鑑みてなされたものであり、大型化することなく沿面距離を確保しつつも良好な放熱特性を得ることができる半導体モジュール、半導体装置、及び半導体モジュールの製造方法を提供することを目的の１つとする。
本発明の一態様の半導体モジュールは、絶縁板の上面に回路パターンが形成された絶縁回路基板と、前記回路パターンの上面に配置された半導体素子と、前記絶縁板の下面に配置された第１放熱板と、前記第１放熱板の下面を露出して前記絶縁回路基板、前記半導体素子、及び前記第１放熱板の周囲を囲うケース部材と、前記半導体素子の上面側に所定隙間を空けて配置される第２放熱板と、を備え、前記ケース部材は、前記第２放熱板の厚みに対応した凹部を有し、前記第２放熱板は、少なくとも一部が前記凹部に係合することを特徴とする。
本発明の一態様の半導体装置は、上記の半導体モジュールと、前記第１放熱板の露出面に取り付けられる冷却器と、を備え、前記第２放熱板は、前記冷却器に接続されることを特徴とする。
本発明の一態様の半導体モジュールの製造方法は、絶縁回路基板の周囲を囲うケース部材を準備する準備工程と、前記ケース部材に放熱面を露出して第１放熱板及び前記絶縁回路基板を配置する基板配置工程と、前記絶縁回路基板の上面に半導体素子を配置する半導体素子配置工程と、前記半導体素子を覆うように第２放熱板を配置する第２放熱板配置工程と、前記ケース部材によって規定される空間内に封止樹脂を充填する封止工程と、を実施し、前記ケース部材は、前記第２放熱板の厚みに対応した凹部を有し、前記第２放熱板配置工程において、前記第２放熱板は、少なくとも一部が前記凹部に係合することで前記半導体素子との間に所定隙間を空けて配置され、前記封止工程において、少なくとも前記半導体素子と前記第２放熱板との間が封止されることで前記ケース部材と前記第２放熱板とが固定されることを特徴とする。
本発明によれば、大型化することなく沿面距離を確保しつつも良好な放熱特性を得ることができる。
本実施の形態に係る半導体装置を長手方向から見た側面図である。 本実施の形態に係る半導体装置を短手方向から見た側面図である。 本実施の形態に係る半導体モジュールの側面図及び平面図である。 本実施の形態に係る半導体モジュールの内部構造を示す平面図である。 本実施の形態に係る半導体モジュールの断面図である。 本実施の形態に係る第２放熱板を示す三面図である。 本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。 本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。 本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。 本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。 本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。 本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。 変形例に係る半導体モジュールの断面図である。
以下、本発明を適用可能な半導体装置及び半導体モジュールについて説明する。図１は、本実施の形態に係る半導体装置を長手方向から見た側面図である。図２は、本実施の形態に係る半導体装置を短手方向から見た側面図である。図３は、本実施の形態に係る半導体モジュールの側面図及び平面図である。図４は、本実施の形態に係る半導体モジュールの内部構造を示す平面図である。図５は、本実施の形態に係る半導体モジュールの断面図である。図６は、本実施の形態に係る第２放熱板を示す三面図である。なお、以下に示す半導体装置及び半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
また、以下の図において、半導体装置の長手方向をＸ方向、短手方向をＹ方向、高さ方向をＺ方向と定義することにする。また、場合によっては、Ｘ方向を前後方向、Ｙ方向を左右方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体装置の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体装置の放熱面側（冷却器側）を上面側とし、制御ボード側を下面側と呼ぶことにする。また、本明細書において、平面視は、半導体装置の上面をＺ軸の正方向から視た場合を意味する。なお、図１及び図２では、説明の便宜上、上下が逆になっている。
先ず、半導体装置１について説明する。半導体装置１は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１及び図２に示すように、半導体装置１は、半導体モジュール２と、冷却器１０と、制御ボード１１と、を含んで構成される。
冷却器１０は、例えばヒートシンクで構成され、平面視矩形状を有している。冷却器１０は、上面に半導体モジュール２の一方の面（下面）が接合される平滑な接合面１２を有している。接合面１２は、後述する半導体モジュール２の露出面よりも十分に大きな面積を有している。接合面１２の反対側には、Ｚ方向に立ち上がる複数のフィン１３が形成されている。また、冷却器１０は、半導体モジュール２を取付ける取付け穴（ネジ穴）が形成されていてもよい。
冷却器１０は、銅やアルミニウム等の金属、又はこれらを１種以上含む合金によって形成されており、表面に例えばメッキ処理が施されている。詳細は後述するが、冷却器１０は、接合面１２を半導体モジュール２の露出面（放熱面）に対向させ、間に熱伝導性のよいコンパウンド等を介して半導体モジュール２に取り付けられる。なお、冷却器１０は、上記した構成に限定されず、ウォータジャケットを備えた水冷式の冷却器で構成されてもよい。
制御ボード１１は、いわゆるプリント基板であり、半導体モジュール２よりも僅かに大きな平面視矩形状を有している。制御ボード１１には、厚み方向に貫通する複数のスルーホール（不図示）が形成されている。スルーホールには、半導体モジュール２の端子部材（主端子３５及び制御端子３６）が挿通される。詳細は後述するが、制御ボード１１は、半導体モジュール２の他方の面（第２放熱板８の上面）に対向配置される。第２放熱板８と制御ボード１１との間には、所定の隙間が形成される。
次に、半導体モジュール２について説明する。図３から図６に示すように、半導体モジュール２は、ケース部材３に第１放熱板４、絶縁回路基板４０、複数の半導体素子（スイッチング素子５、６）、複数の集積回路７、及び第２放熱板８を配置して構成される。特に半導体モジュール２は、ケース部材３の一方の面側（下面側）に配置される第１放熱板４とは別に、ケース部材３の他方の面側（上面側）に配置される第２放熱板８を備えている。第２放熱板８については後述する。
第１放熱板４は、絶縁回路基板４０のベース板としての役割を果たし、銅やアルミニウム等の熱伝導性の良好な金属板によってＸ方向に長い平面視矩形状に形成される。第１放熱板４は、Ｙ方向における半導体モジュール２の中央よりも一方側（主端子側）に偏って配置されている。詳細は後述するが、第１放熱板４の下面は、ケース部材３から露出された露出面を有しており、冷却器１０の取付面となっている。
第１放熱板４の上面（主面）には、絶縁回路基板４０が配置される。絶縁回路基板４０は、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazing）基板や金属ベース基板で構成され、Ｘ方向に長い平面視方形状に形成されている。また、絶縁回路基板４０は、金属層と絶縁層とを積層して構成される。具体的に絶縁回路基板４０は、上面と下面を有する絶縁板４１（絶縁層又は絶縁フィルムと呼ばれてもよい）と、絶縁板４１の上面（主面）に形成される複数の回路パターン４２と、を有している。
絶縁板４１は、第１放熱板４と同形状の平面視矩形状に形成され、第１放熱板４の上面全体を覆うように配置される。絶縁板４１は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、または、セラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。
回路パターン４２は、銅箔等によって形成される所定厚みの金属層で構成される。回路パターン４２は、Ｙ方向に長い平面視矩形状に形成されている。複数（図４では６つ）の回路パターン４２は、絶縁板４１の長手方向に並んで配置されている。各回路パターン４２は、電気的に互いに絶縁された状態で絶縁板４１上に配置されている。
このように構成される絶縁回路基板４０は、例えば半田等の接合材（不図示）を介して第１放熱板４の上面に配置される。
各回路パターン４２の上面には、２つずつ半導体素子が配置されている。半導体素子は、半田等の接合材（不図示）を介して各回路パターン４２に電気的に接続される。半導体素子は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視方形状に形成される。半導体素子には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。
半導体素子の上面には、主電極として不図示の入力電極（アノード電極）が設けられている。半導体素子の下面には、主電極として不図示の出力電極（カソード電極）が設けられている。半導体素子の下面は、例えば半田等の接合材（不図示）を介して回路パターン４２の上面に電気的に接合される。
本実施の形態では、１つの回路パターン４２に対し、ＩＧＢＴ素子で構成される１つのスイッチング素子５と、ＦＷＤ素子で構成される１つのスイッチング素子６がＹ方向に並んで配置されている。具体的にスイッチング素子５は、回路パターン４２の制御端子側（図４の紙面下側）に配置され、スイッチング素子６は、回路パターン４２の主端子側（図４の紙面上側）に配置されている。なお、スイッチング素子５、６の配置はこれに限定されず、例えば、スイッチング素子５が主端子側に配置され、スイッチング素子６が制御側に配置されてもよい。
また、本実施の形態では、半導体素子としてＩＧＢＴ素子（スイッチング素子５）とＦＷＤ素子（スイッチング素子６）を対にして並べて配置する構成としたが、これに限らず、ＩＧＢＴ素子とＦＷＤ素子を一体化したＲＣ（Reverse Conducting）−ＩＧＢＴ、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）−ＩＧＢＴ等が用いられてもよい。また、半導体素子の形状、配置数、配置箇所等も適宜変更が可能である。
上記したように、半導体モジュール２は、第１放熱板４、絶縁回路基板４０、及びスイッチング素子５、６の周囲を囲うケース部材３を備えている。ケース部材３は、Ｘ方向に長い平面視矩形枠状に形成される。ケース部材３は、例えば、合成樹脂等により成形されている。また、ケース部材３には、後述する端子部材が一体成型されている。
ケース部材３は、平面視矩形状の底壁部３０と、底壁部３０に外周縁から上方に立ち上がり、上記した各種構成の外周を囲う環状壁部３１と、を有している。底壁部３０は、下面側から所定深さで形成された矩形穴３２と、複数の回路パターン４２に対応して開口された開口部３３と、を有している。
矩形穴３２は、絶縁板４１及び絶縁板４１の下面に配置された第１放熱板４の形状に対応した平面視矩形状に形成されている。開口部３３は、矩形穴３２の上面に連なり、複数の回路パターン４２を露出するように形成された平面視矩形状の貫通穴で構成される。開口部３３は、矩形穴３２よりも一回り小さく形成されている。また、矩形穴３２の深さは、第１放熱板４の厚みと絶縁板４１の厚みを合わせた厚みに対応している。すなわち、矩形穴３２は、第１放熱板４及び絶縁板４１を収容可能な大きさを有している。
図５に示すように、矩形穴３２に第１放熱板４及び絶縁板４１（絶縁回路基板４０）が収容された状態において、上面側では回路パターン４２（及びスイッチング素子５、６）が開口部３３内に位置している。一方、下面側においては、第１放熱板４の下面が底壁部３０から露出している。すなわち、第１放熱板４の下面は、ケース部材３から露出した露出面（放熱面）となっている。また、底壁部３０の下面と第１放熱板４の露出面（放熱面）は、面一となっている。
また、ケース部材３の長手方向で対向する環状壁部３１の上面には、一対の切欠き部３４が形成されている。詳細は後述するが、一対の切欠き部３４は、第２放熱板８が係合可能な係合部（凹部）を構成する。
上記したように、ケース部材３には、端子部材が一体成型により埋め込まれている。具体的に端子部材は、主端子３５と制御端子３６とによって構成される。主端子３５及び制御端子３６は、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材により形成された板状のリードフレームで構成される。
主端子３５及び制御端子３６は、主面が底壁部３０の底面（上面）と面一になるように底壁部３０に埋め込まれている。また、主端子３５及び制御端子３６は、開口部３３をＹ方向で挟むように対向配置されている。主端子３５は、スイッチング素子６の側方において、底壁部３０の底面に沿ってＹ方向外側に向かって延び、環状壁部３１を貫通して更に延びている。更に主端子３５は、開口部３３の外縁に沿ってＸ方向に並んで複数配置されている。
環状壁部３１の外側において、主端子３５には、Ｘ方向の幅が小さくなる幅狭部３５ａが設けられている。幅狭部３５ａは、制御ボード１１のスルーホールに挿入可能な幅を有している。主端子３５は、環状壁部３１の外側において、上方に向かって略直角に折り曲げられる。具体的には図４に示すように、主端子３５は、環状壁部３１の外側において、幅狭部３５ａの基端部よりもＹ方向内側に位置する曲げ線Ｌ１に沿ってＺ方向上側に屈曲される。なお、図４は、端子部材が屈曲される前の図を示している。幅狭部３５ａの基端部は、制御ボード１１に対する主端子３５の挿入深さ、すなわち制御ボード１１と半導体モジュール２の隙間を規定する役割を果たす。
制御端子３６は、スイッチング素子５の側方に配置される２つの制御端子３６ａ、３６ｂと、制御端子３６ｂの外側に配置される複数の制御端子３６ｃと、を有している。制御端子３６ａ、３６ｂは、底壁部３０の底面に沿って開口部３３の長手方向（Ｘ方向）に延び、ケース部材３の端部でＹ方向に屈曲して環状壁部３１を貫通する平面視Ｌ字状に形成される。制御端子３６ｃは、底壁部３０の底面に沿ってＹ方向外側に向かって延び、環状壁部３１を貫通して更に延びている。また、制御端子３６ｃは、Ｘ方向に並んで複数配置されている。
環状壁部３１の外側において、制御端子３６には、Ｘ方向の幅が小さくなる幅狭部３５ｄが設けられている。幅狭部３５ｄは、制御ボード１１のスルーホールに挿入可能な幅を有している。制御端子３６は、主端子３５と同様に環状壁部３１の外側において、上方に向かって略直角に折り曲げられる。具体的には図４に示すように、制御端子３６は、環状壁部３１の外側において、幅狭部３５ｄの基端部よりもＹ方向内側に位置する曲げ線Ｌ２に沿ってＺ方向上側に屈曲される。幅狭部３５ｄの基端部は、制御ボード１１に対する制御端子３６の挿入深さ、すなわち制御ボード１１と半導体モジュール２の隙間を規定する役割を果たす。
このように、端子部材（主端子３５及び制御端子３６）は、ケース部材３（環状壁部３１）の外面から制御ボード１１に向かって突出するように屈曲されている。各端子部材の先端は、制御ボード１１のスルーホールに挿入される。これにより、制御ボード１１は、第２放熱板８との間に所定隙間を形成して各端子部材と電気的に接続される。
制御端子３６ａの上面（主面）には、半導体素子の駆動を制御する集積回路７が配置されている。集積回路７には、ＨＶＩＣ（High Voltage Integrated Circuit）、ＬＶＩＣ（Low Voltage Integrated Circuit）等の制御用ＩＣ、ＢＳＤ（Bootstrap Diode）等のダイオードが用いられる。集積回路７は、例えば平面視矩形状に形成される。集積回路７は、Ｘ方向に延びる制御端子３６ａの上面に所定間隔を空けて３つ配置されている。なお、集積回路７の形状、配置数、配置箇所等は、上記した例に限定されず、適宜変更が可能である。
上記したスイッチング素子５、６、回路パターン４２、集積回路７、主端子３５、及び制御端子３６は、配線部材によって電気的に接続される。具体的にスイッチング素子５とスイッチング素子６は、配線部材Ｗ１によって電気的に接続される。スイッチング素子５と主端子３５、又は回路パターン４２と主端子３５は、配線部材Ｗ２によって電気的に接続される。スイッチング素子５と集積回路７は、配線部材Ｗ３によって電気的に接続される。集積回路７と制御端子３６は、配線部材Ｗ４によって電気的に接続される。
上記した配線部材Ｗ１〜Ｗ４には、導体ワイヤが用いられる。導電ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線部材として導電ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。
また、ケース部材３の上部には、環状壁部３１の上方開口の大部分を覆う第２放熱板８が配置される。第２放熱板８は、図５及び図６に示すように、Ｘ方向に延びる平板部８０と、平板部８０の両端からＺ方向に突出する一対の固定部８１と、を有している。
平板部８０は、所定厚みの板状体であり、Ｙ方向において、スイッチング素子５、６上方を覆う幅を有している。更に平板部８０は、Ｙ方向において、集積回路７の上方を覆う幅を有してもよい。より具体的にＹ方向における平板部８０の幅は、切欠き部３４の幅に対応しており、ちょうど平板部８０が切欠き部３４に嵌り合う（係合する）幅となっている。また、平板部８０のＺ方向の厚みは、切欠き部３４の深さに対応している。図５に示すように、平板部８０が切欠き部３４に係合した状態では、平板部８０の上面と環状壁部３１の上面とが面一となっている。また、平板部８０は、Ｘ方向において、ケース部材３（環状壁部３１）の幅よりも外側に延びている。
固定部８１は、第２放熱板８を冷却器１０に固定するためのものである。固定部８１は、平板部８０のＸ方向の端部から半導体モジュール２のＺ方向下面側に向かって突出した概略直方体形状を有する。Ｙ方向における固定部８１の幅は、平板部８０と同じ幅となっている。また、Ｘ方向における固定部８１の内側面は、Ｘ方向における環状壁部３１の外側面に当接可能である。また、図３及び図６に示すように、一対の固定部８１は、Ｙ方向においてケース部材３を挟んで対向するように配置されている。
固定部８１には、Ｙ方向の幅中心において、厚み方向（Ｚ方向）に貫通する貫通穴８２が形成されている。また、平板部８０が連なる側の固定部８１の上面には、貫通穴８２と同心の座ぐり穴８３が形成されている。座ぐり穴８３は、貫通穴８２よりも大径で所定深さに形成されている。座ぐり穴８３の深さは、後述する固定用のボルトＢのネジ頭が収まる深さであることが好ましい。また、座ぐり穴８３とは反対側の固定部８１の端面は、冷却器１０の接合面１２に当接可能である。
このように構成される第２放熱板８は、スイッチング素子５、６の上面側に所定隙間を空けて配置される。また、第２放熱板８は、銅やアルミニウム等の熱伝導性の良好な金属材料によって形成されることが好ましい。また、第２放熱板８は、平板部８０と一対の固定部８１と一体的に成形してもよいし、平板部８０と一対の固定部８１を溶接等によって接合してもよい。
また、環状壁部３１により規定されるケース部材３の内部空間には、封止樹脂９が充填される。図５に示すように、封止樹脂９は、上面が環状壁部３１の上面及び第２放熱板８の上面に至るまで充填される。これにより、絶縁回路基板４０、スイッチング素子５、６、集積回路７、及び配線部材Ｗ１〜Ｗ４が封止される。なお、封止樹脂９には、エポキシ樹脂やシリコーンゲルを用いることが可能である。
また、上記構成に限らず、ケース部材３と封止樹脂９とが一体化したフルモールド構造であってもよい。この場合、ケース部材３は、半導体モジュールの環状壁部３１を形成すると共に、絶縁回路基板４０、スイッチング素子５、６、集積回路７、及び配線部材Ｗ１〜Ｗ４を封止する。半導体モジュール２は、環状壁部３１がケース部材３で形成され、上面の一部に第２放熱板８が露出し、下面の一部に第１放熱板４が露出し、対向する２つの側面に端子部材（主端子３５及び制御端子３６）が延出している。このような封止樹脂９が一体化したケース部材３からなるフルモールド構造は、トランスファー成型等により形成することができる。なお、封止樹脂９が一体化したケース部材３には、エポキシ樹脂を用いることが好適である。
このように構成される半導体モジュール２には、第１放熱板４の放熱面（露出面）に冷却器１０が取り付けられる。冷却器１０の接合面１２には、固定部８１の貫通穴８２に対応してネジ穴（不図示）が形成されている。固定部８１側からボルトＢを貫通穴８２に挿通し、ボルトＢの先端を冷却器１０にねじ込むことで、半導体モジュール２と冷却器１０とが一体固定される。このとき、ボルトＢの頭部が座ぐり穴８３に収容されるため、ボルトＢが固定部８１からはみ出ることがない。
ところで、従来の半導体モジュールの一般的な冷却構造においては、発熱部品である半導体素子が実装される金属基板（絶縁回路基板）側に冷却器を取り付けることが通常であった。
しかしながら、近年の半導体モジュールの小型化や大容量化に伴い、従来では問題とされていなかった金属基板とは反対側の樹脂面（半導体素子が封止樹脂に覆われた側の樹脂表面）の温度上昇が問題となっていることが分かった。すなわち、金属基板の表面温度や端子半田部の温度よりも半導体モジュールの裏側の樹脂面において、温度が高くなっていることが実験により判明した。従来では、樹脂面側の温度対策はとられておらず、金属基板の表面温度や端子半田部の温度を基準に熱設計をしてしまうと樹脂面の過度な温度上昇が原因となって、半導体モジュールの寿命に影響を与えることが懸念される。
一般的な対策として、ヒートシンクを大きくしたり、チップサイズを大きくすることが考えられるが、コストと熱的性能の両立が困難となることが想定される。また、ヒートシンクとは反対側の面に放熱板（スペーサ）を設けることも考えられる。しかしながら、反対側の面にはプリント基板が配置されており、スペーサの熱がプリント基板に伝わってしまうため、プリント基板の信頼性低下の影響が想定される。また、プリント基板に接続される端子とスペーサとの沿面距離、空間距離等の確保が難しく、絶縁設計が困難となり得る。
そこで、本件発明者は、半導体モジュールの樹脂面側にも何らかの熱対策が必要であることに着目し、本発明に想到した。具体的に本実施の形態では、スイッチング素子５、６の下方に配置される第１放熱板４とは、別にスイッチング素子５、６の上方にも第２放熱板８を配置する構成とした。すなわち、スイッチング素子５、６は、第１放熱板４と第２放熱板８との間に挟み込まれた位置関係にある。
また、第２放熱板８は、スイッチング素子５、６の上面側を覆うように所定隙間を空けて配置される。そして、スイッチング素子５、６と第２放熱板８との間には、封止樹脂９が介在している。更に環状壁部３１には、第２放熱板８（平板部８０）の厚みに対応した凹部として切欠き部３４が設けられている。第２放熱板８は、少なくとも一部（平板部８０の両端部）が切欠き部３４に係合している。また、第２放熱板８は、固定部８１を介して冷却器１０の接合面１２に接続されている。
これらの構成によれば、スイッチング素子５、６の熱を、第１放熱板４から冷却器１０に放出するだけでなく、第２放熱板８からも冷却器１０に放出することが可能である。このため、従来で問題となっていた樹脂面側（封止樹脂９側）の過剰な温度上昇を抑制することが可能である。よって、チップサイズや冷却器１０のサイズを大きくすることなく良好な放熱特性を得ることが可能である。
また、第２放熱板８の上面側には、制御ボード１１が対向配置されている。第２放熱板８は、切欠き部３４に係合することで半導体モジュール２の上面（環状壁部３１の上面）から突出することがない。このため、制御ボード１１と平板部８０との間に所定隙間を形成することが可能である。第２放熱板８と制御ボード１１は、直接的に接続されていないため、第２放熱板８の熱が直接制御ボード１１に伝わることがない。よって、制御ボード１１の信頼性低下を抑制することが可能である。また、端子部材（主端子３５及び制御端子３６）と第２放熱板８との距離を離すことができるため、沿面距離、空間距離等を確保した絶縁設計が可能である。このように、本実施の形態によれば、大型化することなく沿面距離を確保しつつも良好な放熱特性を得ることができる。更に、第２放熱板８は、集積回路７の上面側を覆うように所定隙間を空けて配置されてもよい。こうすることで、封止樹脂９を介して集積回路７側に伝導されるスイッチング素子５、６の熱を、第２放熱板８から冷却器１０に放出することが可能である。そのため、集積回路７の過熱による誤動作及び故障を抑制することができる。
また、第２放熱板８は、スイッチング素子５、６の上方を覆う平板部８０と、平板部８０の端部に設けられ、冷却器１０に当接可能な一対の固定部８１と、を有している。一対の固定部８１は、ボルトＢを介して冷却器１０に固定される。この構成によれば、第２放熱板８と冷却器１０でケース部材３を挟み込むようにして半導体モジュール２と冷却器１０をボルトＢの締結力で強固に固定することが可能である。特に第２放熱板８に固定部８１を設けたことで、ケース部材３にボルト締め付け用のスペースを設ける必要がない。この結果、ケース部材３の構成が簡略化され、ケース部材３内のスペースを有効活用すること、又はケース部材３の小型化が可能である。
次に、図７から図１２を参照して、本実施の一態様に係る半導体モジュールの製造方法について説明する。図７から図１２は、本実施の形態に係る半導体モジュールの製造方法の一工程の例を示す模式図である。なお、以下に示す半導体モジュールの製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
本実施の形態に係る半導体モジュール２の製造方法は、ケース部材３を準備する準備工程（図７参照）と、ケース部材３に放熱面を露出して第１放熱板４及び絶縁回路基板４０を配置する基板配置工程（図８参照）と、絶縁回路基板４０の上面に半導体素子等を配置する半導体素子配置工程（図９参照）と、配線部材を配置する配線部材配置工程（図１０参照）と、第２放熱板８を配置する第２放熱板配置工程（図１１参照）と、封止樹脂９を充填する封止工程（図１２参照）と、をこの順に実施して構成される。
図７に示すように、先ず、予め端子部材が一体成型されたケース部材３を準備しておく（準備工程）。上記したように、ケース部材３には、矩形穴３２、開口部３３、及び切欠き部３４が形成されている。
次に、基板配置工程が実施される。図８に示すように、基板配置工程では、上面に絶縁回路基板４０が配置された第１放熱板４をケース部材３の所定箇所に配置する。具体的に絶縁回路基板４０及び第１放熱板４を矩形穴３２に収める。このとき、回路パターン４２は、開口部３３を通じてケース部材３の上面側に露出された状態となっている。また、第１放熱板４の下面（放熱面）は、ケース部材３（底壁部３０）の下面と面一になっている。
次に、半導体素子配置工程が実施される。図９に示すように、半導体素子配置工程では、回路パターン４２の上面にスイッチング素子５、６が配置されると共に、制御端子３６ａの上面に集積回路７が配置される。なお、各チップの実装順は、適宜変更が可能である。
次に、配線部材配置工程が実施される。図１０に示すように、配線部材配置工程では、各チップ間、各チップと各端子部材間、又は各チップと各回路パターン間が所定の配線部材Ｗ１〜Ｗ４で電気的に接続（ワイヤボンディング）される。なお、配線部材の実装順（ワイヤボンディングの順番）は、適宜変更が可能である。
次に、第２放熱板配置工程が実施される。図１１に示すように、第２放熱板配置工程では、スイッチング素子５、６の上方を覆うように第２放熱板８が配置される。具体的に第２放熱板８は、一対の固定部８１でケース部材３を挟み込むと共に平板部８０を切欠き部３４に係合させることで所定箇所に配置される。このとき平板部８０は、スイッチング素子５、６との間に所定隙間を空けて配置される。また、平板部８０の上面は、環状壁部３１の上面と面一となっている。
次に、封止工程が実施される。図１２に示すように、ケース部材３内に形成される空間に封止樹脂が充填される。封止樹脂９は、絶縁回路基板４０、スイッチング素子５、６、集積回路７、及び配線部材Ｗ１〜Ｗ４を封止する。封止樹脂９は、上面が環状壁部３１の上面及び第２放熱板８の上面に達するまで充填される。封止樹脂９が硬化されると、ケース部材３と第２放熱板８とが固定される。なお、図示はしないが、封止工程の後、端子部材（主端子３５及び制御端子３６）が所定方向に屈曲される。このように、第２放熱板８をケース部材３の所定箇所に配置した後に封止樹脂９を充填することにより、一体化した半導体モジュール２が完成される。
以上説明したように、本発明によれば、スイッチング素子５、６の下方に配置される第１放熱板４とは、別にスイッチング素子５、６の上方にも第２放熱板８を配置し、第２放熱板８を直接冷却器１０に固定したことで、モジュールを大型化することなく沿面距離を確保しつつも良好な放熱特性を得ることが可能である。
また、上記実施の形態において、スイッチング素子５、６、集積回路７の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。配線部材の配置個数、回路パターンに対する配線部材の接続箇所の個数も同様に適宜変更が可能である。
また、上記実施の形態において、回路パターン４２の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態では、絶縁回路基板４０やスイッチング素子５、６が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。絶縁回路基板４０やスイッチング素子５、６は、上記以外の多角形状に形成されてもよい。
また、上記実施の形態では、第２放熱板８がボルトＢを介して冷却器１０に固定される構成としたがこの構成に限定されない。例えば、板バネ等により第２放熱板８と冷却器１０を挟持固定してもよい。
また、上記実施の形態では、スイッチング素子５、６の上方に封止樹脂９を介して平板部８０が配置される場合について説明したが、この構成に限定されない。例えば、図１３のような構成も可能である。図１３は、変形例に係る半導体モジュールの断面である。図１３に示すように、平板部８０の下面には、封止樹脂９に接触する絶縁層８０ａが配置されている。すなわち、平板部８０は、封止樹脂９（スイッチング素子５、６及び配線部材Ｗ１〜Ｗ４）との間に配置される絶縁層８０ａを有している。絶縁層８０ａは、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、または、セラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。絶縁層８０ａは、例えば平板部８０の下面全体に形成されることが好ましい。この構成によれば、絶縁層８０ａにより、平板部８０と各配線部材との絶縁性を確保することができる。この結果、平板部８０をよりスイッチング素子５、６側に近づけて配置することが可能である。よって、半導体モジュール２全体としてのＺ方向の厚みを小さくして、小型化を実現することが可能である。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、絶縁板の上面に回路パターンが形成された絶縁回路基板と、前記回路パターンの上面に配置された半導体素子と、前記絶縁板の下面に配置された第１放熱板と、前記第１放熱板の下面を露出して前記絶縁回路基板、前記半導体素子、及び前記第１放熱板の周囲を囲うケース部材と、前記半導体素子の上面側に所定隙間を空けて配置される第２放熱板と、を備え、前記ケース部材は、前記第２放熱板の厚みに対応した凹部を有し、前記第２放熱板は、少なくとも一部が前記凹部に係合することを特徴とする。
また、上記実施の形態に記載の半導体モジュールは、前記ケース部材によって規定される空間内に充填され、少なくとも前記半導体素子と前記第２放熱板との間を封止する封止樹脂を更に備えることを特徴とする。
また、上記実施の形態に記載の半導体装置は、上記の半導体モジュールと、前記第１放熱板の露出面に取り付けられる冷却器と、を備え、前記第２放熱板は、前記冷却器に接続されることを特徴とする。
また、上記実施の形態に記載の半導体装置は、前記第２放熱板に対向配置される制御ボードを更に備え、前記半導体モジュールは、前記ケース部材の外面から前記制御ボードに向かって突出する端子部材を備え、前記制御ボードは、前記第２放熱板との間に所定隙間を形成して前記端子部材と接続されることを特徴とする。
また、上記実施の形態に記載の半導体装置において、前記第２放熱板は、前記半導体素子の上方を覆う平板部と、前記平板部の端部に設けられ、前記冷却器に当接可能な固定部と、を有し、前記固定部は、ボルトを介して前記冷却器に固定されることを特徴とする。
また、上記実施の形態に記載の半導体装置において、前記平板部は、前記半導体素子との間に配置される絶縁層を有することを特徴とする。
また、上記実施の形態に記載の半導体モジュールの製造方法は、絶縁回路基板の周囲を囲うケース部材を準備する準備工程と、前記ケース部材に放熱面を露出して第１放熱板及び前記絶縁回路基板を配置する基板配置工程と、前記絶縁回路基板の上面に半導体素子を配置する半導体素子配置工程と、前記半導体素子を覆うように第２放熱板を配置する第２放熱板配置工程と、前記ケース部材によって規定される空間内に封止樹脂を充填する封止工程と、を実施し、前記ケース部材は、前記第２放熱板の厚みに対応した凹部を有し、前記第２放熱板配置工程において、前記第２放熱板は、少なくとも一部が前記凹部に係合することで前記半導体素子との間に所定隙間を空けて配置され、前記封止工程において、少なくとも前記半導体素子と前記第２放熱板との間が封止されることで前記ケース部材と前記第２放熱板とが固定されることを特徴とする。
以上説明したように、本発明は、大型化することなく沿面距離を確保しつつも良好な放熱特性を得ることができるという効果を有し、特に、半導体モジュール、半導体装置、及び半導体モジュールの製造方法に有用である。
１ ：半導体装置
２ ：半導体モジュール
３ ：ケース部材
４ ：第１放熱板
５ ：スイッチング素子（半導体素子）
６ ：スイッチング素子（半導体素子）
７ ：集積回路
８ ：第２放熱板
９ ：封止樹脂
１０ ：冷却器
１１ ：制御ボード
１２ ：接合面
１３ ：フィン
３０ ：底壁部
３１ ：環状壁部
３２ ：矩形穴
３３ ：開口部
３４ ：切欠き部（凹部）
３５ ：主端子（端子部材）
３５ａ ：幅狭部
３５ｄ ：幅狭部
３６ ：制御端子（端子部材）
３６ａ ：制御端子（端子部材）
３６ｂ ：制御端子（端子部材）
３６ｃ ：制御端子（端子部材）
４０ ：絶縁回路基板
４１ ：絶縁板
４２ ：回路パターン
８０ ：平板部
８０ａ ：絶縁層
８１ ：固定部
８２ ：貫通穴
８３ ：穴
Ｂ ：ボルト
Ｌ１ ：曲げ線
Ｌ２ ：曲げ線
Ｗ１ ：配線部材
Ｗ２ ：配線部材
Ｗ３ ：配線部材
Ｗ４ ：配線部材

Claims (7)

  1. 絶縁板の上面に回路パターンが形成された絶縁回路基板と、
    前記回路パターンの上面に配置された半導体素子と、
    前記絶縁板の下面に配置された第１放熱板と、
    前記第１放熱板の下面を露出して前記絶縁回路基板、前記半導体素子、及び前記第１放熱板の周囲を囲うケース部材と、
    前記半導体素子の上面側に所定隙間を空けて配置される第２放熱板と、を備え、
    前記ケース部材は、前記第２放熱板の厚みに対応した凹部を有し、
    前記第２放熱板は、少なくとも一部が前記凹部に係合することを特徴とする半導体モジュール。
  2. 前記ケース部材によって規定される空間内に充填され、少なくとも前記半導体素子と前記第２放熱板との間を封止する封止樹脂を更に備えることを特徴とする請求項１に記載の半導体モジュール。
  3. 請求項１又は請求項２に記載の半導体モジュールと、
    前記第１放熱板の露出面に取り付けられる冷却器と、を備え、
    前記第２放熱板は、前記冷却器に接続されることを特徴とする半導体装置。
  4. 前記第２放熱板に対向配置される制御ボードを更に備え、
    前記半導体モジュールは、前記ケース部材の外面から前記制御ボードに向かって突出する端子部材を備え、
    前記制御ボードは、前記第２放熱板との間に所定隙間を形成して前記端子部材と接続されることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２放熱板は、
    前記半導体素子の上方を覆う平板部と、
    前記平板部の端部に設けられ、前記冷却器に当接可能な固定部と、を有し、
    前記固定部は、ボルトを介して前記冷却器に固定されることを特徴とする請求項３又は請求項４に記載の半導体装置。
  6. 前記平板部は、前記半導体素子との間に配置される絶縁層を有することを特徴とする請求項５に記載の半導体装置。
  7. 絶縁回路基板の周囲を囲うケース部材を準備する準備工程と、
    前記ケース部材に放熱面を露出して第１放熱板及び前記絶縁回路基板を配置する基板配置工程と、
    前記絶縁回路基板の上面に半導体素子を配置する半導体素子配置工程と、
    前記半導体素子を覆うように第２放熱板を配置する第２放熱板配置工程と、
    前記ケース部材によって規定される空間内に封止樹脂を充填する封止工程と、を実施し、
    前記ケース部材は、前記第２放熱板の厚みに対応した凹部を有し、
    前記第２放熱板配置工程において、前記第２放熱板は、少なくとも一部が前記凹部に係合することで前記半導体素子との間に所定隙間を空けて配置され、
    前記封止工程において、少なくとも前記半導体素子と前記第２放熱板との間が封止されることで前記ケース部材と前記第２放熱板とが固定されることを特徴とする半導体モジュールの製造方法。
JP2019124453A 2019-07-03 2019-07-03 半導体装置 Active JP7379886B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019124453A JP7379886B2 (ja) 2019-07-03 2019-07-03 半導体装置
US16/884,187 US11195775B2 (en) 2019-07-03 2020-05-27 Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN202010485533.9A CN112185910A (zh) 2019-07-03 2020-06-01 半导体模块、半导体装置以及半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019124453A JP7379886B2 (ja) 2019-07-03 2019-07-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2021012897A true JP2021012897A (ja) 2021-02-04
JP7379886B2 JP7379886B2 (ja) 2023-11-15

Family

ID=73919526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019124453A Active JP7379886B2 (ja) 2019-07-03 2019-07-03 半導体装置

Country Status (3)

Country Link
US (1) US11195775B2 (ja)
JP (1) JP7379886B2 (ja)
CN (1) CN112185910A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157582A1 (ja) * 2022-02-18 2023-08-24 サンデン株式会社 電動圧縮機

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
US11621204B2 (en) * 2021-02-17 2023-04-04 Infineon Technologies Ag Molded semiconductor module having a mold step for increasing creepage distance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138964A (ja) * 2009-12-28 2011-07-14 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118453U (ja) 1986-01-17 1987-07-28
JP3021071U (ja) 1995-07-28 1996-02-16 富士電機株式会社 半導体装置の取付装置
JPH09199645A (ja) 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JP3684509B2 (ja) 2002-08-30 2005-08-17 三菱電機株式会社 放熱構造基板、基板素子の基板への取付方法及び冷凍空調装置
WO2004073013A2 (de) * 2003-02-13 2004-08-26 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
JP4385136B2 (ja) 2006-06-23 2009-12-16 独立行政法人産業技術総合研究所 集積回路設定システム及びその設定方法
US7944042B2 (en) * 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP2011199044A (ja) 2010-03-19 2011-10-06 Goyo Electronics Co Ltd ヒートシンク
JP2013016606A (ja) 2011-07-04 2013-01-24 Daikin Ind Ltd パワーモジュールの冷却構造
JPWO2016162991A1 (ja) 2015-04-08 2017-08-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138964A (ja) * 2009-12-28 2011-07-14 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157582A1 (ja) * 2022-02-18 2023-08-24 サンデン株式会社 電動圧縮機

Also Published As

Publication number Publication date
CN112185910A (zh) 2021-01-05
JP7379886B2 (ja) 2023-11-15
US20210005528A1 (en) 2021-01-07
US11195775B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
JP3740117B2 (ja) 電力用半導体装置
KR101375502B1 (ko) 전력용 반도체 모듈
US8610263B2 (en) Semiconductor device module
US8373197B2 (en) Circuit device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP2005123233A (ja) 半導体装置の冷却構造
US11456244B2 (en) Semiconductor device
CN111261598B (zh) 封装结构及其适用的电源模块
US20220122902A1 (en) Semiconductor apparatus
WO2013172183A1 (ja) パワーモジュール
JPWO2020121680A1 (ja) 半導体装置
US20240186221A1 (en) Semiconductor device
JP2017195677A (ja) 半導体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
CN112670262A (zh) 半导体模块
CN108735722B (zh) 半导体装置及半导体装置的制造方法
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN112397472A (zh) 半导体装置
JP2003133514A (ja) パワーモジュール
JP7433562B1 (ja) 半導体装置
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
CN219778877U (zh) Mos器件在印制电路板上的连接结构
JP7456292B2 (ja) 半導体モジュール
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231016

R150 Certificate of patent or registration of utility model

Ref document number: 7379886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150