JP2013251500A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013251500A
JP2013251500A JP2012127260A JP2012127260A JP2013251500A JP 2013251500 A JP2013251500 A JP 2013251500A JP 2012127260 A JP2012127260 A JP 2012127260A JP 2012127260 A JP2012127260 A JP 2012127260A JP 2013251500 A JP2013251500 A JP 2013251500A
Authority
JP
Japan
Prior art keywords
chip
width
plate
conductor member
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012127260A
Other languages
English (en)
Inventor
Yukihiro Narita
幸弘 成田
Akira Muto
晃 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012127260A priority Critical patent/JP2013251500A/ja
Publication of JP2013251500A publication Critical patent/JP2013251500A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】クリップ２０の第２面２０ｂを有する部分、第４面２０ｅを有する部分及び第６面２０ｉを有する部分には、クリップ２０を厚さ方向に貫通する穴を形成しない。そして、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２を、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２よりも細く形成する。
【選択図】図１０

Description

本発明は半導体装置及びその製造技術に関し、例えばパワー半導体素子を搭載した半導体装置及びその製造に好適に利用できるものである。
例えば特開２００９−２５９９８１号公報（特許文献１）に、出力電流の大きい半導体装置において、半導体チップの主面に形成された電極パッドとリードフレームのリード端子とを帯状の接続導体によって接続し、接続導体の一端部及び他端部の幅が接続導体の中央部の幅より大きいまたは等しい構造が開示されている。
また、特開２００８−０９８３０８号公報（特許文献２）に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子の一面とダイオード素子の一面とを接合する出力バスバーを有する半導体装置が開示されている。ＩＧＢＴ素子と出力バスバーとは、出力バスバーの一端部を折り曲げた端部片で接続され、ダイオード素子と出力バスバーとは、出力バスバーの両側部の一部を折り曲げた側部片で接続される。
特開２００９−２５９９８１号公報 特開２００８−０９８３０８号公報
パワー半導体素子を搭載した半導体装置の一例として、車載用のモータ制御に使用される半導体装置がある。この半導体装置の組み立てでは、例えばヒートスプレッダ上に２つの半田を配置し、その後、各半田上にＩＧＢＴチップ及びダイオードチップをそれぞれ配置し、さらにこれらの各チップ上に半田を介してクリップを配置した後、リフローによって各半田を溶融してクリップをＩＧＢＴチップ及びダイオードチップに半田接続している。しかし、リフローによって各半田を溶融した際に、ＩＧＢＴチップが回転して、半導体装置の信頼性が低下するという問題が生じている。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、一部がチップ主面に半田接続し、かつチップから離れる方向に折れ曲がった折り曲げ部を備えた板状導体部材を有しており、折り曲げ部には応力を緩和する穴が形成されておらず、折り曲げ部の幅がチップ主面に半田接続した一部の幅よりも小さい。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
実施の形態１による半導体装置の構造の一例を示す斜視図である。 図１に示す半導体装置の裏面側の構造の一例を示す斜視図である。 図１に示す半導体装置の内部構造の一例を封止体を透過して示す平面図である。 図３に示すＡ−Ａ線で切断した構造を示す断面図である。 図１に示す半導体装置の回路動作の一例を示す等価回路図である。 図１の半導体装置に組み込まれたＩＧＢＴチップの構造の一例を示す平面図である。 図６に示すＩＧＢＴチップの構造の一例を示す部分断面図である。 図１の半導体装置に組み込まれたダイオードチップの構造の一例を示す平面図である。 図８に示すダイオードチップの構造の一例を示す部分断面図である。 実施の形態１によるクリップの構造の一例を示す平面図及び断面図である。 図１の半導体装置の組み立て手順の一例を示す製造フロー図である。 図１の半導体装置の組み立てにおける半田箔搭載完了後の構造の一例を示す平面図及び断面図である。 図１の半導体装置の組み立てにおけるチップ搭載完了後の構造の一例を示す平面図及び断面図である。 図１の半導体装置の組み立てにおける半田箔搭載完了後の構造の一例を示す平面図及び断面図である。 図１の半導体装置の組み立てにおけるクリップ搭載完了後の構造の一例を示す平面図及び断面図である。 図１の半導体装置の組み立てにおけるリフロー完了後の構造の一例を示す平面図及び断面図である。 図１の半導体装置の組み立てにおけるワイヤボンディング完了後の構造の一例を示す平面図である。 図１の半導体装置の組み立てにおけるレジンモールド完了後の構造の一例を示す平面図及び側面図である。 図１の半導体装置の組み立てにおける外装めっき完了後の構造の一例を示す平面図である。 実施の形態２によるクリップの構造の一例を示す平面図である。 図２０に示すＢ−Ｂ線で切断したクリップの構造を示す断面図である。 （ａ）及び（ｂ）は、それぞれ実施の形態２によるクリップの構造の第１変形例及び第２変形例を示す平面図である。 実施の形態３による半導体装置の内部構造の一例を封止体を透過して示す平面図である。 図２３に示すＣ−Ｃ線で切断した構造を示す断面図である。 実施の形態３による半導体装置の変形例の内部構造の一例を封止体を透過して示す平面図である。 図２５に示すＤ−Ｄ線で切断した構造を示す断面図である。 比較例の半導体装置の内部構造を封止体を透過して示す平面図である。 図２７に示すＥ−Ｅ線で切断した構造を示す断面図である。 図２７の半導体装置の組み立てにおけるリフロー完成後の構造を示す説明図である。（ａ）は図２７に示すＥ−Ｅ線で切断した構造を示す断面図、（ｂ）は同図（ａ）に示すＦ−Ｆ線で切断した構造を示す断面図及び同図（ａ）に示すＧ−Ｇ線で切断した構造を示す部分断面図、（ｃ）はＩＧＢＴチップ搭載部の上面写真である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明治した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、実施の形態を図面に基づいて詳細に説明する。
（本発明者らが比較検討を行った半導体装置）
まず、本実施の形態による半導体装置及びその製造方法がより明確になると思われるため、本発明者らが比較検討を行った半導体装置における課題について詳細に説明する。
図２７及び図２８に示す半導体装置は、本発明者らが比較検討を行った比較例の半導体装置の構造を示すものであり、例えば車載用のモータ制御に使用されるものである。
半導体装置８０は、１つのＩＧＢＴチップ８１と１つのダイオードチップ８２とを１パッケージ化したものであり、ＩＧＢＴとダイオードを別々の半導体チップ（以降、単にチップとも言う）として１パッケージ化している。
ＩＧＢＴチップ８１とダイオードチップ８２は、樹脂からなる封止体８６によって封止されており、封止体８６の下面に露出するチップ搭載部（ダイパッド）であるヒートスプレッダ８３上に、それぞれ半田８４を介して搭載されている。
また、半導体装置８０では、ＩＧＢＴチップ８１上及びダイオードチップ８２上に半田８５を介して板状のクリップ８７が接続されている。このクリップ８７の一端は、外部接続用端子であるエミッタ端子８８と半田８９を介して接続されている。すなわち、板状のクリップ８７は、ダイオードチップ８２とＩＧＢＴチップ８１とエミッタ端子８８とに跨がって半田接続されている。これは、エミッタ端子８８には大電流が流れるためであり、ワイヤを用いた接続では強度不足となることから、例えば銅板等からなる板状のクリップ８７を用いている。
ここで、板状のクリップ８７の詳細形状について説明する。クリップ８７は、図２９に示すように半導体チップと半田接続する接続面９０と、半導体チップから離れる方向に接続面９０から折れ曲がって形成された面９１と、この面９１からさらに折れ曲がって形成された水平面９２とを有している。つまり、クリップ８７では、以下の第１〜第３の理由により、接続する半導体チップから離れる方向に折れ曲がって形成された面９１が必要となる。
まず、第１に、クリップ８７にも大電流が流れるため、耐圧の関係から半導体チップの露出箇所とクリップ８７との間（図２９のＮ部）には距離を確保する必要がある。第２に、チップ−エミッタ端子間で発生する熱応力を折り曲げ部分により緩和する必要がある。第３に、クリップ８７そのものによる放熱効果を高めるためにも、クリップ８７の面積も可能な限り大きい方が好ましく、したがって、折り曲げ部分による段差形状等が有効である。
以上のことから、クリップ８７には、接続する半導体チップから離れる方向に折れ曲がって形成された面９１が必要である。さらに、この面９１には、チップ−エミッタ端子間で発生する熱応力をより緩和するための穴９３が形成されている。
なお、半導体装置８０の組み立てでは、図２９（ａ）に示すように、ヒートスプレッダ８３上に互いに離間して２つの半田８４を配置し、各半田８４上にＩＧＢＴチップ８１及びダイオードチップ８２を配置し、さらにＩＧＢＴチップ８１上及びダイオードチップ８２上に半田８５を介してクリップ８７を配置し、その後、リフローによって各半田を溶融してクリップ８７をＩＧＢＴチップ８１及びダイオードチップ８２に半田接続している。
ところが、リフローによって各半田を溶融した際に、表面張力により、溶融した半田８５がクリップ８７の接続面９０から折れ曲がって形成された面９１上に吸い上がる現象が起こる。つまり、ＩＧＢＴチップ８１上及びダイオードチップ８２上で半田吸い上がり現象が起こる。この半田吸い上がりは、主に、クリップ８７の面９１の穴９３が形成されている部分において起こりやすい。そのため、図２９（ｂ）に示すように、この半田吸い上がりは、チップ周囲において不均一に起きて、その制御も難しい。
また、ダイオードチップ８２では、そのチップ周囲の１辺上にクリップ８７の面９１が位置するが、ＩＧＢＴチップ８１では、そのチップ周囲の２辺上にクリップ８７の面９１が位置することから、ダイオードチップ８２よりもＩＧＢＴチップ８１において表面張力が不均一になりやすい。そのため、この半田吸い上がりは、ダイオードチップ８２上よりもＩＧＢＴチップ８１上において起こりやすい。
その結果、ヒートスプレッダ８３上に半田８４を介してＩＧＢＴチップ８１が配置されるが、ＩＧＢＴチップ８１がリフローの際に回転（自転）して、当初置かれた位置からずれてしまう。そのため、クリップ８７の接合面９０とＩＧＢＴチップ８１との平面視において重なる領域（ＩＧＢＴチップ８１とクリップ８７との半田８５を介した接触面積）が設計よりも小さくなり、所望する電気的特性が得られなくなる。
なお、前記特許文献１（特開２００９−２５９９８１号公報）及び特許文献２（特開２００８−０９８３０８号公報）それぞれについては、クリップ（Ｕ字型の弾性体、端子台）接続時の半田吸い上がりの記載や示唆はなく、前記特許文献１及び２の構造においても半田吸い上がりの課題が発生するものと考えられる。
（実施の形態１）
≪半導体装置≫
実施の形態１による半導体装置を図１〜図１０を用いて説明する。
図１は実施の形態１による半導体装置の構造の一例を示す斜視図、図２は図１に示す半導体装置の裏面側の構造の一例を示す斜視図である。図３は図１に示す半導体装置の内部構造の一例を封止体を透過して示す平面図である。図４は図３に示すＡ−Ａ線で切断した構造を示す断面図である。図５は図１に示す半導体装置の回路動作の一例を示す等価回路図である。図６は図１の半導体装置に組み込まれたＩＧＢＴチップの構造の一例を示す平面図であり、図７は図６に示すＩＧＢＴチップの構造の一例を示す部分断面図である。図８は図１の半導体装置に組み込まれたダイオードチップの構造の一例を示す平面図であり、図９は図８に示すダイオードチップの構造の一例を示す部分断面図である。図１０は実施の形態１によるクリップの構造の一例を示す平面図及び断面図である。
本実施の形態１における半導体装置は、例えば車載用のモータ制御等に使用されるパワー半導体素子を搭載した半導体装置であり、２つの半導体チップが搭載されたものである。すなわち、半導体装置は２つの半導体チップを１パッケージ化したものであり、本実施の形態１では、ＩＧＢＴを形成した第１半導体チップであるＩＧＢＴチップと、ダイオードを形成した第２半導体チップであるダイオードチップが搭載されている場合を説明する。
＜半導体装置の構造＞
図１に示すように、半導体装置１０の中心部には平面形状が略矩形状（長方形）の封止体１１が形成されている。封止体１１は封止用の樹脂から成り、長方形の上面（封止体１１の表面）の短辺側に対応した２つの側面のうちの一方には、外部接続用端子であるコレクタ端子１２及び信号端子１４の一部が設けられている。さらに、コレクタ端子１２が形成されている封止体１１の側面と反対側の側面には、外部接続用端子であるエミッタ端子１３及び信号端子１４の一部が形成されている。なお、コレクタ端子１２とエミッタ端子１３には、それぞれねじ止め用の開口部１２ａ，１３ａが形成されている。
また、図２に示すように、封止体１１の表面と反対側の裏面には、チップ搭載部（ダイパッドともいう）を兼ねたヒートスプレッダ１９の一部が露出している。このようにヒートスプレッダ１９の一部が封止体１１の裏面側に露出していることで、半導体装置１０の動作時における放熱効率を向上させることができる。
次に、半導体装置１０の内部構造について図３及び図４を用いて説明する。なお、図３において、半導体装置１０の上面を覆っている封止体１１の図示は省略しており、内部の構造が図示されている。
図３及び図４に示すように、封止体１１の内部には、ヒートスプレッダ１９が設けられており、このヒートスプレッダ１９に外部接続用端子であるコレクタ端子１２が一体的に形成されている。すなわち、ヒートスプレッダ１９と一体的に形成されたコレクタ端子１２は封止体１１の一方の側面から露出している。
また、ヒートスプレッダ１９上には、ＩＧＢＴを形成した第１半導体チップであるＩＧＢＴチップ１５が半田１７を介して搭載されている。さらに、このＩＧＢＴチップ１５の隣には、ＩＧＢＴチップ１５と第１方向（図３に示すｘ方向）に離間して、ダイオードを形成した第２半導体チップであるダイオードチップ１６が同じく半田１７を介して搭載されている。
ここで、ＩＧＢＴを形成したＩＧＢＴチップ１５は、その裏面１５ｂ側にコレクタ電極４６（図７参照）が形成されており、このコレクタ電極４６が半田１７を介してヒートスプレッダ１９に電気的に接続されている。つまり、ＩＧＢＴチップ１５の裏面１５ｂに形成されているコレクタ電極４６は、ヒートスプレッダ１９を介して、ヒートスプレッダ１９と一体的に形成されているコレクタ端子１２と電気的に接続されている。
一方、ダイオードを形成したダイオードチップ１６は、その裏面１６ｂ側にカソード６３（図９参照）が形成されており、このカソード６３が半田１７を介してヒートスプレッダ１９に電気的に接続されている。つまり、ダイオードチップ１６の裏面１６ｂに形成されているカソード６３は、ヒートスプレッダ１９を介してコレクタ端子１２と電気的に接続されている。このことから、ＩＧＢＴのコレクタ電極４６とダイオードのカソード６３とは電気的に接続されていることになる。
また、ＩＧＢＴチップ１５の主面（上面）１５ａ側には、図６に示すように複数のエミッタ電極４０及び複数のボンディングパッド４１〜４５が形成されている。これに対し、ダイオードチップ１６の主面（上面）１６ａ側には、図８に示すようにアノード電極６２が形成されている。そして、ＩＧＢＴチップ１５の主面１５ａ側に形成されている複数のエミッタ電極４０と、ダイオードチップ１６の主面１６ａ側に形成されているアノード電極６２とは、半田１８を介して実装された平板形状の板状導体部材であるクリップ２０によって接続されている。したがって、ＩＧＢＴの複数のエミッタ電極４０とダイオードのアノード電極６２とはクリップ２０によって電気的に接続されている。なお、クリップ２０は、板状電極とも呼ばれる。以下では、板状電極（板状導体部材）としてクリップ２０という言葉を用いる。
また、ＩＧＢＴを形成したＩＧＢＴチップ１５の主面１５ａとは、ＩＧＢＴチップ１５の上面を意味する。すなわち、ＩＧＢＴチップ１５の主面１５ａとは、ＩＧＢＴチップ１５のヒートスプレッダ１９と接触する面とは反対側の面を示している。同様に、ダイオードを形成したダイオードチップ１６の主面１６ａとは、ダイオードチップ１６の上面を意味する。すなわち、ダイオードチップ１６の主面１６ａとは、ダイオードチップ１６のヒートスプレッダ１９と接触する面とは反対側の面を示している。
ここで、クリップ２０は、例えば銅を主成分とする平板状の導体部材から構成されており、ＩＧＢＴチップ１５の主面１５ａの複数のエミッタ電極４０と、ダイオードチップ１６の主面１６ａのアノード電極６２とを接続している。エミッタ電極４０には大電流が流れるため、ワイヤ接続では、アルミニウムによる抵抗の増加及び細線による抵抗の増加等でオン抵抗が大きくなる問題点が生じるとともに、ワイヤが細線であるため、熱容量が少なく放熱特性が劣化する問題点が生じる。そこで、本実施の形態１の半導体装置１０のように、銅を主成分とする板状導体部材であるクリップ２０で接続することで上記問題点を解決している。すなわち、銅の抵抗は、アルミニウムの抵抗よりも小さいので、銅を主成分とするクリップ２０で接続することで、オン抵抗を低減することができる。
また、クリップ２０は幅広の平板状の形状であるため、ワイヤに比べて断面積が大きくなり、その結果、オン抵抗をさらに低減することができる。また、クリップ２０が平板状の形状をしているため、クリップ２０自体がもつ熱容量をワイヤ自体の熱容量よりも大きくすることができ、かつ、ＩＧＢＴチップ１５とクリップ２０の接触面積及びダイオードチップ１６とクリップ２０の接触面積をワイヤによる接続に比べて大きくすることができるので、放熱効率を向上させることができる。
このクリップ２０は、半田２７を介して外部接続用端子であるエミッタ端子１３に接続されている。エミッタ端子１３は、外部接続用端子であるコレクタ端子１２が形成されているヒートスプレッダ１９の一端側と反対側の他端側に形成されており、ヒートスプレッダ１９とは電気的に接続されていない。すなわち、エミッタ端子１３がヒートスプレッダ１９と接続すると、コレクタ端子１２とエミッタ端子１３が直接接続してしまうことになるので、ショートしないようになっている。つまり、エミッタ端子１３は、ＩＧＢＴチップ１５のエミッタ電極４０にクリップ２０を介して接続されている。
エミッタ端子１３が形成されているヒートスプレッダ１９の他端側とコレクタ端子１２が形成されているヒートスプレッダ１９の一端側には、図１及び図２に示すように信号端子１４が形成されている。図３に示すように、ヒートスプレッダ１９の他端側には、エミッタ端子１３の他に、温度検知用端子２１，２２、外部接続用ゲート端子２３、ケルビン検知用端子２４及び電流検知用端子２５が形成されている。これらの端子は、ＩＧＢＴチップ１５の主面（上面）１５ａに形成されているボンディングパッド４１〜４５と、ワイヤ２８を用いてそれぞれ電気的に接続されている。
したがって、ＩＧＢＴチップ１５は、ダイオードチップ１６よりもヒートスプレッダ１９のエミッタ端子１３側に配置されている。このように配置することにより、ＩＧＢＴチップ１５に形成されているボンディングパッド４１〜４５と、温度検知用端子２１，２２、外部接続用ゲート端子２３、ケルビン検知用端子２４及び電流検知用端子２５とを近づけて配置することができるので、ボンディングパッド４１〜４５とこれらの端子２１〜２５とをワイヤ２８で接続しやすくしている。
また、ヒートスプレッダ１９の一端側には、外部接続用端子であるコレクタ端子１２と接続するケルビン検知用端子２６が形成されている。ここで、半導体装置１０では、温度検知用端子２１，２２、外部接続用ゲート端子２３、ケルビン検知用端子２４及び電流検知用端子２５のそれぞれにワイヤ２８を用いて接続されているＩＧＢＴチップ１５のボンディングパッド４１〜４５上には、クリップ２０が配置されていない。つまり、クリップ２０と平面的に重ならない領域にＩＧＢＴチップ１５のボンディングパッド４１〜４５が形成されている。
このため、ボンディングパッド４１〜４５に接続するワイヤ２８とクリップ２０が接触することを防止でき、半導体装置１０の信頼性を向上させることができる。さらに、クリップ２０の下にスペーサを設ける必要がないので、半導体装置１０の厚さを薄くすることができる。このため、半導体装置１０の小型化を推進することができる。
また、本実施の形態１における半導体装置１０では、図３及び図４に示すようにクリップ２０とエミッタ端子１３とが半田２７を介して接続されているが、その際、クリップ２０とエミッタ端子１３とは、別々の構造体で形成されており、別々の構造体で形成されたクリップ２０とエミッタ端子１３が半田２７を介して接続されている。
＜ＩＧＢＴチップに形成されている素子の回路構成、素子構造及びその動作＞
まず、ＩＧＢＴチップ１５に形成されている素子の回路構成を図３〜図７を用いて説明する。
図６に示すように、ＩＧＢＴチップ１５の主面（上面）１５ａには、複数のエミッタ電極４０とボンディングパッド４１〜４５が形成されている。複数のエミッタ電極４０は、図４に示すクリップ２０に接続され、このクリップ２０を介して外部接続用端子であるエミッタ端子１３に接続されている。一方、ボンディングパッド４１は、図３に示す温度検知用端子２１にワイヤ２８を用いて接続され、ボンディングパッド４２は、図３に示す温度検知用端子２２にワイヤ２８を用いて接続されている。同様に、ボンディングパッド４３は、図３に示す外部接続用ゲート端子２３にワイヤ２８を用いて接続され、ボンディングパッド４４は、図３に示すケルビン検知用端子２４にワイヤ２８を用いて接続されている。さらに、ボンディングパッド４５は、図３に示す電流検知用端子２５にワイヤ２８を用いて接続されている。
また、図７に示すように、ＩＧＢＴチップ１５の裏面１５ｂには、コレクタ電極４６が形成されている。このコレクタ電極４６は、図４に示すヒートスプレッダ１９に接続されており、このヒートスプレッダ１９に一体的に形成された外部接続用端子であるコレクタ端子１２に接続されている。
ここで、ＩＧＢＴチップ１５には、図５に示すように、ＩＧＢＴ５０、検知用ＩＧＢＴ５１及び温度検知用ダイオード５２が形成されている。ＩＧＢＴ５０はメインのＩＧＢＴであり、３相モータの駆動等に使用される。このＩＧＢＴ５０には、エミッタ電極４０、コレクタ電極４６及びゲート電極４３ａが形成されている。
ゲート電極４３ａは、内部配線によりＩＧＢＴチップ１５の主面１５ａに形成された図６に示すボンディングパッド４３に接続されている。ボンディングパッド４３は、図３に示す外部接続用ゲート端子２３に接続されているので、ＩＧＢＴ５０のゲート電極４３ａは外部接続用ゲート端子２３に接続されていることになる。外部接続用ゲート端子２３は、図示しない制御回路に接続されており、前記制御回路からの信号が外部接続用ゲート端子２３を介してＩＧＢＴ５０のゲート電極４３ａに印加されることにより、前記制御回路からＩＧＢＴ５０を制御することができるようになっている。
検知用ＩＧＢＴ５１は、ＩＧＢＴ５０のコレクタ−エミッタ間を流れる電流を検知するために設けられているものである。すなわち、インバータ回路としてＩＧＢＴ５０を保護することを目的として、ＩＧＢＴ５０のコレクタ−エミッタ間を流れる電流を検知するために設けられている。
この検知用ＩＧＢＴ５１は、ＩＧＢＴ５０と同様のコレクタ電極４６及びゲート電極４３ａに接続されており、センスエミッタ電極４５ａを有している。センスエミッタ電極４５ａは、内部配線によりＩＧＢＴチップ１５の主面１５ａに形成された図６に示すボンディングパッド４５に接続されている。ボンディングパッド４５は、図３に示す電流検知用端子２５に接続されているので、検知用ＩＧＢＴ５１のセンスエミッタ電極４５ａは電流検知用端子２５に接続されていることになる。
そして、この電流検知用端子２５は半導体装置１０の外部に設けられる電流検知回路に接続される。この電流検知回路は、検知用ＩＧＢＴ５１のセンスエミッタ電極４５ａの出力に基づいて、ＩＧＢＴ５０のコレクタ−エミッタ間電流を検知し、過電流が流れたときＩＧＢＴ５０のゲート電極に印加されるゲート信号を遮断し、ＩＧＢＴ５０を保護するようになっている。
温度検知用ダイオード５２は、ＩＧＢＴ５０の温度を検知するために設けられている。すなわち、ＩＧＢＴ５０の温度によって温度検知用ダイオード５２の電圧が変化することによりＩＧＢＴ５０の温度を検知するようになっている。
この温度検知用ダイオード５２は、ポリシリコンに異なる導電型の不純物を導入することによりｐｎ接合が形成されており、カソード４１ａ及びアノード電極４２ａを有している。カソード４１ａは内部配線によりＩＧＢＴチップ１５の主面１５ａに形成された図６に示すボンディングパッド４１に接続されている。同様に、アノード電極４２ａは内部配線によりＩＧＢＴチップ１５の主面１５ａに形成された図６に示すボンディングパッド４２に接続されている。
したがって、温度検知用ダイオード５２のカソード４１ａはボンディングパッド４１を介して図３に示す温度検知用端子２１に接続され、温度検知用ダイオード５２のアノード電極４２ａはボンディングパッド４２を介して図３に示す温度検知用端子２２に接続されている。温度検知用端子２１，２２は、半導体装置１０の外部に設けられる温度検知回路に接続される。この温度検知回路は、温度検知用ダイオード５２のカソード４１ａ及びアノード電極４２ａに接続されている温度検知用端子２１，２２間の出力に基づいて間接的にＩＧＢＴ５０の温度を検知し、検知した温度がある一定温度以上になったとき、ＩＧＢＴ５０のゲート電極に印加されるゲート信号を遮断し、ＩＧＢＴ５０を保護するようになっている。
次に、ＩＧＢＴ５０のエミッタ電極４０からは別の端子であるコモンエミッタ電極４４ａが出ている。このコモンエミッタ電極４４ａは、内部配線によりＩＧＢＴチップ１５の主面１５ａに形成されている図６に示すボンディングパッド４４に接続されている。ボンディングパッド４４は、図３に示すケルビン検知用端子２４に接続されているので、コモンエミッタ電極４４ａはケルビン検知用端子２４に接続されていることになる。このケルビン検知用端子２４は、半導体装置１０の外部に設けられるケルビン検知回路に接続される。このケルビン検知回路は、配線などによってＩＧＢＴ５０の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、エミッタ電極４０と同電位のコモンエミッタ電極４４ａからの出力に基づいて、エミッタ電極４０自体の配線抵抗をキャンセルするようになっている。
同様にして、ＩＧＢＴ５０のコレクタ電極４６は図３に示すケルビン検知用端子２６に接続されている。このケルビン検知用端子２６は、半導体装置１０の外部に設けられているケルビン検知回路に接続される。このケルビン検知回路も配線などによってＩＧＢＴ５０の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、コレクタ電極４６と同電位のケルビン検知用端子２６の出力に基づいて、コレクタ電極４６自体の配線抵抗をキャンセルするようになっている。
このように半導体装置１０では、電流検知回路、温度検知回路及びケルビン検知回路に接続することが可能なように構成されているので、半導体装置１０に含まれるＩＧＢＴ５０の動作信頼性の向上を図ることができる。
次に、ＩＧＢＴ５０の素子構造について説明する。
図７に示すように、ＩＧＢＴ５０は、半導体チップの裏面に形成されたコレクタ電極４６を有し、このコレクタ電極４６上にｐ＋型半導体領域５４が形成されている。ｐ＋型半導体領域５４上にはｎ＋型半導体領域５５が形成され、このｎ＋型半導体領域５５上にｎ−型半導体領域５６が形成されている。そして、ｎ−型半導体領域５６上にはｐ型半導体領域５７が形成され、このｐ型半導体領域５７を貫通し、ｎ−型半導体領域５６に達するトレンチ溝５９が形成されている。
さらに、トレンチ溝５９に整合してエミッタ領域となるｎ＋型半導体領域５８が形成されている。トレンチ溝５９の内部には、例えば酸化シリコン膜よりなるゲート絶縁膜６０が形成され、このゲート絶縁膜６０を介してゲート電極４３ａが形成されている。ゲート電極４３ａは、例えばポリシリコン膜から形成され、トレンチ溝５９を埋め込むように形成されている。このように構成されたＩＧＢＴ５０において、ゲート電極４３ａは、内部配線を介して、図６に示すボンディングパッド４３に接続されている。同様に、エミッタ領域となるｎ＋型半導体領域５８は、エミッタ配線６１を介して、図６に示すエミッタ電極４０に接続されている。
コレクタ領域となるｐ＋型半導体領域５４は半導体チップの裏面に形成されているコレクタ電極４６に接続されている。ＩＧＢＴ５０は、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の高速スイッチング特性及び電圧駆動特性と、バイポーラトランジスタの低ＯＮ電圧特性を兼ね備えている。ｎ＋型半導体領域５５は、バッファ層とも呼ばれ、ＩＧＢＴ５０がターンＯＦＦしているときに、ｐ型半導体領域５７からｎ−型半導体領域５６内に成長する空乏層が、ｎ−型半導体領域５６の下層に形成されているｐ＋型半導体領域５４に接触してしまうパンチスルー現象を防止するために設けられている。また、ｐ＋型半導体領域５４からｎ−型半導体領域５６へのホール注入量の制限などの目的のために、ｎ＋型半導体領域５５が設けられている。
次に、ＩＧＢＴ５０の動作について説明する。
まず、ＩＧＢＴ５０がターンＯＮする動作について説明する。ゲート電極４３ａと、エミッタ領域となるｎ＋型半導体領域５８の間に充分な正の電圧を印加することにより、トレンチゲート構造をしたＭＩＳＦＥＴがターンＯＮする。すると、コレクタ領域を構成するｐ＋型半導体領域５４とｎ−型半導体領域５６の間が順バイアスされ、ｐ＋型半導体領域５４からｎ−型半導体領域５６へ正孔注入が起こる。続いて、注入された正孔のプラス電荷と同じだけの電子がｎ−型半導体領域５６に集まる。これにより、ｎ−型半導体領域５６の抵抗低下が起こり（電導度変調）、ＩＧＢＴ５０はＯＮ状態となる。
ＯＮ電圧には、ｐ＋型半導体領域５４とｎ−型半導体領域５６との接合電圧が加わるが、ｎ−型半導体領域５６の抵抗値が電導度変調により１桁以上低下するため、ＯＮ抵抗の大半を占めるようなる高耐圧では、ＭＩＳＦＥＴよりもＩＧＢＴ５０の方が低ＯＮ電圧となる。したがって、ＩＧＢＴ５０は高耐圧化に有効なデバイスであることがわかる。
次に、ＩＧＢＴ５０がターンＯＦＦする動作について説明する。ゲート電極４３ａと、エミッタ領域となるｎ＋型半導体領域５８の間の電圧を低下させると、トレンチゲート構造をしたＭＩＳＦＥＴがターンＯＦＦする。すると、ｐ＋型半導体領域５４からｎ−型半導体領域５６への正孔注入が停止し、すでに注入された正孔も寿命がつきて減少する。残留している正孔は、ｐ＋型半導体領域５４へ直接流出して（テイル電流）、流出が完了した時点でＩＧＢＴ５０はＯＦＦ状態となる。このようにしてＩＧＢＴ５０を動作させることができる。
＜ダイオードチップに形成されている素子の素子構造及びその機能＞
まず、ダイオードチップ１６の素子構造について説明する。
図８に示すように、ダイオードチップ１６の主面（上面）１６ａ側には、アノード電極６２が形成されている。一方、ダイオードチップ１６の裏面１６ｂ側には、図９に示すようにカソード６３が形成されている。
ダイオードチップ１６の裏面１６ｂ側に形成されたカソード６３上にｎ＋型半導体領域６４が形成されている。そして、ｎ＋型半導体領域６４上にｎ−型半導体領域６５が形成されており、ｎ−型半導体領域６５上にｐ型半導体領域６６が形成されている。ｐ型半導体領域６６上には、アノード電極６２が形成されている。アノード電極６２は、例えばアルミニウム−シリコンから構成されている。
このように構成されたダイオード１６ｃによれば、アノード電極６２に正電圧を印加し、カソード６３に負電圧を印加すると、ｎ−型半導体領域６５とｐ型半導体領域６６の間のｐｎ接合が順バイアスされ電流が流れる。一方、アノード電極６２に負電圧を印加し、カソード６３に正電圧を印加すると、ｎ−型半導体領域６５とｐ型半導体領域６６の間のｐｎ接合が逆バイアスされ電流が流れない。このようにしてダイオード１６ｃを動作させることができる。
ここで、図８に示すように、ダイオードチップ１６の主面１６ａにはアノード電極６２が形成され、図６に示すように、ＩＧＢＴチップ１５の主面１５ａにはエミッタ電極４０が形成されている。そして、このアノード電極６２とエミッタ電極４０が図４に示すクリップ２０で接続されている。一方、ダイオードチップ１６の裏面１６ｂには、図９に示すカソード６３が形成され、ＩＧＢＴチップ１５の裏面１５ｂには、図７に示すコレクタ電極４６が形成されている。そして、カソード６３とコレクタ電極４６が図４に示すヒートスプレッダ１９により接続されている。
したがって、ＩＧＢＴとダイオードとは、逆並列に接続されている。このときのダイオードの機能について説明する。
ダイオードは、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータのようなインダクタンスを含む回路が接続されている場合、ＯＮしているスイッチとは逆方向に負荷電流が流れるモードがある。この時、ＩＧＢＴ等のスイッチング素子単体では、この逆方向電流を流し得る機能をもたないので、ＩＧＢＴ等のスイッチング素子に逆並列にダイオードを接続する必要がある。
すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、ＩＧＢＴ等のスイッチング素子をターンＯＦＦしたとき、インダクタンスに蓄えられたエネルギーを必ず放出しなければならない。ＩＧＢＴ単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、ＩＧＢＴに逆並列にダイオードを接続する。つまり、ダイオードは、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。なお、ＩＧＢＴのスイッチング周波数に応じて、ダイオードにも高周波特性をもたせる必要がある。
＜クリップの形状の特徴＞
次に、本実施の形態１の半導体装置１０に設けられたクリップ２０の形状の特徴について説明する。
図１０に示すように、チップ搭載部を兼ねたヒートスプレッダ１９上には、それぞれ半田１７を介してＩＧＢＴチップ１５とダイオードチップ１６とが互いに離間して配置されている。さらに、ＩＧＢＴチップ１５上及びダイオードチップ１６上に、半田１８を介してクリップ２０が搭載されている。クリップ２０は、ＩＧＢＴチップ１５の主面１５ａの図６に示す複数のエミッタ電極４０及びダイオードチップ１６の主面１６ａの図８に示すアノード電極６２にそれぞれ半田１８を介して電気的に接続するとともに、一端が複数の外部接続用端子のうちのエミッタ端子１３と電気的に接続している。
その際、クリップ２０の形状は、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（第１面２０ａ、第３面２０ｄ）よりも、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（第５面２０ｈ）が上方に突出した構造（凸形状）になっている。さらに、クリップ２０の形状は、ＩＧＢＴチップ１５及びダイオードチップ１６に接触しているクリップ２０の領域（第１面２０ａ、第３面２０ｄ）よりも、ＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（第７面２０ｊ）が上方に突出した構造（凸形状）になっている。
つまり、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の位置よりも、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の位置及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）がヒートスプレッダ１９から離れている。
これにより、余分な半田１８がクリップ２０の凸形状に吸収され、その結果、余分な半田１８がＩＧＢＴチップ１５の側面を伝わってＩＧＢＴチップ１５の下部に形成されている半田１７と接続することを防止できる。
また、クリップ２０では、大電流が流れるため、耐圧の関係からＩＧＢＴチップ１５やダイオードチップ１６の露出箇所とクリップ２０との間（図１０のＤ部）には距離を確保する必要がある。さらに、チップ−エミッタ端子間で発生する熱応力を折り曲げ部分により緩和する必要がある。また、クリップ２０そのものによる放熱効果を高めるためにも、クリップ２０の面積も可能な限り大きい方が好ましく、したがって、折り曲げ部分による凸形状を有することが有効である。
以上により、クリップ２０では、接続するＩＧＢＴチップ１５及びダイオードチップ１６から離れる方向に折れ曲がって形成された面が必要となる。
すなわち、クリップ２０は、図１０に示すように、ＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０（図６参照）と半田１８を介して接続する第１面２０ａと、ＩＧＢＴチップ１５からダイオードチップ１６側へ離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂと、ダイオードチップ１６の主面１６ａのアノード電極６２（図８参照）と半田１８を介して接続する第３面２０ｄと、ダイオードチップ１６からＩＧＢＴチップ１５側へ離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅと、第２面２０ｂと第４面２０ｅとの間に第２面２０ｂ及び第４面２０ｅに繋がって形成された水平面の第５面２０ｈと、ＩＧＢＴチップ１５からエミッタ端子１３側へ離れる方向に第１面２０ａから折れ曲がって形成された第６面２０ｉと、第６面２０ｉとエミッタ端子１３側に繋がって形成された水平面の第７面２０ｊとを有している。
また、図１０に示すように、平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２が、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２よりも細く形成されている。ここで幅とは、ＩＧＢＴチップ１５とダイオードチップ１６とが互いに離間して配置された方向（ＩＧＢＴチップ１５とダイオードチップ１６とを結ぶ方向（図３に示すｘ方向）：第１方向）とヒートスプレッダ１９の上面で直交する方向（図３に示すｙ方向）：第２方向）の寸法を言う。さらに、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には、クリップ２０を厚さ方向に貫通する穴は形成されていない。
このように、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２を細くすることにより、半田が吸い上がる領域を減らすことができる。さらに、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分にクリップ２０を厚さ方向に貫通する穴を設けないことにより、半田を引き上げる張力を弱くすることができる。
しかし、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２が太すぎると、半田吸い上がりを阻止または抑制する効果が弱くなる。一方、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２が細すぎると、クリップ２０自体の電気抵抗が高くなる。
そこで、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１は、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２の１／２〜１／４が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１は、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２の１／３を中心値とする周辺範囲が最も好適と考えられる。
同様に、ＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２は、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２の１／２〜１／４が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、ＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２は、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２の１／３を中心値とする周辺範囲が最も好適と考えられる。
本実施の形態１では、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１と、ＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２は同じとしたが、互いに異なる幅としてもよい。この際、クリップ２０の電気抵抗を考慮して、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１よりもＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２を太く形成することが好ましい。
また、本実施の形態１では、ＩＧＢＴチップ１５に接触しているクリップ２０の領域（接触領域）の幅ａ１とダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ２は同じとしたが、互いに異なる幅としてもよい。ただし、半導体装置（半導体パッケージ）の小型化を考慮すると、ＩＧＢＴチップ１５に接触しているクリップ２０の領域（接触領域）の幅ａ１とダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ２が同じであることが好ましい。
≪半導体装置の製造方法≫
次に、本実施の形態１の半導体装置１０の組み立てを、図１１に示すフロー図に沿って説明する。
図１１は図１の半導体装置の組み立て手順の一例を示す製造フロー図である。図１２は図１の半導体装置の組み立てにおける半田箔搭載完了後の構造の一例を示す平面図及び断面図である。図１３は図１の半導体装置の組み立てにおけるチップ搭載完了後の構造の一例を示す平面図及び断面図である。図１４は図１の半導体装置の組み立てにおける半田箔搭載完了後の構造の一例を示す平面図及び断面図である。図１５は図１の半導体装置の組み立てにおけるクリップ搭載完了後の構造の一例を示す平面図及び断面図である。図１６は図１の半導体装置の組み立てにおけるリフロー完了後の構造の一例を示す平面図及び断面図である。図１７は図１の半導体装置の組み立てにおけるワイヤボンディング完了後の構造の一例を示す平面図である。図１８は図１の半導体装置の組み立てにおけるレジンモールド完了後の構造の一例を示す平面図及び側面図である。図１９は図１の半導体装置の組み立てにおける外装めっき完了後の構造の一例を示す平面図である。
まず、図１１のステップＳ１に示す半田箔搭載を行う。ここでは、図１２（ステップＳ１）に示すように、リードフレーム２９のチップ搭載部であるヒートスプレッダ１９上にＩＧＢＴチップ１５用とダイオードチップ１６用の２つの半田箔（第１半田）３０を配置する。なお、リードフレーム２９には、その中央部に、チップ搭載部及び放熱部材を兼ねたヒートスプレッダ１９が形成され、さらにヒートスプレッダ１９の両端側にはコレクタ端子１２やエミッタ端子１３等の複数の外部接続用端子等が形成されている。ヒートスプレッダ１９はコレクタ端子１２と繋がって一体的に形成されており、コレクタ端子１２やエミッタ端子１３等の複数の外部接続用端子は、枠部２９ａと一体的に繋がっている。
半田箔搭載前には、ヒートスプレッダ１９上にフラックスを塗布する。また、第１半田である半田箔３０は、半田から成るチップ状の薄い箔である。
その後、図１１のステップＳ２に示すチップ搭載を行う。まず、半田箔３０上にフラックスを塗布する。フラックス塗布後、図１３（ステップＳ２）に示すように、一方の半田箔３０上にＩＧＢＴチップ１５を搭載し、他方の半田箔３０上にダイオードチップ１６を搭載する。その際、ＩＧＢＴチップ１５の裏面１５ｂ及びダイオードチップ１６の裏面１６ｂが、それぞれ半田箔３０を介してヒートスプレッダ１９と対向するように、ＩＧＢＴチップ１５とダイオードチップ１６を配置する。
その後、図１１のステップＳ３に示す半田箔搭載を行う。まず、ＩＧＢＴチップ１５上及びダイオードチップ１６上にフラックスを塗布する。フラックス塗布後、図１４（ステップＳ３）に示すように、ＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０上及びダイオードチップ１６の主面１６ａのアノード電極６２上にそれぞれ第２半田である半田箔３１を配置する。さらに、外部接続用端子であるエミッタ端子１３上に第３半田である半田ペースト３２を塗布（配置）する。
その後、図１１のステップＳ４に示すクリップ搭載を行う。まず、半田箔３１上及び半田ペースト３２上にフラックスを塗布する。フラックス塗布後、図１５（ステップＳ４）に示すように、ＩＧＢＴチップ１５上及びダイオードチップ１６上にそれぞれ半田箔３１を介してクリップ２０を配置する。また、エミッタ端子１３上に半田ペースト３２を介してクリップ２０の一端を配置する。
なお、クリップ２０は銅板等から成る薄板状の導体部材であり、図１０に示すようにＩＧＢＴチップ１５と接続する第１面２０ａと、第１面２０ａから折れ曲がって形成された第２面２０ｂ及び第６面２０ｉと、ダイオードチップ１６と接続する第３面２０ｄと、第３面２０ｄから折れ曲がって形成された第４面２０ｅとを備えている。その際、第２面２０ｂは、ＩＧＢＴチップ１５からダイオード１６側へ離れる方向に折れ曲がっており、第６面２０ｉは、ＩＧＢＴチップ１５からエミッタ端子１３側へ離れる方向に折れ曲がっており、第４面２０ｅは、ダイオードチップ１６からＩＧＢＴチップ１５側へ離れる方向に折れ曲がっている。
また、図１０に示すように、平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２が、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２よりも細く形成されている。さらに、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には、クリップ２０を厚さ方向に貫通する穴は形成されていない。
このようなクリップ２０を用い、ステップＳ４のクリップ搭載では、その第１面２０ａを、半田箔３１を介してＩＧＢＴチップ１５の主面１５ａのエミッタ電極４０上に位置させ、また、第３面２０ｄを半田箔３１を介してダイオードチップ１６の主面１６ａのアノード電極６２上に位置させ、さらに外部接続用端子であるエミッタ端子１３上に半田ペースト３２を介してクリップ２０の一端を位置させる。
すなわち、板状のクリップ２０を、ＩＧＢＴチップ１５上とダイオードチップ１６上とエミッタ端子１３上とに跨がって配置する。
その後、図１１のステップＳ５に示すリフローを行う。ここでは、リフロー炉に通して半田箔３０，３１、半田ペースト３２を溶融（熱処理）し、各部材を固着する。すなわち、リフロー炉に通して、半田箔３０を溶融して固着することでヒートスプレッダ１９とＩＧＢＴチップ１５及びダイオードチップ１６とをそれぞれ接続し、半田箔３１を溶融して固着することでＩＧＢＴチップ１５及びダイオードチップ１６とクリップ２０とをそれぞれ接続する。さらに、半田ペースト３２を溶融して固着することでクリップ２０の一端と外部接続用端子であるエミッタ端子１３とを接続する。
図１６（ステップＳ５）に示すように、半田箔３０は溶融すると半田１７となり、半田箔３１は溶融すると半田１８となり、半田ペースト３２が溶融すると半田２７となる。ここで、半田１８は、図１０に示したクリップ２０の第２面２０ｂ、第６面２０ｉ及び第４面２０ｅを吸い上がろうとする。しかし、半田１８が吸い上がる領域が狭く、半田１８を引き上げる張力が弱いことから、吸い上がる半田１８の量を少なく抑えることができる。
その結果、リフローの際に、半田１８の吸い上がりによるＩＧＢＴチップ１５の回転（自転）を防止することができて、ＩＧＢＴチップ１５の当初置かれた位置からのずれを防止することができる。これにより、クリップ２０の第１面２０ａとＩＧＢＴチップ１５との平面視において重なる領域（ＩＧＢＴチップ１５とクリップ２０との半田１８を介した接触面積）は設計と同等となり、所望する電気的特性を得ることができる。
リフロー終了後、フラックス洗浄を行う。ここでは、薬液等を用いて前述のフラックスを除去するための洗浄を行う。
フラックス洗浄後、図１１のステップＳ６のワイヤボンディングを行う。ここでは、図１７（ステップＳ６）に示すように、ＩＧＢＴチップ１５の主面１５ａのボンディングパッド４１〜４５のそれぞれと、外部接続用端子である複数の信号端子１４のそれぞれとをワイヤ２８によって電気的に接続する。ワイヤ２８は、例えばアルミニウムから成る細線である。
ワイヤボンディング後、図１１のステップＳ７のレジンモールドを行う。ここでは、図１８（ステップＳ７）に示すように、封止用樹脂によって封止体１１を形成し、ＩＧＢＴチップ１５、ダイオードチップ１６、クリップ２０、複数のワイヤ２８及びヒートスプレッダ１９の一部を樹脂封止する。例えばエポキシ系樹脂等の封止用樹脂を用いてトランスファモールドで行う。
レジンモールド後、図１１のステップＳ８の外装めっきを行う。ここでは、図１９（ステップＳ８）に示すように、リードフレーム２９の封止体１１から露出した部分（外部接続用端子等）を外装めっき３６で被覆する。外装めっき３６は、例えば半田めっき等である。
外装めっき後、図１１のステップＳ９のセパレート・成形を行う。ここでは、図１９（ステップＳ８）に示すリードフレーム２９の枠部２９ａからコレクタ端子１２、エミッタ端子１３、複数の信号端子１４を切断するとともに曲げ成形して、図１１のステップＳ１０に示す組み立て完となる。すなわち、図１及び図２に示す半導体装置１０の組み立てを完了する。
本実施の形態１の半導体装置１０及びその製造方法によれば、平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０の領域（チップ間領域）の幅ｂ１及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０の領域（端子側領域）の幅ｂ２が、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０の領域（接触領域）の幅ａ１，ａ２よりも細く形成されている。さらに、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には、クリップ２０を厚さ方向に貫通する穴は形成されていない。
これにより、リフローの際に、半田１８が吸い上がる領域が狭く、半田１８を引き上げる張力が弱くなり、吸い上がる半田１８の量を少なく抑えることができる。
その結果、半田１８の吸い上がりによるＩＧＢＴチップ１５の回転（自転）を防止することができて、ＩＧＢＴチップ１５の当初置かれた位置からのずれを防止することができる。
よって、クリップ２０の第１面２０ａとＩＧＢＴチップ１５との平面視において重なる領域（ＩＧＢＴチップ１５とクリップ２０との半田１８を介した接触面積）は設計と同等となり、所望する電気的特性を得ることができるので、半導体装置１０の信頼性を向上させることができる。
（実施の形態２）
実施の形態２による半導体装置を図２０及び図２１を用いて説明する。
図２０は実施の形態２によるクリップの構造の一例を示す平面図である。図２１は図２０に示すＢ−Ｂ線で切断したクリップの構造を示す断面図である。
本実施の形態２の半導体装置は、実施の形態１と同じくパワー系の半導体装置である。しかし、実施の形態１とは、クリップの構造において相違する。
平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ａの領域（チップ間領域）の幅ｃが、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ａの領域（接触領域）の幅ａ１，ａ２と同じになるようにクリップ２０Ａは形成されている。さらに、応力を緩和するために、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ａの領域（チップ間領域）及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０Ａの領域（端子側領域）に、クリップ２０Ａを貫通する複数の穴３７が形成されている。
しかし、上記複数の穴３７は、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ａの領域（チップ間領域）のうち、上方に突出し、第１面２０ａ及び第３面２０ｄと水平な面である第５面２０ｈを有する部分に形成されている。また、上記複数の穴３７は、ＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０Ａの領域（端子側領域）のうち、上方に突出し、第１面２０ａ及び第３面２０ｄと水平な面である第７面２０ｊを有する部分に形成されている。そして、上記複数の穴３７は、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には形成されていない。
このように、応力緩和のために形成される複数の穴３７を、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分に形成しないことにより、半田を引き上げる張力を弱くすることができる。
ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ａの領域（接触領域）に形成されている穴３８は、応力緩和のために設けられたものではなく、溢れる半田の排除及び空気抜けのために設けられたものである。したがって、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ａの領域（チップ間領域）及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０Ａの領域（端子側領域）に形成された複数の穴３７とは役割及び効果の点で異なる。
本実施の形態２の半導体装置によれば、リフローの際に、半田の引き上げる張力が弱くなり、吸い上がる半田の量を少なく抑えることができる。
その結果、半田の吸い上がりによるＩＧＢＴチップ１５の回転（自転）を防止することができて、ＩＧＢＴチップ１５の当初置かれた位置からのずれを防止することができる。
これにより、クリップ２０Ａの第１面２０ａとＩＧＢＴチップ１５との平面視において重なる領域（ＩＧＢＴチップ１５とクリップ２０Ａとの半田１８を介した接触面積）は設計と同等となり、所望する電気的特性を得ることができるので、半導体装置の信頼性を向上させることができる。
次に、実施の形態２の変形例について図２２を用いて説明する。
図２２（ａ）及び（ｂ）は、それぞれ実施の形態２によるクリップの構造の第１変形例及び第２変形例を示す平面図である。なお、クリップの断面図としては、図２１に示したクリップ２０Ａの断面図を参照する。
本実施の形態２の第１変形例は、平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｂの領域（チップ間領域）のうち、上方に突出し、第１面２０ａ及び第３面２０ｄと水平な面である第５面２０ｈを有する部分の幅ｄが、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ｂの領域（接触領域）の幅ａ１，ａ２よりも細く形成されている。すなわち、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及びダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分の幅ｅ１，ｅ２は、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ｂの領域（接触領域）の幅ａ１，ａ２と同じである。
しかし、応力を緩和する穴３７は、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｂの領域（チップ間領域）のうち、上方に突出した第５面２０ｈを有する部分に形成されている。そして、上記穴３７は、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及びダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には形成されていない。穴３７を形成する際には、クリップ２０Ｂの電気抵抗の増加を抑えるために、穴３７の形状は小さく、また、数も少なくする必要がある。
本実施の形態２の第２変形例では、応力を緩和する穴３７を、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｃの領域（チップ間領域）のうち、上方に突出した第５面２０ｈを有する部分に形成していない。これにより、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｂの領域（チップ間領域）のうち、上方に突出し、第１面２０ａ及び第３面２０ｄと水平な面である第５面２０ｈを有する部分の幅ｄを、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ｂの領域（接触領域）の幅ａ１，ａ２よりも細く形成しても、クリップ２０Ｃの電気抵抗の増加を抑えることができる。
このように、変形例のクリップ２０Ｂ及びクリップ２０Ｃにおいても、応力緩和のために形成される複数の穴３７を、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及びダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分に形成していないので、半田を引き上げる張力を弱くすることができる。よって、クリップ２０Ａと同様の効果を得ることができる。
（実施の形態３）
実施の形態３による半導体装置を図２３及び図２４を用いて説明する。
図２３は実施の形態３による半導体装置の内部構造の一例を封止体を透過して示す平面図である。図２４は図２３に示すＣ−Ｃ線で切断した構造を示す断面図である。
本実施の形態３の半導体装置は、実施の形態１と同じくパワー系の半導体装置である。しかし、実施の形態１とは、クリップの構造において相違する。
図２３に示すように、平面視におけるクリップ２０Ｄの形状は、実施の形態１のクリップ２０と同様である。すなわち、平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｄの領域（チップ間領域）の幅及びＩＧＢＴチップ１５とエミッタ端子１３の間にあるクリップ２０Ｄの領域（端子側領域）の幅が、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ｄの領域（接触領域）の幅よりも細く形成されている。さらに、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には、クリップ２０Ｄを厚さ方向に貫通する穴は形成されていない。
しかし、図２４に示すように、第２面２０ｂ、第６面２０ｉ及び第４面２０ｅに、第１面２０ａと第２面２０ｂの境界の稜部（折り曲げ部、屈曲部）２０ｃに沿って、第１面２０ａと第６面２０ｉの境界の稜部（折り曲げ部、屈曲部）２０ｃに沿って、及び第３面２０ｄと第４面２０ｅの境界の稜部（折り曲げ部、屈曲部）２０ｆに沿ってそれぞれ溝２０ｇが形成されている。
すなわち、クリップ２０Ｄの各半導体チップ（ＩＧＢＴチップ１５及びダイオードチップ１６）に接続する第１面２０ａ及び第３面２０ｄから各半導体チップから遠ざかる方向に折れ曲がった第２面２０ｂ、第６面２０ｉ及び第４面２０ｅに、それぞれ稜部（折り曲げ部、屈曲部）２０ｃ，２０ｆに沿って溝２０ｇが形成されている。溝２０ｇは、半田１８のリフロー等による加熱溶融（熱処理）時の吸い上がり１８ａを阻止（抑制）するものであり、図２４の拡大図に示すように、半田１８が溶融して吸い上がろうとした際に、半田１８を溝２０ｇに入り込ませて溝２０ｇより上方に吸い上がらないようにするためのものである。
溝２０ｇは、第２面２０ｂ、第６面２０ｉ及び第４面２０ｅにおいて、なるべく低い位置（なるべく稜部２０ｃ，２０ｆに近い位置）に形成されていることが好ましい。さらに、溝２０ｇはそれぞれ稜部２０ｃ，２０ｆに沿った状態で複数列形成されていることが好ましい。例えば図２４に示す構造では、溝２０ｇが２列で形成されている。このように溝２０ｇを複数列形成することにより、半田１８の吸い上がり１８ａを阻止または抑制する効果をさらに高めることができる。
なお、溝２０ｇの断面形状は、図２４の部分断面図に示すようなＶ字状のものであってもよいし、例えばＵ字状等であってもよく、半田１８を入り込ませて吸い上がり１８ａを阻止または抑制することが可能な形状であれば特に限定されるものではない。
本実施の形態３の半導体装置によれば、板状導体部材であるクリップ２０Ｄの各半導体チップ（ＩＧＢＴチップ１５及びダイオードチップ１６）に接続する第１面２０ａ及び第３面２０ｄから各半導体チップから遠ざかる方向に折れ曲がった第２面２０ｂ、第６面２０ｉ及び第４面２０ｅにそれぞれ溝２０ｇが形成されていることで、半田リフロー時に、半導体チップ−クリップ２０Ｄ間において溶融されて吸い上がろうとする半田１８を溝２０ｇに入り込ませることができる。
これにより、実施の形態１の半導体装置よりも、さらに半田１８の吸い上がり１８ａを抑制または阻止することができて、溶融された半田１８の吸い上がり１８ａの高さを溝２０ｇ以下とすることができる。
その結果、半田１８の吸い上がり１８ａによるＩＧＢＴチップ１５の回転（自転）を防止することができて、ＩＧＢＴチップ１５の当初置かれた位置からのずれを防止することができる。
よって、クリップ２０Ｄの第１面２０ａとＩＧＢＴチップ１５との平面視において重なる領域（ＩＧＢＴチップ１５とクリップ２０Ｄとの半田１８を介した接触面積）は設計と同等となり、所望する電気的特性を得ることができるので、半導体装置の信頼性を向上させることができる。
次に、実施の形態３の変形例について図２５及び図２６を用いて説明する。
図２５は実施の形態３による半導体装置の変形例の内部構造の一例を封止体を透視して示す平面図である。図２６は図２５に示すＤ−Ｄ線で切断した構造を示す断面図である。
図２５に示すように、平面視におけるクリップ２０Ｅの形状は、実施の形態２のクリップ２０Ａと同様である。すなわち、平面視において、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｅの領域（チップ間領域）の幅が、ＩＧＢＴチップ１５あるいはダイオードチップ１６に接触しているクリップ２０Ｅの領域（接触領域）の幅と同じになるようにクリップ２０Ｅは形成されている。
しかし、応力を緩和するための複数の穴３７が、ＩＧＢＴチップ１５とダイオードチップ１６の間にあるクリップ２０Ｅの領域（チップ間領域）のうち、上方に突出し、第１面２０ａ及び第３面２０ｄと水平な面である第５面２０ｈを有する部分に形成されている。また、上記複数の穴３７は、エミッタ端子１３とＩＧＢＴチップ１５の間にあるクリップ２０Ｅの領域（端子側領域）のうち、上方に突出し、第１面２０ａ及び第３面２０ｄと水平な面である第７面２０ｊを有する部分に形成されている。そして、上記複数の穴３７は、ＩＧＢＴチップ１５から離れる方向に第１面２０ａから折れ曲がって形成された第２面２０ｂを有する部分及び第６面２０ｉを有する部分、ならびにダイオードチップ１６から離れる方向に第３面２０ｄから折れ曲がって形成された第４面２０ｅを有する部分には形成されていない。
しかし、図２６に示すように、第２面２０ｂ、第６面２０ｉ及び第４面２０ｅに、第１面２０ａと第２面２０ｂの境界の稜部（折り曲げ部、屈曲部）２０ｃに沿って、第１面２０ａと第６面２０ｉの境界の稜部（折り曲げ部、屈曲部）２０ｃに沿って、及び第３面２０ｄと第４面２０ｅの境界の稜部（折り曲げ部、屈曲部）２０ｆに沿って、クリップ２０Ｄと同様に、それぞれ溝２０ｇが形成されている。
すなわち、クリップ２０Ｅの各半導体チップ（ＩＧＢＴチップ１５及びダイオードチップ１６）に接続する第１面２０ａ及び第３面２０ｄから各半導体チップから遠ざかる方向に折れ曲がった第２面２０ｂ、第６面２０ｉ及び第４面２０ｅに、それぞれ稜部（折り曲げ部、屈曲部）２０ｃ，２０ｆに沿って溝２０ｇが形成されている。
これにより、実施の形態２の半導体装置よりも、さらに半田１８の吸い上がり１８ａを抑制または阻止することができて、溶融された半田１８の吸い上がり１８ａの高さを溝２０ｇ以下とすることができる。
その結果、半田１８の吸い上がり１８ａによるＩＧＢＴチップ１５の回転（自転）を防止することができて、ＩＧＢＴチップ１５の当初置かれた位置からのずれを防止することができる。
よって、クリップ２０Ｅの第１面２０ａとＩＧＢＴチップ１５との平面視において重なる領域（ＩＧＢＴチップ１５とクリップ２０Ｅとの半田１８を介した接触面積）は設計と同等となり、所望する電気的特性を得ることができるので、半導体装置の信頼性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、半導体装置に２つの半導体チップが組み込まれており、かつ第１半導体チップがＩＧＢＴチップであり、第２半導体チップがダイオードチップの場合について説明したが、その反対に、第１半導体チップでダイオードチップで、第２半導体チップがＩＧＢＴチップであってもよい。
また、半導体装置に組み込まれる半導体チップは、ＩＧＢＴチップやダイオードチップ以外のチップであってもよい。
また、前記実施の形態３では、半導体装置に２つの半導体チップが組み込まれる場合に、クリップ２０に形成される溝２０ｇは、クリップ２０の両方の半導体チップに対応したそれぞれの箇所に形成されていてもよく、あるいは何れか一方の半導体チップに対応した箇所に形成されていてもよい。
その他、実施の形態に記載された内容の一部を以下に記載する。
〔付記１〕
第１主面及び前記第１主面とは反対側の第１裏面を備え、前記第１主面に第１電極が形成された第１半導体チップと、
第２主面及び前記第２主面とは反対側の第２裏面を備え、前記第２主面に第２電極が形成され、前記第１半導体チップと離間して配置された第２半導体チップと、
前記第１半導体チップと離間して、前記第２半導体チップとは反対側に配置された外部に露出する複数の外部接続用端子と、
前記第１半導体チップの前記第１電極及び前記第２半導体チップの前記第２電極にそれぞれ電気的に接続し、一端が前記複数の外部接続用端子の何れかと電気的に接続する板状導体部材と、
を有する半導体装置であって、
前記板状導体部材は、
前記第１半導体チップの前記第１電極と半田を介して接続する第１面と、前記第１半導体チップから離れる方向に前記第２半導体チップ側へ前記第１面から折れ曲がって形成された第２面と、前記第２半導体チップの前記第２電極と半田を介して接続する第３面と、前記第２半導体チップから離れる方向に前記第１半導体チップ側へ前記第３面から折れ曲がって形成された第４面と、前記第２面と前記第４面とを繋ぐ第５面と、前記第１半導体チップから離れる方向に前記複数の外部接続用端子側へ前記第１面から折れ曲がって形成された第６面と、前記第６面と前記複数の外部接続用端子側に繋がる第７面と、
を備え、
前記板状導体部材の前記第２面を有する部分、前記第４面を有する部分及び前記第６面を有する部分には、前記板状導体部材を厚さ方向に貫通する穴が形成されておらず、
前記板状導体部材の前記第２面を有する部分の前記第１半導体チップと前記第２半導体チップとを結ぶ第１方向と直交する第２方向の幅及び前記第４面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第１面を有する部分の前記第２方向の幅及び前記第３面を有する部分の前記第２方向の幅と同じである。
〔付記２〕
前記板状導体部材の前記第５面を有する部分及び前記第７面を有する部分には、前記板状導体部材を厚さ方向に貫通する穴が形成されている付記１の半導体装置。
〔付記３〕
前記板状導体部材の前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第２面を有する部分の前記第２方向の幅及び前記第４面を有する部分の前記第２方向の幅よりも狭い付記１の半導体装置。
〔付記４〕
前記板状導体部材の前記第２面、前記第４面及び前記第６面に、それぞれ前記第１面と前記第２面の境界の稜部、前記第３面と前記第４面の境界の稜部及び前記第１面と前記第６面の境界の稜部に沿って溝が形成されている付記１の半導体装置。
〔付記５〕
前記溝は、前記第１面と前記第２面の境界の稜部、前記第３面と前記第４面の境界の稜部及び前記第１面と前記第６面の境界の稜部に沿ってそれぞれ複数列形成されている付記１の半導体装置。
〔付記６〕
以下の工程を含む半導体装置の製造方法：
（ａ）チップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部の第１領域上及び前記第１領域と離間する第２領域上に、それぞれ第１半田を配置する工程；
（ｂ）第１半導体チップを前記第１半導体チップの第１裏面が前記チップ搭載部の前記第１領域と対向するように前記第１半田を介して配置し、第２半導体チップを前記第２半導体チップの第２裏面が前記チップ搭載部の前記第２領域と対向するように前記第１半田を介して配置する工程；
（ｃ）前記第１半導体チップの第１主面の第１電極上及び前記第２半導体チップの第２主面の第２電極上にそれぞれ第２半田を配置し、前記複数の外部接続用端子のうちの何れか１つの上に第３半田を配置する工程；
（ｄ）第１面と、前記第１面から折れ曲がって形成された第２面と、第３面と、前記第３面から折れ曲がって形成された第４面と、前記第２面と前記第４面とを繋ぐ第５面と、前記第２面と対向する側に前記第１面から折れ曲がって形成された第６面と、前記第１面と反対側に前記第６面と繋がる第７面と、を備える板状導体部材を準備する工程；
（ｅ）前記板状導体部材の前記第１面を記第１半導体チップの前記第１電極上に前記第２半田を介して前配置し、前記板状導体部材の前記第３面を前記第２半導体チップの前記第２電極上に前記第２半田を介して配置し、さらに前記複数の外部接続用端子のうちの何れか１つの上に前記板状導体部材の一端を前記第３半田を介して配置する工程；
（ｆ）熱処理を行い、前記第１半田を溶融して固着することで、前記チップ搭載部と前記第１半導体チップの前記第１裏面及び前記第２半導体チップと前記第２裏面を接続し、前記第２半田を溶融して固着することで、前記第１半導体チップの前記第１電極及び前記第２半導体チップの前記第２電極と前記板状導体部材とを接続し、前記第３半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか１つとを接続する工程、
ここで、前記板状導体部材の前記第２面を有する部分、前記第４面を有する部分及び前記第６面を有する部分には、前記板状導体部材を厚さ方向に貫通する穴が形成されておらず、
前記板状導体部材の前記第２面を有する部分の前記第１半導体チップと前記第２半導体チップとを結ぶ第１方向と直交する第２方向の幅及び前記第４面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第１面を有する部分の前記第２方向の幅及び前記第３面を有する部分の前記第２方向の幅と同じである。
〔付記７〕
前記板状導体部材の前記第５面を有する部分及び前記第７面を有する部分には、前記板状導体部材を厚さ方向に貫通する穴が形成されている付記６の半導体装置。
〔付記８〕
前記板状導体部材の前記第２面、前記第４面及び前記第６面に、それぞれ前記第１面と前記第２面の境界の稜部、前記第３面と前記第４面の境界の稜部及び前記第１面と前記第６面の境界の稜部に沿って溝が形成されている付記６の半導体装置。
１０ 半導体装置
１１ 封止体
１２ コレクタ端子（外部接続用端子）
１２ａ 開口部
１３ エミッタ端子（外部接続用端子）
１３ａ 開口部
１４ 信号端子（外部接続用端子）
１５ ＩＧＢＴチップ（第１半導体チップ）
１５ａ 主面（上面）
１５ｂ 裏面
１６ ダイオードチップ（第２半導体チップ）
１６ａ 主面（上面）
１６ｂ 裏面
１６ｃ ダイオード
１７，１８ 半田
１８ａ 吸い上がり
１９ ヒートスプレッダ（チップ搭載部）
２０ クリップ（板状電極、板状導体部材）
２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ クリップ（板状電極、板状導体部材）
２０ａ 第１面
２０ｂ 第２面
２０ｃ 稜部（折り曲げ部、屈曲部）
２０ｄ 第３面
２０ｅ 第４面
２０ｆ 稜部（折り曲げ部、屈曲部）
２０ｇ 溝
２０ｈ 第５面
２０ｉ 第６面
２０ｊ 第７面
２１，２２ 温度検知用端子
２３ 外部接続用ゲート端子
２４ ケルビン検知用端子
２５ 電流検知用端子
２６ ケルビン検知用端子
２７ 半田
２８ ワイヤ
２９ リードフレーム
２９ａ 枠部
３０ 半田箔（第１半田）
３１ 半田箔（第２半田）
３２ 半田ペースト（第３半田）
３６ 外装めっき
３７，３８ 穴
４０ エミッタ電極
４１ ボンディングパッド
４１ａ カソード
４２ ボンディングパッド
４２ａ アノード電極
４３ ボンディングパッド
４３ａ ゲート電極
４４ ボンディングパッド
４４ａ コモンエミッタ電極
４５ ボンディングパッド
４５ａ センスエミッタ電極
４６ コレクタ電極
５０ ＩＧＢＴ
５１ 検知用ＩＧＢＴ
５２ 温度検知用ダイオード
５４ ｐ＋型半導体領域
５５ ｎ＋型半導体領域
５６ ｎ−型半導体領域
５７ ｐ型半導体領域
５８ ｎ＋型半導体領域
５９ トレンチ溝
６０ ゲート絶縁膜
６１ エミッタ配線
６２ アノード電極
６３ カソード
６４ ｎ＋型半導体領域
６５ ｎ−型半導体領域
６６ ｐ型半導体領域
８０ 半導体装置
８１ ＩＧＢＴチップ
８２ ダイオードチップ
８３ ヒートスプレッダ
８４，８５ 半田
８６ 封止体
８７ クリップ
８８ エミッタ端子
８９ 半田
９０ 接続面
９１ 面
９２ 水平面
９３ 穴

Claims (12)

  1. 第１主面及び前記第１主面とは反対側の第１裏面を備え、前記第１主面に第１電極が形成された第１半導体チップと、
    第２主面及び前記第２主面とは反対側の第２裏面を備え、前記第２主面に第２電極が形成され、前記第１半導体チップと離間して配置された第２半導体チップと、
    前記第１半導体チップと離間して、前記第２半導体チップとは反対側に配置された外部に露出する複数の外部接続用端子と、
    前記第１半導体チップの前記第１電極及び前記第２半導体チップの前記第２電極にそれぞれ電気的に接続し、一端が前記複数の外部接続用端子の何れかと電気的に接続する板状導体部材と、
    を有する半導体装置であって、
    前記板状導体部材は、
    前記第１半導体チップの前記第１電極と半田を介して接続する第１面と、前記第１半導体チップから離れる方向に前記第２半導体チップ側へ前記第１面から折れ曲がって形成された第２面と、前記第２半導体チップの前記第２電極と半田を介して接続する第３面と、前記第２半導体チップから離れる方向に前記第１半導体チップ側へ前記第３面から折れ曲がって形成された第４面と、前記第２面と前記第４面とを繋ぐ第５面と、前記第１半導体チップから離れる方向に前記複数の外部接続用端子側へ前記第１面から折れ曲がって形成された第６面と、前記第６面と前記複数の外部接続用端子側に繋がる第７面と、
    を備え、
    前記板状導体部材の前記第２面を有する部分の前記第１半導体チップと前記第２半導体チップとを結ぶ第１方向と直交する第２方向の幅、前記第４面を有する部分の前記第２方向の幅及び前記第６面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第１面を有する部分の前記第２方向の幅及び前記第３面を有する部分の前記第２方向の幅よりも狭い。
  2. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第２面を有する部分、前記第４面を有する部分及び前記第６面を有する部分には、前記板状導体部材を厚さ方向に貫通する穴が形成されていない。
  3. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第２面を有する部分の前記第２方向の幅及び前記第４面を有する部分の前記第２方向の幅と同じである。
  4. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第７面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第６面を有する部分の前記第２方向の幅と同じである。
  5. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第２面を有する部分の前記第２方向の幅及び前記第４面を有する部分の前記第２方向の幅と同じであり、
    前記板状導体部材の前記第７面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第６面を有する部分の前記第２方向の幅と同じであり、
    前記板状導体部材の前記第２面、前記第４面及び前記第５面を有する部分の前記第２方向の幅は、前記板状導体部材の前記第６面及び前記第７面を有する部分の前記第２方向の幅が同じか、または前記板状導体部材の前記第６面及び前記第７面を有する部分の前記第２方向の幅よりも広い。
  6. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第２面を有する部分の前記第２方向の幅及び前記第４面を有する部分の前記第２方向の幅と同じであり、
    前記板状導体部材の前記第２面、前記第４面及び前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第１面を有する部分の前記第２方向の幅及び前記第３面を有する部分の前記第２方向の幅の１／２〜１／４の範囲である。
  7. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第２面を有する部分の前記第２方向の幅及び前記第４面を有する部分の前記第２方向の幅と同じであり、
    前記板状導体部材の前記第２面、前記第４面及び前記第５面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第１面を有する部分の前記第２方向の幅及び前記第３面を有する部分の前記第２方向の幅の１／３である。
  8. 請求項１記載の半導体装置において、
    前記板状導体部材の前記第２面、前記第４面及び前記第６面に、それぞれ前記第１面と前記第２面の境界の稜部、前記第３面と前記第４面の境界の稜部及び前記第１面と前記第６面の境界の稜部に沿って溝が形成されている。
  9. 請求項８記載の半導体装置において、
    前記溝は、前記第１面と前記第２面の境界の稜部、前記第３面と前記第４面の境界の稜部及び前記第１面と前記第６面の境界の稜部に沿ってそれぞれ複数列形成されている。
  10. 以下の工程を含む半導体装置の製造方法：
    （ａ）チップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部の第１領域上及び前記第１領域と離間する第２領域上に、それぞれ第１半田を配置する工程；
    （ｂ）第１半導体チップを前記第１半導体チップの第１裏面が前記チップ搭載部の前記第１領域と対向するように前記第１半田を介して配置し、第２半導体チップを前記第２半導体チップの第２裏面が前記チップ搭載部の前記第２領域と対向するように前記第１半田を介して配置する工程；
    （ｃ）前記第１半導体チップの第１主面の第１電極上及び前記第２半導体チップの第２主面の第２電極上にそれぞれ第２半田を配置し、前記複数の外部接続用端子のうちの何れか１つの上に第３半田を配置する工程；
    （ｄ）第１面と、前記第１面から折れ曲がって形成された第２面と、第３面と、前記第３面から折れ曲がって形成された第４面と、前記第２面と前記第４面とを繋ぐ第５面と、前記第２面と対向する側に前記第１面から折れ曲がって形成された第６面と、前記第１面と反対側に前記第６面と繋がる第７面と、を備える板状導体部材を準備する工程；
    （ｅ）前記板状導体部材の前記第１面を記第１半導体チップの前記第１電極上に前記第２半田を介して前配置し、前記板状導体部材の前記第３面を前記第２半導体チップの前記第２電極上に前記第２半田を介して配置し、さらに前記複数の外部接続用端子のうちの何れか１つの上に前記板状導体部材の一端を前記第３半田を介して配置する工程；
    （ｆ）熱処理を行い、前記第１半田を溶融して固着することで、前記チップ搭載部と前記第１半導体チップの前記第１裏面及び前記第２半導体チップと前記第２裏面を接続し、前記第２半田を溶融して固着することで、前記第１半導体チップの前記第１電極及び前記第２半導体チップの前記第２電極と前記板状導体部材とを接続し、前記第３半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか１つとを接続する工程、
    ここで、前記板状導体部材の前記第２面を有する部分の前記第１半導体チップと前記第２半導体チップとを結ぶ第１方向と直交する第２方向の幅、前記第４面を有する部分の前記第２方向の幅及び前記第６面を有する部分の前記第２方向の幅が、前記板状導体部材の前記第１面を有する部分の前記第２方向の幅及び前記第３面を有する部分の前記第２方向の幅よりも狭い。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記板状導体部材の前記第２面を有する部分、前記第４面を有する部分及び前記第６面を有する部分には、前記板状導体部材を厚さ方向に貫通する穴が形成されていない。
  12. 請求項１０記載の半導体装置の製造方法において、
    前記板状導体部材の前記第２面、前記第４面及び前記第６面に、それぞれ前記第１面と前記第２面の境界の稜部、前記第３面と前記第４面の境界の稜部及び前記第１面と前記第６面の境界の稜部に沿って溝が形成されている。
JP2012127260A 2012-06-04 2012-06-04 半導体装置及びその製造方法 Pending JP2013251500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012127260A JP2013251500A (ja) 2012-06-04 2012-06-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012127260A JP2013251500A (ja) 2012-06-04 2012-06-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013251500A true JP2013251500A (ja) 2013-12-12

Family

ID=49849877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012127260A Pending JP2013251500A (ja) 2012-06-04 2012-06-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013251500A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151285A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体モジュール
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
WO2016084180A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 半導体モジュールおよび半導体駆動装置
JP2018046164A (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6440794B1 (ja) * 2017-09-22 2018-12-19 三菱電機株式会社 半導体装置
US10373889B2 (en) 2016-04-13 2019-08-06 Denso Corporation Electronic device and method of manufacturing the same
DE102022126082A1 (de) 2022-10-10 2024-04-11 Infineon Technologies Ag Leistungselektronikvorrichtung und verfahren zu ihrer herstellung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151285A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体モジュール
JPWO2015151285A1 (ja) * 2014-04-04 2017-04-13 三菱電機株式会社 半導体モジュール
US9853009B2 (en) 2014-04-04 2017-12-26 Mitsubishi Electric Corporation Semiconductor module having a conductor member for reducing thermal stress
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
WO2016084180A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 半導体モジュールおよび半導体駆動装置
US9978670B2 (en) 2014-11-27 2018-05-22 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
US10373889B2 (en) 2016-04-13 2019-08-06 Denso Corporation Electronic device and method of manufacturing the same
JP2018046164A (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6440794B1 (ja) * 2017-09-22 2018-12-19 三菱電機株式会社 半導体装置
JP2019057663A (ja) * 2017-09-22 2019-04-11 三菱電機株式会社 半導体装置
DE102022126082A1 (de) 2022-10-10 2024-04-11 Infineon Technologies Ag Leistungselektronikvorrichtung und verfahren zu ihrer herstellung
DE102022126082B4 (de) 2022-10-10 2024-05-08 Infineon Technologies Ag Leistungselektronikvorrichtung und verfahren zu ihrer herstellung

Similar Documents

Publication Publication Date Title
JP5232367B2 (ja) 半導体装置
JP2013004943A (ja) 半導体装置及びその製造方法
US9153563B2 (en) Electronic device
US10141248B2 (en) Semiconductor device and manufacturing method thereof
JP2013251500A (ja) 半導体装置及びその製造方法
US10366957B2 (en) Semiconductor device
US8018008B2 (en) Semiconductor device including a plurality of chips and method of manufacturing semiconductor device
US20120267682A1 (en) Semiconductor device
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2004296588A (ja) 半導体装置
JP2014099444A (ja) 半導体装置
US10490484B2 (en) Electronic device
JP5869285B2 (ja) 半導体装置
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP7322654B2 (ja) 半導体モジュール
US20150295044A1 (en) Semiconductor device
JP2006270112A (ja) パワー半導体素子及びパワーモジュール
US11302612B2 (en) Lead frame wiring structure and semiconductor module
CN111354709B (zh) 半导体装置及其制造方法
EP4156247A2 (en) Semiconductor device with a semiconductor chip bonded between a first, plate-shaped electrode with a groove and a second electrode
CN111602240B (zh) 树脂封装型半导体装置
JP2021141235A (ja) 半導体装置
JP2011109144A (ja) 半導体装置
JP2021034701A (ja) 半導体装置
CN116759399A (zh) 一种igbt封装结构、半导体器件及封装方法