JP2015207675A - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP2015207675A
JP2015207675A JP2014087856A JP2014087856A JP2015207675A JP 2015207675 A JP2015207675 A JP 2015207675A JP 2014087856 A JP2014087856 A JP 2014087856A JP 2014087856 A JP2014087856 A JP 2014087856A JP 2015207675 A JP2015207675 A JP 2015207675A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
lead
joint
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014087856A
Other languages
English (en)
Other versions
JP5714157B1 (ja
Inventor
達也 深瀬
Tatsuya Fukase
達也 深瀬
政紀 加藤
Masaki Kato
政紀 加藤
友宏 仁科
Tomohiro Nishina
友宏 仁科
孝信 梶原
Takanobu Kajiwara
孝信 梶原
藤田　暢彦
Nobuhiko Fujita
暢彦 藤田
中島　泰
Yasushi Nakajima
泰 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014087856A priority Critical patent/JP5714157B1/ja
Priority to DE102014223863.3A priority patent/DE102014223863B4/de
Application granted granted Critical
Publication of JP5714157B1 publication Critical patent/JP5714157B1/ja
Publication of JP2015207675A publication Critical patent/JP2015207675A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造時におけるはんだの這い上がりを抑制可能な技術を提供することを目的とする。【解決手段】パワー半導体装置は、下面がリード１ａの他端側上に接合されたパワー半導体チップ２と、パワー半導体チップ２の上面電極２ａ上に導電性部材３ｂを介して接合された第１接合部４ａと、リード１ｂの他端側上に導電性部材３ｃを介して接合された第２接合部４ｂと、これらを連接する胴体部４ｃとを有するインナーリード４とを備える。第１接合部４ａが胴体部４ｃよりも厚く形成されたことによって、第１接合部４ａの下端が胴体部４ｃの下端よりも下側に位置する。【選択図】図１

Description

本発明は、パワー半導体チップの上面に設けられた上面電極と、リードとをインナーリードで接合するモールド封止型のパワー半導体装置に関する。
電力変換用のパワー半導体装置は、輸送用機器や生活家電など様々な製品に組み込まれている。また、これまでパワー半導体装置を備えていなかった製品においても、さらなる省電力化や高効率化などの要求から、パワー半導体装置が組み込まれるケースが増加している。これらの製品では、さらなる小型化や耐久性の向上が求められており、当該製品に搭載されるパワー半導体装置にもさらなる小型化、高耐久化などが求められている。パワー半導体装置は、配線パターンを備える基板やリード（リードフレーム）上にパワー半導体チップを導電性部材で接合し、パワー半導体チップ上面の上面電極と、他のリード（端子）とを、ワイヤーボンドや銅板を成形したインナーリードなどの配線部材で接続する構成が一般的である。
パワー半導体装置の構成要素のなかで、パワー半導体装置のサイズや寿命に影響を与えるもののひとつがパワー半導体チップ上の電極に接続される配線部材の形状である。パワー半導体チップは、線膨張係数が小さいＳｉ、ＳｉＣなどの半導体材料からなり、その表面にデバイス構造が形成される。パワー半導体チップの配線部材は、一般に電気電導率が大きい金属材料で構成されており、その線膨張係数は半導体材料と比較して大きい。このため、パワー半導体装置の温度が変化すると、線膨張係数の差から、パワー半導体チップと配線部材の接続部との間に応力が生じる。パワー半導体装置の小型化や高耐久性を実現するためには、この接続部に生じる応力を許容範囲内に抑えると同時に、サイズの小さい配線部材が必要である。そこで、このような課題に対して、過去に様々なパワー半導体装置の配線部材の形状が提案されている。
例えば、特許文献１に半導体装置（半導体パッケージ）が示されている。この半導体装置では、パワー半導体チップ上面の電極とリード（端子）とを接続する配線部材に、折り曲げることで成形した銅板を用いる。このような特許文献１の半導体装置によれば、意図しない部分への配線部材の接触による回路故障を抑制することが可能となるとともに、パワー半導体チップとリードとをワイヤーボンドで接続する構成と比較して、配線部材の電気抵抗やインダクタンスを低下させることが可能となる。
特許第３２４０２９２号公報
しかしながら、特許文献１に示された技術では、銅板を曲げて成形している配線部材は、曲げ部において丸みを持つ構成となっている。このような構成において、パワー半導体チップの上面電極と配線部材とを接合する接合部材としてはんだを適用すると、製造時のはんだ溶融時に配線部材（銅板）の丸みを伝って、はんだが這い上がることがある。この場合には、パワー半導体チップと配線部材との間に位置ずれが生じたり、はんだの端部の断面形状であるはんだフィレット形状が、パワー半導体チップ上面に応力集中しやすい形状で凝固してしまったりすることがある。この結果、パワー半導体装置の温度変化や保証期間などが制限されてしまうという問題がある。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、製造時におけるはんだの這い上がりを抑制可能な技術を提供することを目的とする。
本発明に係るパワー半導体装置は、一端側が外部端子となる第１及び第２リードと、上面に設けられた上面電極を備え、下面が前記第１リードの他端側上に接合されたパワー半導体チップと、前記上面電極上に第１導電性部材を介して接合された第１接合部と、前記第２リードの他端側上に第２導電性部材を介して接合された第２接合部と、前記第１接合部と前記第２接合部とを連接する胴体部とを有するインナーリードと、前記第１及び第２リードの他端側、前記パワー半導体チップ及び前記インナーリードを覆うモールド樹脂とを備える。前記第１接合部が前記胴体部よりも厚く形成されたことによって、前記第１接合部の下端が前記胴体部の下端よりも下側に位置する。
本発明によれば、第１接合部が胴体部よりも厚く形成されたことによって、第１接合部の下端が胴体部の下端よりも下側に位置する。これにより、第１接合部の下面の端部の丸みを小さくすることができ、製造時におけるはんだの這い上がりを抑制することができる。
実施の形態１に係るパワー半導体装置の構成を模式的に示す断面図である。 実施の形態１に係るパワー半導体装置の構成を模式的に示す平面図である。 関連パワー半導体装置の構成を模式的に示す断面図である。 関連パワー半導体装置の構成を模式的に示す拡大断面図である。 実施の形態１に係るパワー半導体装置の構成を模式的に示す拡大断面図である。 実施の形態２に係るパワー半導体装置の構成を模式的に示す分解斜視図である。 実施の形態２に係るパワー半導体装置の構成を模式的に示す平面図である。 フィレット角度の一例を示す断面図である。 実施の形態２に係るパワー半導体装置の構成を模式的に示す分解平面図である。
＜実施の形態１＞
図１は、本発明の実施の形態１に係るパワー半導体装置の構成を模式的に示す断面図であり、図２は、当該パワー半導体装置の構成を模式的に示す平面図である。
このパワー半導体装置は、複数のリード１（リード１ａ，１ｂ，１ｃ）と、パワー半導体チップ２と、導電性部材３ａ，３ｂ，３ｃと、インナーリード４と、ワイヤー５（ワイヤー５ａ，５ｂ）と、これらの構成要素を概ね覆うモールド樹脂６とを備えている。なお、パワー半導体チップ２は、図２の上面に設けられた上面電極２ａと、下面に設けられた図示しない下面電極とを備えている。
＜リード＞
リード（第１リード）１ａ、リード（第２リード）１ｂ、及び、リード（第３リード）の一端側は、モールド樹脂６から露出する外部端子となり、他端側は、モールド樹脂６に覆われる内部端子となる。
リード１ａは、導電性部材３ａを介してパワー半導体チップ２の下面電極と電気的に接続されている。リード１ｂは、導電性部材３ｂ，３ｃ及びインナーリード４を介してパワー半導体チップ２の上面電極２ａと電気的に接続されている。リード１ｃについては後述する。
リード１ａ，１ｂ，１ｃ（これらを区別しない場合には以下「リード１」と記す）は、金属製であり、例えば、銅やアルミニウムを基材とした合金から形成されている。リード１の表面にて基材の金属が露出していてもよいし、当該表面の少なくとも一部にめっき処理が施されていてもよい。
リード１は、例えば、板状の材料をエッチング加工や、プレス加工などによって配線パターン状に成形された一つのリードフレームを選択的に切断することにより形成される。具体的には、リードフレームの片面に、パワー半導体チップ２、インナーリード４、導電性部材３ａ，３ｂ，３ｃ及びワイヤー５などを分散して搭載し、外部端子を除いてこれらをモールド樹脂６で包み込むように封止する。その後、リードフレームの電気配線上不要な部分が除去されることにより、パワー半導体装置に回路が構成されている。
＜パワー半導体チップ、ワイヤー＞
上述したように、パワー半導体チップ２は、図２の上面に設けられた上面電極２ａと、下面に設けられた図示しない下面電極とを備えている。図１に示すように、パワー半導体チップ２の下面（下面電極）は、リード１ａの内部端子（他端側）上に導電性部材３ａを介して接合されることによって、リード１ａと機械的及び電気的に接続されている。パワー半導体チップ２の上面電極２ａは、インナーリード４の下部と導電性部材３ｂを介して接合されることによって、インナーリード４と機械的及び電気的に接続されている。
パワー半導体チップ２は、オン時にはその厚さ方向に電流を流し、オフ時には当該電流を遮断する。なお、パワー半導体チップ２の材料としては、例えば、Ｓｉのみならず、ＳｉＣ、ＳｉＮ、ＧａＮ、ＧａＡｓなどが用いられてもよい。また、パワー半導体チップ２の上面電極２ａの表面上には、Ｎｉめっき層などのはんだ付けができる層が設けられてもよい。
本実施の形態１では、パワー半導体チップ２は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、かつ、図２に示すように、上面電極２ａとは別に上面に設けられたゲート電極２ｂをさらに含むものとして説明する。しかしこれに限ったものではなく、パワー半導体チップ２は、ＭＯＳＦＥＴの代わりに、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
また本実施の形態１では、パワー半導体チップ２は、上面において温度を検知する図示しない検温ダイオードをさらに含んでいるものとして説明する。これに伴い、図２に示すように、パワー半導体チップ２は、上面電極２ａ及びゲート電極２ｂとは別に上面に設けられた、検温ダイオードの電極２ｃ（以下「検温ダイオード電極２ｃ」と記す）をさらに含むものとする。
本実施の形態１のように、ゲート電極２ｂ及び検温ダイオード電極２ｃが、パワー半導体チップ２に搭載される場合には、ゲート端子用のリード１ｃ（図２のリード１ｃ１）と、検温ダイオード端子用のリード１ｃ（図２のリード１ｃ２）とが、パワー半導体装置に備えられる。そして、ゲート電極２ｂとリード１ｃ１とが、ワイヤー５（図２のワイヤー５ａ）のボンディングによって接続され、検温ダイオード電極２ｃとリード１ｃ２とが、ワイヤー５（図２のワイヤー５ｂ）のボンディングによって接続されている。
なお、本実施の形態１に係るパワー半導体装置は、１個のパワー半導体チップ２を備えているものとして説明するが、これに限ったものではなく、複数個のパワー半導体チップ２を備えてもよい。そして、例えば、１つのパワー半導体装置内の複数個（例えば６個など）のパワー半導体チップ２を組み合せて、インバータ、コンバータ、整流器の回路を構成してもよいし、複数のパワー半導体装置のパワー半導体チップ２を組み合せて、インバータ、コンバータ、整流器の回路を構成してもよい。また、パワー半導体装置内に、コンデンサもしくはシャント抵抗などのチップ部品、または、制御用のＩＣなども搭載してもよい。
＜導電性部材＞
図１に示されるように、導電性部材３ｂは、パワー半導体チップ２の上面電極２ａとインナーリード４の一端との間に配設される。導電性部材３ｂには、例えばはんだが用いられる。特に、ＭＯＳＦＥＴやＩＧＢＴなどをパワー半導体チップ２に適用する場合には、当該パワー半導体チップ２に必要な機能を持たせるために、複雑な微細構造を有する上面電極２ａが形成される。この微細構造は、外力や変形により生じる応力などに弱く、当該応力などによって微細構造にクラックなどの欠陥が生じると、多くの場合、上記機能が失われる。このため、はんだ材料の硬化後の硬さ、及び、硬化後のはんだ端部の断面形状であるフィレット形状を、上面電極２ａに極力応力が生じないような硬さ及び形状にする必要がある。
導電性部材３ａは、リード１ａの内部端子とパワー半導体チップ２の下面電極との間に配設される。導電性部材３ｃは、リード１ｂの内部端子とインナーリード４の他端との間に配設される。導電性部材３ａ，３ｃには、例えばはんだやＡｇ（銀）ペーストなどが用いられる。導電性部材３ａ，３ｃに、導電性部材３ｂと同じはんだを用いた場合には、接合時に全ての導電性部材３ａ，３ｂ，３ｃを同時に接合することができるので、製造時の効率が向上する。もちろん、導電性部材３ａ，３ｃには、導電性部材３ｂと組成が異なるはんだを用いることもできる。この場合、はんだの溶融温度を異ならせることができ、どちらか一方のみを他方より先に溶融するなどが可能となるので、製造時の自由度が向上する。また、導電性部材３ａ，３ｃに、Ａｇペーストを用いてもよく、この場合も、導電性部材３ａ，３ｃに、導電性部材３ｂと組成が異なるはんだを用いた場合と同様の効果が得られる。
＜モールド樹脂＞
モールド樹脂６は、リード１ａ，１ｂ，１ｃの内部端子（他端側）、パワー半導体チップ２及びインナーリード４などを覆う。
＜インナーリード＞
インナーリード４は、第１接合部４ａと、第２接合部４ｂと、胴体部４ｃとを有している。第１接合部４ａは、上面電極２ａ上に導電性部材（第１導電性部材）３ｂを介して接合されている。第２接合部４ｂは、リード１ｂの内部端子（他端側）上に導電性部材（第２導電性部材）３ｃを介して接合されている。胴体部４ｃは、第１接合部４ａと第２接合部４ｂとを連接する。
そして、第１接合部４ａが、胴体部４ｃよりも厚く形成されたことによって、第１接合部４ａの下端が胴体部４ｃの下端よりも下側に位置している。同様に、第２接合部４ｂが、胴体部４ｃよりも厚く形成されたことによって、第２接合部４ｂの下端が胴体部４ｃの下端よりも下側に位置している。つまり、胴体部４ｃは、第１接合部４ａ及び第２接合部４ｂよりもリード１ａから離れている。これにより、リード１ａとインナーリード４とが短絡することが抑制されている。なお、インナーリード４は、切削加工、押出し加工、引抜き加工、鋳造、鍛造、つぶし加工、または、放電加工などの加工で成型される。
胴体部４ｃの断面積は、通電する電流の量によって決められる。本実施の形態１では、瞬間的に流れる電流まで含めると数Ａから数百Ａ程度まで通電するパワー半導体装置を想定しており、断面積１ｍｍ２以上に設定することが好ましい。本実施の形態１では、このことを考慮して、胴体部４ｃの断面積は約１．５ｍｍとし、板厚は約０．５ｍｍとしている。
また、本実施の形態１では、インナーリード４の導電性部材３ｂ，３ｃにより接合される部分以外は、モールド樹脂６に接して内包されるように設けられており、インナーリードは、製造時に外部から支えられずに、パワー半導体チップ２及びリード１ｂ上に搭載される。
＜関連パワー半導体装置＞
図３は、本実施の形態１に係るパワー半導体装置に関連するパワー半導体装置（以下「関連パワー半導体装置」と記す）の構成を図１と同様に示す断面図であり、図４は、図３の一点鎖線の四角形で囲まれた部分を拡大した断面図である。ただし、図４においては便宜上、モールド樹脂６の図示は省略している。
以下、関連パワー半導体装置において、以上で説明した構成要素と同一のものについては同じ参照符号を付して、関連パワー半導体装置のうち上述の構成要素と異なる構成要素と問題点とについて説明する。
図３に示すように、関連パワー半導体装置は、上述のインナーリード４に対応するインナーリード４１を備えており、当該インナーリード４１が、一枚の板材を曲げたような形状を有している。このため、図４に示されるように、インナーリード４１の上面電極２ａと接合される接合面（下面）の端部４１ａは、断面視にて丸みを持った曲げ部となる。この丸みの半径は、曲げ加工の原理から、一般的にインナーリード４１の厚さと同程度となる。
このように端部４１ａが丸みを持つ場合には、製造工程における導電性部材３ｂのはんだ溶融時に、はんだが端部４１ａを伝って、インナーリード４１の胴体部の下面４１ｂに向かって這い上がり、はんだのフィレット３ｂ１が、パワー半導体チップ２の上面に応力集中しやすい形状で凝固することがある。具体的には、フィレット３ｂ１の主たる線状部分が、パワー半導体チップ２の上面と、断面視にて楔形状を成した状態で固定されることがある。
この状態で、パワー半導体チップ２下方のリード１ａが搬送や温度変化などによって反った場合には、上記楔形状の先端に隣接するパワー半導体チップ２の上面が、フィレット３ｂ１を介して、インナーリード４１を引き剥がす方向に押すような応力が生じることがある。この際、反作用として、パワー半導体チップ２の上面に応力が集中することになり、パワー半導体チップ２の上面に形成されていた上面電極２ａの微細構造などが破損するリスクがある。関連パワー半導体装置では、このような応力による不良を抑制するために、搬送、温度変化、保証期間などに制限が生じていた。また、はんだが這い上がると、溶融時のはんだの表面張力のバランスが悪くなり、パワー半導体チップ２とインナーリード４１との間に位置ずれが生じる場合がある。
しかも、パワー半導体装置に通電する電流が大きくなることに従って、インナーリード４１の厚さが大きくなるように設計される傾向にあるため、インナーリード４１の端部４１ａの丸み半径は増加し、さらにはんだが這い上がりやすくなってきている。また、厚さが増すと、曲げ加工の加工精度は低下するため、インナーリード４１の形状ばらつきも大きくなり、製造時の管理コストが増大する。また、曲げ加工により成型する場合には、加工方法の制約から屈曲部（端部４１ａ）の起点は直線状に並んでいる必要があり、上面電極２ａやリード１ｂと接合する面の形状が制限される。この結果、パワー半導体チップ２の上面の耐久性が低下し、機能が制限される原因となる。また、パワー半導体チップ２の温度上昇を抑えるためには、パワー半導体チップ２の近傍にできるだけヒートマスの機能を有する部材（熱量量の大きい部材）を設けることが好ましい。しかしながら、図２の構造では、上述のような制約やパワー半導体装置のサイズに起因する制約から、インナーリード４１を厚くすることが困難であり、ヒートマスの機能を有する部材を設けることが難しい。
＜実施の形態１に係るパワー半導体装置の効果＞
これに対して、図１に示す本実施の形態１に係るインナーリード４では、曲げ加工を行わずに下面に段差が形成されている。すなわち、インナーリード４において、第１接合部４ａが、胴体部４ｃよりも厚く形成されたことによって、第１接合部４ａの下端が胴体部４ｃの下端よりも下側に位置している。このような構成によれば、インナーリード４の上面電極２ａと接合される接合面の端部の丸みを、図３の曲げ加工で成形したインナーリード４１の端部４１ａよりも小さくすることができる。例えば、図３のインナーリード４１の端部の丸み半径は、インナーリード４１の厚さ程度であるのに対して、本実施の形態１に係るインナーリード４の端部の丸み半径は、胴体部４ｃの厚さの２０％以下に低減することができる。
したがって、本実施の形態１に係るパワー半導体装置によれば、製造工程における導電性部材３ｂのはんだ溶融時に、はんだがインナーリード４を這い上がることを抑制することができ、これに伴いはんだのフィレット形状の悪化を抑制することができる。これにより、温度変化などでリード１ａが反ることに起因して生じていた、パワー半導体チップ２の上面への応力集中を抑制することができる。また、はんだの這い上がりが抑制されることに伴い、はんだ溶融時のはんだの表面張力のバランスを保つことができるので、パワー半導体チップ２とインナーリード４との間の位置ずれを低減することができる。これらの結果として、耐久性の低下を抑制することが可能となり、パワー半導体装置の機能が制限されることを回避できる。
また、本実施の形態１では、インナーリード４において、第１接合部４ａが、胴体部４ｃよりも厚く形成されているので、第１接合部４ａに、ヒートマスの機能を持たせることができる。これにより、パワー半導体チップ２の温度が上昇するために必要な熱量が大きくなるため、同じ熱量下では、パワー半導体チップ２の温度上昇量を小さくすることができる。したがって、例えば瞬時に大電流を通電する時の、パワー半導体チップ２の温度上昇を小さくすることができる。これに伴い、パワー半導体チップ２のサイズの縮小が可能となり、ひいては、パワー半導体装置の通電抵抗及びコストの低減も可能となる。
また、本実施の形態１では、インナーリード４は、モールド樹脂６に内包されている。これにより、モールド樹脂６の成形時には、リード１のみが金型に接するようになるため、型締めによる外力がインナーリード４に直接伝わらないようにすることができる。そして、インナーリード４とパワー半導体チップ２とを接合する導電性部材３ｂなどにおいて応力が集中することを抑制することができ、当該応力に起因する不良を抑制することができる。この結果、製造時の歩留まりを向上することができる。
＜その他＞
以下、本実施の形態１に係るその他の構成及び効果などについて説明する。
本実施の形態１では、リード１ａ，１ｂは、一平面上に配置されている。このような構成によれば、リード１ａ，１ｂに段差形状、厚さが部分的に異なる異厚形状、または、突起形状を設けなくて済むので、リード１ａ，１ｂのコストの増大を防ぐことができる。また、モールド樹脂６の成形時に金型内へ樹脂が流れ込む際に、当該樹脂の流動性が悪化するのを抑制することができる。また、仮に、リード１ａ，１ｂが異なる平面に配置されると、モールド成形時の型締め圧力や、流入する樹脂の圧力により、リード１ａ，１ｂの間に接続されたインナーリード４やそれを接続する導電性部材３ｂ，３ｃに応力が生じる。しかし、本実施の形態１では、リード１ａ，１ｂを一平面上に配置しているので、当該応力を抑制することができる。なお、上記の観点から、リード１ｃも同様に、リード１ａ，１ｂと一平面上に配置されることが好ましい。
また、本実施の形態１では、インナーリード４は、一つの導電性板材に、その幅方向（断面方向）の片側からつぶし加工を行うことによって形成されている。これにより、所望の断面積または厚さ（例えばパワー半導体装置に流す電流に応じた必要最低限の断面積または厚さ）を有する胴体部４ｃを容易に実現することができるとともに、所望の断面積（例えばヒートマスの機能が十分得られる断面積）を有する第１接合部４ａを容易に実現することができる。また、曲げ加工で形成したインナーリード４１を搭載する関連パワー半導体装置よりも薄いパワー半導体装置の実現も期待できる。ただし、つぶし加工に限ったものではなく、上述したように、切削加工、押出し加工、引抜き加工、鋳造、鍛造または放電加工などによって、インナーリード４は形成されてもよい。また、インナーリード４の材料には、例えば銅合金やアルミニウム合金などが用いられる。
また、本実施の形態１では、インナーリード４の接合に関与しない面である上面（つぶし加工が行われた片側と逆側の面）は平坦化されている。これにより、製造時の部品実装時にパワー半導体チップ２や、他のチップ部品と同様に、真空吸着による取扱いが可能となり、マウンターなどにより、インナーリード４をパワー半導体チップ２及びリード１ｂ上に搭載することが可能となる。これにより、既存の工程を、インナーリード４を搭載する工程に流用することができるので、製造コストを低減することができる。また、製造ラインなどで、新たにインナーリード４の搭載用の機械を設けなくて済むので、機械購入費用や製造エリアの増大を抑制することができる。
また、本実施の形態１では、第１接合部４ａが、胴体部４ｃよりも厚く形成されたことによって、第１接合部４ａの下端が胴体部４ｃの下端よりも下側に位置しているだけでなく、第２接合部４ｂを第１接合部４ａよりも厚く形成することによって、第２接合部４ｂの下端が第１接合部４ａの下端よりも下側に位置している。これにより、インナーリード４を介して上面電極２ａとリード１ａとが短絡することを抑制することができる。また、パワー半導体チップ２の外周に設けられた、素子耐圧を保つ機能を有するガードリング部（図示せず）にインナーリード４が接触して、耐圧不良になることを抑制することができる。
また、本実施の形態１では、導電性部材３ａ、パワー半導体チップ２、導電性部材３ｂ及び第１接合部４ａの厚さの合計と、導電性部材３ｃ及び第２接合部４ｂの厚さの合計とが同じ程度としている。これにより、インナーリード４の上面と、リード１ａ，１ｂが配置された一平面とが略平行に配設されている。例えば、厚さの合計同士の差が５００μｍ以内であれば、モールド樹脂６の成形時に、樹脂の流動性が低下するのを抑制することができる。また、インナーリード４を実装する際に、マウンターによって、インナーリード４を吸着してから、インナーリード４の上面を水平方向に平行にしたまま、インナーリード４を搭載位置に運んで搭載位置に載置することができる。この結果として、インナーリード４の位置ずれを小さくすることができる。
図５は、図１の一点鎖線の四角形で囲まれた部分を拡大した断面図である。ただし、図５においては、便宜上、モールド樹脂６の図示は省略している。
本実施の形態１では、図５に示すように、第１接合部４ａの胴体部４ｃ側の側面と、第１接合部４ａの下面とがなす角度の補角をθとした場合に、６０°≦θ≦９０°の関係が満たされている。これにより、はんだの這い上がりを可及的に抑制することができる。例えば、第１接合部４ａと胴体部４ｃとの厚さの差が小さく、第１接合部４ａの下面と、胴体部４ｃの下面との間の距離が小さい場合（例えば当該距離が２００μｍである場合）であっても、角度θをほぼ９０°にすることで、はんだの這い上がりを抑制することができる。
また、本実施の形態１では、図１及び図２に示すように、ゲート電極２ｂとリード１ｃ１とが、ワイヤー５ａのボンディングによって接続されている。ここで、仮にパワー半導体チップ２においてはんだ付けの箇所が複数個ある場合には、はんだ溶融時に複数の箇所で引張り力が生じ、位置ずれの原因になる。これに対して、本実施の形態１では、ゲート電極２ｂをはんだ付けではなく、ワイヤーボンドを用いて接続するので、はんだ付けの箇所を減らすことができ、結果として位置ずれを抑制することができる。また、同様に本実施の形態１では、検温ダイオード電極２ｃとリード１ｃ２とが、ワイヤー５ｂのボンディングによって接続されている。これにより、上述と同様の効果を得ることができる。
また、本実施の形態１では、図２に示すように、平面視において第１接合部４ａの中央部を貫通する貫通穴４ａ１が、第１接合部４ａに設けられている。この貫通穴４ａ１は、厚さ方向、つまり図１の上下方向に沿って設けられている。このように設けられた貫通穴４ａ１によれば、製造時の溶融中のはんだ（導電性部材３ｂ）を適宜吸い上げることが可能となる。このため、溶融中のはんだの量が多い場合において、インナーリード４を当該はんだ上に載置しても、貫通穴４ａ１の吸い上げにより、余剰のはんだが第１接合部４ａの下面端部に向かうことを抑制することができ、はんだの這い上がりをさらに抑制することができる。なお、貫通穴４ａ１がはんだで完全に満たされないように、はんだの量を調整した場合には、貫通穴４ａ１の残余の部分にモールド樹脂６を充填することができる。これにより、インナーリード４とモールド樹脂６との密着性をより強固にすることができる。この結果、インナーリード４及びその周りの構成部材がモールド樹脂６に強固に固定されるので、例えば、使用環境温度が厳しい場合、または、通電する電流値が大きい場合に対する耐久性をさらに向上させることができる。
また、本実施の形態１では、図２に示すように、貫通穴４ａ１の有無などの点で、平面視において第１接合部４ａの形状と第２接合部４ｂの形状とが異なる。これにより、パワー半導体装置の製造時における、インナーリード４の実装工程において、インナーリード４の向き間違いを抑制することができる。この結果、製造時の歩留まりを向上させることができる。
＜実施の形態２＞
図６は、本発明の実施の形態２に係るパワー半導体装置の一部の構成を模式的に示す分解斜視図である。なお、本実施の形態２に係るパワー半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる部分について主に説明する。
図６では、本実施の形態２に係るパワー半導体装置のうちパワー半導体チップ２及びインナーリード４が抜き出されて図示されている。
パワー半導体チップ２は、上面電極２ａ上に円形の開口２ｄ１が設けられた電極保護膜２ｄをさらに含んでいる。開口２ｄ１内には、導電性部材３ｂが設けられる。このような構成によれば、電極保護膜２ｄが円形の開口２ｄ１を有するので、上面電極２ａのはんだ付け可能領域は円形となる。
インナーリード４の第１接合部４ａの下面の外郭形状は、電極保護膜２ｄの開口２ｄ１の直径より小さい直径を有する円形となっている。そして、第１接合部４ａは、開口２ｄ１内に設けられた導電性部材３ｂを介して上面電極２ａと、平面視において開口２ｄ１の外周内に接合されている。
図７（ａ）は、本実施の形態２に係るパワー半導体装置に関連するパワー半導体装置（以下「関連パワー半導体装置」と記す）の構成を模式的に示す平面図である。図７（ｂ）は、本実施の形態２に係るパワー半導体装置の構成を模式的に示す平面図である。図７（ａ）では、関連パワー半導体装置のうちパワー半導体チップ２（実線）及び第１接合部４ａ（二点鎖線）が抜き出されて図示されており、図７（ｂ）では、本実施の形態２に係るパワー半導体装置のうちパワー半導体チップ２（実線）及び第１接合部４ａ（二点鎖線）が抜き出されて図示されている。
以下、この図７（ａ）及び図７（ｂ）を用いて、本実施の形態２に係るパワー半導体装置の効果について説明する。
関連パワー半導体装置では、図７（ａ）に示すように、電極保護膜２ｄの開口２ｄ１、及び、第１接合部４ａの下面（接合面）の外郭形状が、いずれも四角形となっている。このような構成において、何らかの理由で第１接合部４ａの端部が開口２ｄ１の端部に重なるように第１接合部４ａが偏って配置されると、破線で囲まれる重なり部分のフィレット角度αが大きくなる。図８に、フィレット角度αの一例を示す。なお、このフィレット角度αが大きいほど、パワー半導体装置の温度変化などに起因した上面電極２ａに生じる応力が大きくなる。
開口２ｄ１及び第１接合部４ａの端部の一辺同士が重なると、比較的広い範囲でフィレット角度αが大きくなるが、図７（ａ）に示すように端部の二辺同士が重なると、さらに広い範囲でフィレット角度αが大きくなってしまう。この結果、パワー半導体装置に不具合が生じる可能性が多少高くなる。
これに対して本実施の形態２に係るパワー半導体装置では、図７（ｂ）に示すように、開口２ｄ１及び第１接合部４ａの端部が重なったとしても、開口２ｄ１の円に第１接合部４ａの円が接する箇所でしか重ならない。したがって、開口２ｄ１及び第１接合部４ａの端部が重なる範囲を狭くすることができ、フィレット角度αが大きくなる範囲をごく一部に抑えることができるので、信頼性を向上させることができる。また、第１接合部４ａの下面が円形になることで、はんだ付け可能領域の外郭形状から角部がなくなる。このため、パワー半導体装置の温度変化に起因にしてはんだ（導電性部材３ｂ）に生じる応力が集中することを抑制することができる。
なお、図９（ａ）及び図９（ｂ）に示すように、開口２ｄ１の円形の直径をｄｓ、第１接合部４ａの下面の円形の直径をｄｌとする。この場合に、本実施の形態２では、０．７×ｄｓ＜ｄｌ、かつ、０．０５ｍｍ＜（ｄｓ−ｄｌ）の関係が満たされている。
ここで、仮にｄｌが０．７×ｄｓよりも小さくなると、上面電極２ａのうちはんだ（導電性部材３ｂ）で覆われない部分が生じるので、その部分がモールド樹脂６と直接接触することになる。この場合、上面電極２ａの微細構造が、モールド樹脂６によって損傷を受けて、信頼性が低下する場合があり、製品の機能が制限される。一方、仮に（ｄｓ−ｄｌ）が０．０５ｍｍ以下になると、フィレット角度αが大きくなり、パワー半導体装置の温度変化などに起因した上面電極２ａに生じる応力が大きくなる。
これに対して、本実施の形態２では、０．７×ｄｓ＜ｄｌ、かつ、０．０５ｍｍ＜（ｄｓ−ｄｌ）の関係が満たされているので、上面電極２ａのモールド樹脂６と直接接触する部分を低減することができるとともに、フィレット角度αが大きくなることを抑制することができる。
なお、本実施の形態２のインナーリード４の形状は、第１接合部４ａの下面が円形状を有しているため、切削加工、鋳造、鍛造、つぶし加工または放電加工などで形成することが好ましく、特にパワー半導体装置を大量生産する場合には、生産効率が比較的良いつぶし加工が好ましい。
また、以上の説明では、パワー半導体チップ２は、オン時に厚さ方向に電流を流す縦型の半導体チップであるものとして説明したが、これに限ったものではなく、例えばオン時に水平方向に電流を流す横型の半導体チップであってもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１，１ａ，１ｂ，１ｃ リード、２ パワー半導体チップ、２ａ 上面電極、２ｂ ゲート電極、２ｄ 電極保護膜、２ｄ１ 開口、３ａ，３ｂ，３ｃ 導電性部材、４ インナーリード、４ａ 第１接合部、４ａ１ 貫通穴、４ｂ 第２接合部、４ｃ 胴体部、５，５ａ，５ｂ ワイヤー、６ モールド樹脂。
本発明に係るパワー半導体装置は、一端側が外部端子となる第１及び第２リードと、上面に設けられた上面電極を備え、下面が前記第１リードの他端側上に接合されたパワー半導体チップと、前記上面電極上に第１導電性部材を介して接合された第１接合部と、前記第２リードの他端側上に第２導電性部材を介して接合された第２接合部と、前記第１接合部と前記第２接合部とを連接する胴体部とを有するインナーリードと、前記第１及び第２リードの他端側、前記パワー半導体チップ及び前記インナーリードを覆うモールド樹脂とを備える。前記第１接合部が前記胴体部よりも厚く形成されたことによって、前記第１接合部の下端が前記胴体部の下端よりも下側に位置する。前記パワー半導体チップは、前記上面電極上に円形の開口が設けられた電極保護膜をさらに備え、前記第１接合部の下面の外郭形状は、前記開口の直径より小さい直径を有する円形であり、前記第１接合部は、前記開口内に設けられた前記第１導電性部材を介して前記上面電極と、平面視において前記開口の外周内に接合されている。

Claims (13)

  1. 一端側が外部端子となる第１及び第２リードと、
    上面に設けられた上面電極を備え、下面が前記第１リードの他端側上に接合されたパワー半導体チップと、
    前記上面電極上に第１導電性部材を介して接合された第１接合部と、前記第２リードの他端側上に第２導電性部材を介して接合された第２接合部と、前記第１接合部と前記第２接合部とを連接する胴体部とを有するインナーリードと、
    前記第１及び第２リードの他端側、前記パワー半導体チップ及び前記インナーリードを覆うモールド樹脂と
    を備え、
    前記第１接合部が前記胴体部よりも厚く形成されたことによって、前記第１接合部の下端が前記胴体部の下端よりも下側に位置する、パワー半導体装置。
  2. 請求項１に記載のパワー半導体装置であって、
    前記第１及び第２リードは、一平面上に配置されている、パワー半導体装置。
  3. 請求項１または請求項２に記載のパワー半導体装置であって、
    前記インナーリードは、
    一つの導電性板材につぶし加工を行うことによって形成された、パワー半導体装置。
  4. 請求項１から請求項３のうちいずれか１項に記載のパワー半導体装置であって、
    前記インナーリードの前記接合に関与しない面である上面が平坦化された、パワー半導体装置。
  5. 請求項１から請求項４のうちいずれか１項に記載のパワー半導体装置であって、
    前記第２接合部を前記第１接合部よりも厚く形成することによって、前記第２接合部の下端が前記第１接合部の下端よりも下側に位置する、パワー半導体装置。
  6. 請求項４に記載のパワー半導体装置であって、
    前記インナーリードの前記上面と、前記第１及び第２リードが配置された一平面とが略平行に配設されている、パワー半導体装置。
  7. 請求項１から請求項６のうちいずれか１項に記載のパワー半導体装置であって、
    前記第１接合部の前記胴体部側の側面と、前記第１接合部の下面とがなす角度の補角をθとした場合に、６０°≦θ≦９０°の関係が満たされている、パワー半導体装置。
  8. 請求項１から請求項７のうちいずれか１項に記載のパワー半導体装置であって、
    一端側が外部端子となる第３リードをさらに備え、
    前記パワー半導体チップは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、かつ、前記上面電極とは別に前記上面に設けられたゲート電極をさらに含み、
    前記ゲート電極と前記第３リードとがワイヤーのボンディングによって接続されている、パワー半導体装置。
  9. 請求項１から請求項７のうちいずれか１項に記載のパワー半導体装置であって、
    一端側が外部端子となる第３リードをさらに備え、
    前記パワー半導体チップは、前記上面において温度を検知する検温ダイオードをさらに含み、
    前記検温ダイオードの電極と前記第３リードとがワイヤーのボンディングによって接続されている、パワー半導体装置。
  10. 請求項１から請求項９のうちいずれか１項に記載のパワー半導体装置であって、
    平面視において前記第１接合部の中央部を貫通する貫通穴が、前記第１接合部に設けられた、パワー半導体装置。
  11. 請求項１から請求項１０のうちいずれか１項に記載のパワー半導体装置であって、
    平面視において前記第１接合部の形状と前記第２接合部の形状とが異なる、パワー半導体装置。
  12. 請求項１から請求項７のうちいずれか１項に記載のパワー半導体装置であって、
    前記パワー半導体チップは、
    前記上面電極上に円形の開口が設けられた電極保護膜をさらに含み、
    前記第１接合部の下面の外郭形状は、前記開口の直径より小さい直径を有する円形であり、
    前記第１接合部は、前記開口内に設けられた前記第１導電性部材を介して前記上面電極と、平面視において前記開口の外周内に接合されている、パワー半導体装置。
  13. 請求項１２に記載のパワー半導体装置であって、
    前記開口の前記円形の直径をｄｓ、前記第１接合部の下面の前記円形の直径をｄｌとした場合に、０．７×ｄｓ＜ｄｌ、かつ、０．０５ｍｍ＜（ｄｓ−ｄｌ）の関係が満たされている、パワー半導体装置。
JP2014087856A 2014-04-22 2014-04-22 パワー半導体装置 Active JP5714157B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014087856A JP5714157B1 (ja) 2014-04-22 2014-04-22 パワー半導体装置
DE102014223863.3A DE102014223863B4 (de) 2014-04-22 2014-11-24 Leistungshalbleitereinrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087856A JP5714157B1 (ja) 2014-04-22 2014-04-22 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP5714157B1 JP5714157B1 (ja) 2015-05-07
JP2015207675A true JP2015207675A (ja) 2015-11-19

Family

ID=53277290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087856A Active JP5714157B1 (ja) 2014-04-22 2014-04-22 パワー半導体装置

Country Status (2)

Country Link
JP (1) JP5714157B1 (ja)
DE (1) DE102014223863B4 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095614A1 (ja) * 2018-11-05 2020-05-14 富士電機株式会社 リードフレーム配線構造及び半導体モジュール
WO2020166255A1 (ja) * 2019-02-13 2020-08-20 日立オートモティブシステムズ株式会社 半導体装置
WO2022019023A1 (ja) * 2020-07-20 2022-01-27 ローム株式会社 半導体装置
WO2024070884A1 (ja) * 2022-09-28 2024-04-04 ニデック株式会社 半導体モジュール
JP7574753B2 (ja) 2021-07-05 2024-10-29 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
WO2019082346A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190531A (ja) * 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置
JP2007184501A (ja) * 2006-01-10 2007-07-19 Sanken Electric Co Ltd 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2010050286A (ja) * 2008-08-21 2010-03-04 Toshiba Corp 半導体装置
JP2011228405A (ja) * 2010-04-16 2011-11-10 Hitachi Cable Ltd リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2011249395A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
JP2013251500A (ja) * 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240292A (ja) 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US7880280B2 (en) 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190531A (ja) * 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置
JP2007184501A (ja) * 2006-01-10 2007-07-19 Sanken Electric Co Ltd 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2010050286A (ja) * 2008-08-21 2010-03-04 Toshiba Corp 半導体装置
JP2011228405A (ja) * 2010-04-16 2011-11-10 Hitachi Cable Ltd リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2011249395A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
JP2013251500A (ja) * 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095614A1 (ja) * 2018-11-05 2020-05-14 富士電機株式会社 リードフレーム配線構造及び半導体モジュール
JPWO2020095614A1 (ja) * 2018-11-05 2021-04-30 富士電機株式会社 リードフレーム配線構造及び半導体モジュール
JP6992913B2 (ja) 2018-11-05 2022-01-13 富士電機株式会社 リードフレーム配線構造及び半導体モジュール
US11302612B2 (en) 2018-11-05 2022-04-12 Fuji Electric Co., Ltd. Lead frame wiring structure and semiconductor module
WO2020166255A1 (ja) * 2019-02-13 2020-08-20 日立オートモティブシステムズ株式会社 半導体装置
JPWO2020166255A1 (ja) * 2019-02-13 2021-12-02 日立Astemo株式会社 半導体装置
JP7124133B2 (ja) 2019-02-13 2022-08-23 日立Astemo株式会社 半導体装置
US11929307B2 (en) 2019-02-13 2024-03-12 Hitachi Astemo, Ltd. Plurality of lead frames for cooling a power device
WO2022019023A1 (ja) * 2020-07-20 2022-01-27 ローム株式会社 半導体装置
JP7574753B2 (ja) 2021-07-05 2024-10-29 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024070884A1 (ja) * 2022-09-28 2024-04-04 ニデック株式会社 半導体モジュール

Also Published As

Publication number Publication date
DE102014223863A1 (de) 2015-10-22
JP5714157B1 (ja) 2015-05-07
DE102014223863B4 (de) 2022-10-13

Similar Documents

Publication Publication Date Title
JP5714157B1 (ja) パワー半導体装置
US9991213B2 (en) Resin-encapsulated semiconductor device and its manufacturing method
JP6150938B2 (ja) 半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6032294B2 (ja) 半導体装置
US9698084B2 (en) Semiconductor device and lead frame having two leads welded together
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2013118478A1 (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2017050441A (ja) 半導体装置
US11600561B2 (en) Semiconductor device
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
US9484294B2 (en) Semiconductor device and method of manufacturing the same
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
US8581378B2 (en) Semiconductor device and method of manufacturing the same
JP2017092389A (ja) 半導体装置
JP6858657B2 (ja) 電力用半導体装置
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP5418654B2 (ja) 半導体装置
JP2022143657A (ja) 半導体装置及びその製造方法
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
JP2017183417A (ja) 半導体装置
JP2017188528A (ja) 半導体装置
JP6549003B2 (ja) 半導体装置
JP4409528B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150310

R150 Certificate of patent or registration of utility model

Ref document number: 5714157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350