WO2024070884A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2024070884A1
WO2024070884A1 PCT/JP2023/034254 JP2023034254W WO2024070884A1 WO 2024070884 A1 WO2024070884 A1 WO 2024070884A1 JP 2023034254 W JP2023034254 W JP 2023034254W WO 2024070884 A1 WO2024070884 A1 WO 2024070884A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
semiconductor module
laminated
module according
insulating substrate
Prior art date
Application number
PCT/JP2023/034254
Other languages
English (en)
French (fr)
Inventor
理志 沼田
Original Assignee
ニデック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニデック株式会社 filed Critical ニデック株式会社
Publication of WO2024070884A1 publication Critical patent/WO2024070884A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure provides a semiconductor module that can control the thickness of the thermally melted joining material.
  • a semiconductor module includes an insulating substrate, a conductive layer, a semiconductor element, and a lead frame.
  • the conductive layer is laminated on the insulating substrate, and an electrical circuit is patterned on the conductive layer.
  • the semiconductor element is laminated on the conductive layer via a first bonding member that is conductive.
  • the lead frame is laminated on the semiconductor element via a second bonding member that is conductive and melts by heat, and electrically connects the semiconductor element and the electrical circuit.
  • the lead frame has a notch that receives the second bonding member at the end of the bottom surface that is the bonding surface with the second bonding member.
  • the thickness of the joining material that is thermally melted can be controlled.
  • FIG. 1 is a diagram showing a circuit configuration of a semiconductor module according to an embodiment.
  • FIG. 2 is a schematic cross-sectional view of a semiconductor module before a lead frame is attached according to the embodiment.
  • FIG. 3A is a schematic cross-sectional view of a semiconductor module after the lead frame is attached according to the embodiment and before the second bonding member is melted.
  • FIG. 3B is an enlarged view of the notch portion shown in FIG. 3A.
  • FIG. 4A is a schematic cross-sectional view of a semiconductor module after a lead frame is attached and a second bonding member is melted according to an embodiment.
  • FIG. 4B is an enlarged view of the notch portion shown in FIG. 4A.
  • FIG. 5A is a perspective view of a semiconductor module according to an embodiment.
  • FIG. 5B is a plan view of the semiconductor module according to the embodiment.
  • FIG. 5C is a side view of the semiconductor module according to the embodiment.
  • FIG. 5D is a cross-sectional view taken along line AA shown in FIG. 5B.
  • FIG. 5E is a cross-sectional view taken along line BB shown in FIG. 5B before the second bonding member is melted.
  • FIG. 5F is a cross-sectional view taken along line BB shown in FIG. 5B after the second bonding member has melted.
  • FIG. 6A is an explanatory diagram in plan view of a laminated portion in a lead frame according to an embodiment.
  • FIG. 6B is an explanatory diagram of a side view of the laminated portion in the lead frame according to the embodiment.
  • FIG. 7 is an explanatory diagram showing a range of notch sizes according to the embodiment.
  • FIG. 8A is an explanatory diagram showing the shape of a notch according to a first modified example of the embodiment.
  • FIG. 8B is an explanatory diagram showing the shape of a notch according to a second modified example of the embodiment.
  • drawings referenced below may show an orthogonal coordinate system that defines the X-axis, Y-axis, and Z-axis directions that are mutually perpendicular, with the positive Z-axis direction being the vertically upward direction.
  • Fig. 1 is a diagram showing a circuit configuration of a semiconductor module 1 according to an embodiment.
  • the semiconductor module 1 constitutes part of a power conversion device that converts DC power supplied from a DC power source into AC power.
  • the semiconductor module 1 includes a power supply terminal 3, a circuit section 5, and an input/output terminal 7.
  • the power supply terminal 3 is a terminal that is connected to a DC power supply (not shown). Specifically, the power supply terminal 3 includes a positive terminal 31 that is connected to the positive side of the DC power supply, and a negative terminal 32 that is connected to the negative side.
  • the circuit section 5 includes transistors 51 and 52, which are an example of semiconductor elements, and diodes 53 and 54.
  • the two transistors 51 and 52 are connected in series between the positive terminal 31 and the negative terminal 32.
  • the diode 53 is connected in anti-parallel to the transistor 51.
  • the diode 54 is connected in anti-parallel to the transistor 52.
  • Transistors 51 and 52 are, for example, IGBTs (Insulated Gate Bipolar Transistors). Diodes 53 and 54 are reflux diodes for protecting the IGBTs. Transistors 51 and 52 may also be power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) or GTO (Gate Turn-Off) thyristors.
  • IGBTs Insulated Gate Bipolar Transistors
  • Diodes 53 and 54 are reflux diodes for protecting the IGBTs.
  • Transistors 51 and 52 may also be power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) or GTO (Gate Turn-Off) thyristors.
  • the input/output terminals 7 include a load terminal 71 and a control terminal 72.
  • the load terminal 71 is an output terminal for outputting AC power to a load such as a motor.
  • the load terminal 71 is connected to the connection node between the two transistors 51 and 52.
  • the control terminal 72 is an input terminal to which a drive signal for driving the transistors 51 and 52 is input.
  • the semiconductor module 1 configured as described above converts DC power input between the positive terminal 31 and the negative terminal 32 into AC power and outputs it from the load terminal 71 by alternately turning on the two transistors 51, 52 in accordance with a drive signal input from the control terminal 72.
  • the semiconductor module 1 configured as described above converts DC power input between the positive terminal 31 and the negative terminal 32 into AC power and outputs it from the load terminal 71 by alternately turning on the two transistors 51, 52 in accordance with a drive signal input from the control terminal 72.
  • Figure 2 is a schematic cross-sectional view of the semiconductor module 1 before the lead frame 40 according to the embodiment is attached.
  • FIG. 3A is a schematic cross-sectional view of the semiconductor module 1 after the lead frame 40 according to the embodiment is attached and before the second bonding member 27 melts.
  • FIG. 3B is an enlarged view of the notch 41 portion shown in FIG. 3A.
  • FIG. 4A is a schematic cross-sectional view of the semiconductor module 1 after the lead frame 40 according to the embodiment is attached and after the second bonding member 27 melts.
  • the semiconductor module 1 includes a cooler 21, a first conductive layer 22, an insulating substrate 23, a second conductive layer 24, a first bonding member 25, and a semiconductor element 26.
  • the cooler 21 includes, for example, ceramic.
  • the cooler 21 dissipates heat generated from the semiconductor element 26 to the outside of the semiconductor module 1.
  • the first conductive layer 22 is laminated on the cooler 21.
  • the first conductive layer 22 includes, for example, Cu (copper).
  • the first conductive layer 22 may include a metal other than Cu.
  • the insulating substrate 23 is laminated on the first conductive layer 22.
  • the insulating substrate 23 includes, for example, at least one of aluminum oxide, silicon nitride, and aluminum nitride.
  • the second conductive layer 24 is laminated on the insulating substrate 23.
  • the second conductive layer 24 includes, for example, Cu.
  • the second conductive layer 24 may include a metal other than Cu.
  • An electrical circuit is patterned on the second conductive layer 24.
  • the first bonding member 25 is laminated on the second conductive layer 24.
  • the first bonding member 25 has electrical conductivity.
  • the first bonding member 25 includes, for example, solder. This reduces the cost of the first bonding member 25.
  • the first bonding member 25 may include, for example, a sintered material of Cu or a sintered material of Ag (silver).
  • the semiconductor element 26 is stacked on the second conductive layer 24 via the first bonding member 25.
  • the semiconductor element 26 includes, for example, the transistors 51 and 52 and the diodes 53 and 54 shown in FIG. 1.
  • the semiconductor module 1 includes a second bonding member 27 and a lead frame 40.
  • the second bonding member 27 is laminated on the semiconductor element 26.
  • the second bonding member 27 is conductive and thermally fusible.
  • the second bonding member 27 includes, for example, solder. This reduces the cost of the second bonding member 27.
  • the second bonding member 27 may include, for example, a sintered material of Cu or a sintered material of Ag (silver).
  • the lead frame 40 is laminated on the semiconductor element 26 via the second bonding member 27.
  • the lead frame 40 is manufactured, for example, by molding a Cu plate.
  • the lead frame 40 may also be manufactured by molding a metal plate other than Cu.
  • the lead frame 40 electrically connects the semiconductor element 26 to the electrical circuit patterned on the second conductive layer 24.
  • a solid second bonding member 27 that is not thermally melted is placed on the upper surface of the semiconductor element 26.
  • the lead frame 40 is placed on the upper surface of the semiconductor element 26.
  • the second bonding member 27 is thermally melted by a heating process, and a laminated portion 47 (see FIG. 5C ), which will be described later and which serves as a bonding portion between the lead frame 40 and the second bonding member 27, is electrically connected to a terminal provided on the upper surface of the semiconductor element 26.
  • connection portion 48 extending from the laminate portion 47 (see FIG. 5C) of the lead frame toward the insulating substrate 23 is electrically connected to the electrical circuit patterned on the second conductive layer 24.
  • the terminals on the top surface of the semiconductor element stacked on the substrate are connected to the terminals on the substrate by bonding wires.
  • oxygen-free copper or copper alloy is used as the base material for the lead frame, and the lead frame is used to directly bond the terminals on the top surface of the semiconductor element to the terminals on the substrate, allowing for single-sided or double-sided cooling.
  • the joining materials used in this process are solder or sintered metal materials. However, since Ag sintered metal materials, for example, are much more expensive than solder, solder is generally used as the joining material. Also, although typical lead frames are treated to be rust-proof, they are still made of solid wood in a sense.
  • typical lead frames have good thermal conductivity of oxygen-free copper, 391 [W/(m ⁇ k)], which allows heat to be easily transferred, and good solder wettability means good wetting and spreading, but conversely, the solder can creep up and flow to the periphery through the end face. If the solder thickness changes, it becomes difficult to relieve stress. For this reason, the judgement is that a thickness of at least 300 ⁇ m is required when used as a joining material.
  • the lead frame 40 has a notch 41 at the end of the bottom surface that is the joining surface with the second joining member 27, which receives the thermally melted second joining member 27. Furthermore, the lead frame 40 has legs 42.
  • the notch 41 has a first surface 44 that extends from an end of the bottom surface 43 of the lead frame 40 in a direction intersecting the bottom surface 43, and a second surface 46 that is continuous with the first surface 44 and extends toward the side surface 45 of the lead frame 40.
  • the first surface 44 of the notch 41 extends vertically from the bottom surface 43 of the lead frame 40, perpendicular to the planar direction of the bottom surface 43.
  • the second surface 46 of the notch 41 extends horizontally, continuing from the first surface 44, toward the side surface 45 of the lead frame 40.
  • the notch 41 is L-shaped in a side view. For this reason, the notch 41 can be formed using a mold of a simple shape.
  • the legs 42 extend from both ends of the laminated portion 47, which is laminated on the second joining member 27 of the lead frame 40 and abuts against the second joining member 27, toward the insulating substrate 23.
  • the vertical length of the legs 42 is set so that when the second joining member 27 is thermally melted, the tip of the legs 42 abuts against the insulating substrate 23 and the thickness of the second joining member 27 after thermal melting does not become less than a predetermined thickness (e.g., 300 ⁇ m), thereby defining the thickness of the second joining member 27. This allows the semiconductor module 1 to control the thickness of the second joining member 27 that is thermally melted.
  • the contact area of the second joining member 27 with the lead frame 40 is smaller than the area of the bottom surface 43 of the lead frame 40.
  • the lead frame 40 descends and the tip of the leg 42 comes into contact with the insulating substrate 23. As a result, the lead frame 40 does not further crush the second joining member 27, so the thickness of the second joining member 27 is set to a predetermined thickness (e.g., 300 ⁇ m).
  • the second bonding member 27 leaks out horizontally, but as shown in FIG. 4B, the second bonding member 27 leaking out horizontally is received in the notch 41 of the lead frame 40.
  • This allows the semiconductor module 1 to reduce the amount of leakage of the second bonding member 27 by preventing the molten second bonding member 27 from creeping vertically upward beyond the notch 41. Therefore, the semiconductor module 1 allows the thickness of the thermally melted second bonding member 27 to be controlled.
  • FIG. 5A is a perspective view of a semiconductor module according to an embodiment.
  • FIG. 5B is a plan view of a semiconductor module according to an embodiment.
  • FIG. 5C is a side view of a semiconductor module according to an embodiment.
  • FIG. 5D is a cross-sectional view taken along line A-A in FIG. 5B.
  • FIG. 5E is a cross-sectional view taken along line B-B in FIG. 5B before the second bonding member is melted.
  • FIG. 5F is a cross-sectional view taken along line B-B in FIG. 5B after the second bonding member is melted.
  • the semiconductor module 1 includes a cooler 21, an insulating circuit board 2, semiconductor elements 26 (51 to 54), and a lead frame 40.
  • the insulating circuit board 2 includes an insulating board 23, a first conductive layer 22 bonded to one main surface (here, the bottom surface) of the insulating board 23, and a second conductive layer 24 bonded to the other main surface (here, the top surface) of the insulating board 23.
  • the insulating substrate 23 is bonded to the first conductive layer 22 and the second conductive layer 24 by, for example, active metal brazing (AMB) or direct copper bonding (DCB).
  • AMB active metal brazing
  • DCB direct copper bonding
  • An electrical circuit is patterned on the second conductive layer 24.
  • the first conductive layer 22 and the cooler 21 are bonded to each other by an adhesive layer 20.
  • Transistors 51 and 52 which are an example of semiconductor elements 26, and diodes 53 and 54 are arranged side by side along the Y-axis direction on the upper surface of the second conductive layer 24.
  • the insulating circuit board 2 has an opening between the area where the transistors 51 and 52 are provided and the area where the diodes 53 and 54 are provided, through which the upper surface of the insulating board 23 is exposed.
  • the lead frame 40 includes a laminated portion 47 and leg portions 42.
  • the laminated portion 47 is laminated on the second bonding member 27 on the semiconductor element 26 (51-54) and abuts against the second bonding member 27.
  • the leg portions 42 are located at the middle position in the longitudinal direction of the laminated portion 47 in a plan view, and extend from both ends in the lateral direction toward the insulating substrate 23.
  • the legs 42 have their tips abutting the insulating substrate 23 to regulate the thickness of the second joining member 27.
  • the legs 42 also support the laminated portion 47 so that the laminated portion 47 and the insulating substrate 23 are parallel (horizontal). This allows the legs 42 to prevent the laminated portion 47 from tilting relative to the horizontal plane.
  • connection portion 48 is located at the midpoint of the short side of the laminated portion 47 in a plan view, and extends from both ends of the long side toward the insulating substrate 23.
  • the connection portion 48 electrically connects the semiconductor element 26 to the electrical circuit patterned on the second conductive layer 24 by abutting its tip portion against the second conductive layer 24 via a bonding member 60 such as solder.
  • the legs 42 are provided at both ends of the stacked portion 47 in a direction perpendicular to the direction of a straight line passing through two points at both ends where the connection portions 48 are provided. This allows the legs 42 to prevent the stacked portion 47 from tilting relative to the horizontal plane.
  • the second conductive layer 24 is laminated on the top surface of the semiconductor element 26.
  • the solid second conductive layer 24, whose top surface area is smaller than the bottom surface area of the lead frame 40 and whose thickness is, for example, greater than 400 ⁇ m, is laminated on the top surface of the semiconductor element 26.
  • the lead frame 40 is laminated on the second conductive layer 24.
  • the thickness of the second bonding member 27 is specified to be, for example, thicker than 300 ⁇ m and less than 400 ⁇ m.
  • Fig. 6A is an explanatory diagram of a plan view of a laminated portion of a lead frame according to the embodiment.
  • Fig. 6B is an explanatory diagram of a side view of a laminated portion of a lead frame according to the embodiment.
  • Fig. 7 is an explanatory diagram showing the range of notch sizes according to the embodiment.
  • the notch 41 is formed so that V1 ⁇ V2.
  • the length of the laminated portion 47 in the lead frame 40 in the direction parallel to the Y-axis direction is 8.5 mm.
  • the length of the laminated portion 47 in the direction parallel to the X-axis direction is 3.8 mm.
  • the thickness of the portion of the laminated portion 47 vertically above the notch 41 is 1.0 mm.
  • the width of the second surface 46 of the notch 41 that surrounds the bottom surface 43 of the laminated portion 47 in a rectangular shape in a plan view is defined as D1.
  • the height in a direction parallel to the Z-axis direction of the portion of the first surface 44 of the notch 41 that is not sunk into the second joining member 27 is defined as H1.
  • the height in a direction parallel to the Z-axis direction of the portion of the first surface 44 of the notch 41 that is sunk into the second joining member 27 is defined as H2.
  • the lead frame 40 from which the second bonding member 27 does not leak out when thermally melted has a relationship as shown in FIG. 7 between the width D1 shown in FIG. 6A, the height H1 of the portion that is not submerged in the second bonding member 27 shown in FIG. 6B, and the height H2 of the portion that is submerged in the second bonding member 27.
  • the lead frame 40 is formed so that the width D1 shown in FIG. 6A and the heights H1 and H2 shown in FIG. 6B are sized to fit within the dashed frame shown in FIG. 7. This allows the semiconductor module 1 to be compact while suppressing the second bonding member 27 from leaking out when thermally melted, making it possible to control the thickness of the second bonding member 27.
  • Fig. 8A is an explanatory diagram showing the shape of the notches according to a first modified example of the embodiment.
  • Fig. 8B is an explanatory diagram showing the shape of the notches according to a second modified example of the embodiment.
  • the notch 41A of the lead frame 40A includes a first surface 44A and a second surface 46A.
  • the first surface 44A extends in a direction inclined from a direction perpendicular to the surface direction of the bottom surface 43 of the lead frame 40A (vertical direction) toward the opposite side to the side 45 of the lead frame 40A.
  • the second surface 46A extends from the first surface 44A toward the side surface 45 of the lead frame 40A. This allows the notch 41A to increase the amount of molten second bonding material 27 that can be accommodated without increasing the thickness of the lead frame 40A or the horizontal length of the laminated portion 47 in the lead frame 40A.
  • the notch 41B of the lead frame 40B according to the second modified example has a curved surface 44B that is recessed from the end of the bottom surface 43 of the lead frame 40B toward the inside of the lead frame 40B.
  • the notch 41B has no corners on the curved surface 44B, for example, even if the lead frame 40B receives an impact, it is possible to prevent cracks from occurring from the curved surface toward the inside of the laminated portion 47.
  • the lead frames 40, 40A, 40B are described as having notches 41, 41A, 41B and legs 42, but this is just one example.
  • the lead frames 40, 40A, 40B may have notches 41, 41A, 41B and no legs 42. This allows the semiconductor module 1 to reduce the material cost of the legs 42 while controlling the thickness of the second bonding member 27.
  • the lead frames 40, 40A, and 40B may also have legs 42 and no notches 41, 41A, and 41B. This allows the semiconductor module 1 to simplify the shape of the lead frames 40, 40A, and 40B while controlling the thickness of the second bonding member 27.
  • the present technology can be configured as follows. (1) An insulating substrate; A conductive layer laminated on the insulating substrate and having an electric circuit patterned thereon; a semiconductor element laminated on the conductive layer via a first bonding member having electrical conductivity; a lead frame that is laminated on the semiconductor element via a second bonding member that is conductive and thermally fusible, and electrically connects the semiconductor element and the electric circuit; The lead frame is A notch for receiving the second joining member is provided at an end of a bottom surface which is a joining surface with the second joining member.
  • Semiconductor module is provided at an end of a bottom surface which is a joining surface with the second joining member.
  • the notch is a first surface extending from an end of the bottom surface of the lead frame in a direction intersecting the bottom surface, and a second surface extending continuously from the first surface toward a side surface of the lead frame; A semiconductor module according to (1).
  • the first surface comprises: extending in a direction perpendicular to a surface direction of the bottom surface of the lead frame; A semiconductor module according to (2).
  • the first surface comprises: the lead frame extends in a direction inclined from a direction perpendicular to a plane direction of the bottom surface of the lead frame to a direction opposite to a side surface of the lead frame; A semiconductor module according to (2).
  • the notch is a curved surface recessed from an end of the bottom surface of the lead frame toward the inside of the lead frame; A semiconductor module according to (1).
  • the lead frame is a laminated portion laminated on the second joint member and in contact with the second joint member; A semiconductor module described in any one of (1) to (5), further comprising: legs extending from both ends of the laminated portion toward the insulating substrate, the legs having tip portions abutting the insulating substrate to determine a thickness of the second bonding member.
  • the leg portion is supporting the laminated portion so that the laminated portion and the insulating substrate are parallel to each other; A semiconductor module according to (6).
  • the lead frame is a connecting portion extending from each end of the laminate toward the insulating substrate and having a tip portion abutting the conductive layer to electrically connect the semiconductor element and the electric circuit;
  • the leg portion is The connection portion is provided at both ends of the laminated portion in a direction perpendicular to a straight line passing through two points at both ends where the connection portion is provided.
  • the second joining member is It is solder.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本開示の一態様による半導体モジュールは、絶縁基板と、導電層と、半導体素子と、リードフレームとを含む。導電層は、絶縁基板に積層され、電気回路がパターニングされる。半導体素子は、導電性を有する第１接合部材を介して、導電層に積層される。リードフレームは、導電性を有し且つ熱溶融する第２接合部材を介して、半導体素子に積層され、半導体素子と電気回路とを電気的に接続する。リードフレームは、第２接合部材との接合面となる底面の端部に、第２接合部材を受容するノッチを備える。

Description

半導体モジュール
　本開示は、半導体モジュールに関する。本願は、２０２２年９月２８日に日本に出願された特願２０２２－１５５４６６号に基づき優先権を主張し、その内容をここに援用する。
　従来、基板に積層される半導体素子と、半導体素子に積層されるリードフレームとを焼結金属によって接合して電気的に接続する技術がある（例えば、特許文献１参照）。焼結金属は、放熱性が高いという利点がある一方、一般的な接合部材である半田に比べてコストが高いという難点がある。このため、半導体素子とリードフレームとの接合には、安価な半田が広く使用される。
特開２０１３－２３９４８６号公報
　しかしながら、半導体素子とリードフレームとの接合に、半田などの熱溶融する接合部材を使用する場合、熱溶融した接合部材がリードフレームに這い上がり、凝固後の接合部材の厚さの制御が困難になる。
　本開示は、熱溶融する接合部材の厚さを制御できる半導体モジュールを提供する。
　本開示の一態様による半導体モジュールは、絶縁基板と、導電層と、半導体素子と、リードフレームとを含む。導電層は、前記絶縁基板に積層され、電気回路がパターニングされる。半導体素子は、導電性を有する第１接合部材を介して、前記導電層に積層される。リードフレームは、導電性を有し且つ熱溶融する第２接合部材を介して、前記半導体素子に積層され、前記半導体素子と前記電気回路とを電気的に接続する。前記リードフレームは、前記第２接合部材との接合面となる底面の端部に、前記第２接合部材を受容するノッチを備える。
　本開示によれば、熱溶融する接合部材の厚さを制御できる。
図１は、実施形態に係る半導体モジュールの回路構成を示す図である。 図２は、実施形態に係るリードフレーム取り付け前の半導体モジュールの断面模式図である。 図３Ａは、実施形態に係るリードフレーム取り付け後、第２接合部材溶融前の半導体モジュールの断面模式図である。 図３Ｂは、図３Ａに示すノッチ部分の拡大図である。 図４Ａは、実施形態に係るリードフレーム取り付け後、第２接合部材溶融後の半導体モジュールの断面模式図である。 図４Ｂは、図４Ａに示すノッチ部分の拡大図である。 図５Ａは、実施形態に係る半導体モジュールの斜視図である。 図５Ｂは、実施形態に係る半導体モジュールの平面図である。 図５Ｃは、実施形態に係る半導体モジュールの側面図である。 図５Ｄは、図５Ｂに示すＡ－Ａ線による断面図である。 図５Ｅは、図５Ｂに示すＢ－Ｂ線による第２接合部材溶融前の断面図である。 図５Ｆは、図５Ｂに示すＢ－Ｂ線による第２接合部材溶融後の断面図である。 図６Ａは、実施形態に係るリードフレームにおける積層部の平面視による説明図である。 図６Ｂは、実施形態に係るリードフレームにおける積層部の側面視による説明図である。 図７は、実施形態に係るノッチサイズの範囲を示す説明図である。 図８Ａは、実施形態の第１変形例に係るノッチの形状を示す説明図である。 図８Ｂは、実施形態の第２変形例に係るノッチの形状を示す説明図である。
　以下に、本開示による半導体モジュールを実施するための形態（以下、「実施形態」と記載する）について図面を参照しつつ詳細に説明する。なお、この実施形態により本開示が限定されるものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。また、以下の実施形態において、同一の機能を担う構成要素については、同一の符号を付することにより、重複する説明を省略する。
　また、以下に示す実施形態では、「一定」、「直交」、「垂直」あるいは「平行」といった表現が用いられる場合があるが、これらの表現は、厳密に「一定」、「直交」、「垂直」あるいは「平行」であることを要しない。すなわち、上記した各表現は、例えば製造精度、設置精度などのずれを許容するものとする。
　また、以下参照する各図面では、説明を分かりやすくするために、互いに直交するＸ軸方向、Ｙ軸方向およびＺ軸方向を規定し、Ｚ軸正方向を鉛直上向き方向とする直交座標系を示す場合がある。
［１．実施形態に係る半導体モジュールの回路構成］
　まず、実施形態に係る半導体モジュールの回路構成について図１を参照して説明する。図１は、実施形態に係る半導体モジュール１の回路構成を示す図である。
　実施形態に係る半導体モジュール１は、直流電源から供給される直流電力を交流電力に変換する電力変換装置の一部を構成する。
　図１に示すように、実施形態に係る半導体モジュール１は、電源端子３と、回路部５と、入出力端子７とを備える。
　電源端子３は、図示しない直流電源に接続される端子である。具体的には、電源端子３は、直流電源の正極側に接続される正極端子３１と負極側に接続される負極端子３２とを備える。
　回路部５は、半導体素子の一例であるトランジスタ５１，５２、および、ダイオード５３，５４を含む。２つのトランジスタ５１，５２は、正極端子３１と負極端子３２との間に直列に接続される。ダイオード５３は、トランジスタ５１に逆並列に接続される。ダイオード５４は、トランジスタ５２に逆並列に接続される。
　トランジスタ５１，５２は、例えば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）である。また、ダイオード５３，５４は、ＩＧＢＴを保護するための還流ダイオードである。なお、トランジスタ５１，５２は、パワーＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）またはＧＴＯ（Gate　Turn-Off）サイリスタなどであってもよい。
　入出力端子７は、負荷端子７１と、制御端子７２とを含む。負荷端子７１は、モータ等の負荷に対して交流電力を出力するための出力端子である。負荷端子７１は、２つのトランジスタ５１，５２の間の接続ノードに接続される。制御端子７２は、トランジスタ５１，５２を駆動させるための駆動信号が入力される入力端子である。
　上記のように構成された半導体モジュール１は、制御端子７２から入力される駆動信号に従って２つのトランジスタ５１，５２を交互にオンすることにより、正極端子３１と負極端子３２との間に入力された直流電力を交流電力に変換して負荷端子７１から出力する。なお、２つの半導体モジュール１を並列に接続した場合、単相交流電力を生成することができ、３つの半導体モジュール１を並列に接続した場合には、３相交流電力を生成することができる。
［２．実施形態に係る半導体モジュールの断面構造］
　次に、実施形態に係る半導体モジュール１の断面構造について図２～図４Ｂを参照して説明する。図２は、実施形態に係るリードフレーム４０取り付け前の半導体モジュール１の断面模式図である。
　図３Ａは、実施形態に係るリードフレーム４０取り付け後、第２接合部材２７溶融前の半導体モジュール１の断面模式図である。図３Ｂは、図３Ａに示すノッチ４１部分の拡大図である。図４Ａは、実施形態に係るリードフレーム４０取り付け後、第２接合部材２７溶融後の半導体モジュール１の断面模式図である。
　図２に示すように、半導体モジュール１は、冷却器２１と、第１導電層２２と、絶縁基板２３と、第２導電層２４と、第１接合部材２５と、半導体素子２６とを含む。
　冷却器２１は、例えば、セラミックを含む。冷却器２１は、半導体素子２６から発せられる熱を半導体モジュール１の外部に放熱する。第１導電層２２は、冷却器２１上に積層される。第１導電層２２は、例えば、Ｃｕ（銅）を含む。第１導電層２２は、Ｃｕ以外の金属を含んでもよい。
　絶縁基板２３は、第１導電層２２上に積層される。絶縁基板２３は、例えば、酸化アルミニウム、窒化ケイ素、および、窒化アルミニウムのうち少なくともいずれか一つを含む。第２導電層２４は、絶縁基板２３上に積層される。第２導電層２４は、例えば、Ｃｕを含む。第２導電層２４は、Ｃｕ以外の金属を含んでもよい。第２導電層２４は、電気回路がパターニングされる。
　第１接合部材２５は、第２導電層２４上に積層される。第１接合部材２５は、導電性を有する。第１接合部材２５は、例えば、半田を含む。これにより、第１接合部材２５のコストが低減される。第１接合部材２５は、例えば、Ｃｕの焼結材、または、Ａｇ（銀）の焼結材を含んでもよい。
　半導体素子２６は、第１接合部材２５を介して、第２導電層２４に積層される。半導体素子２６は、例えば、図１に示すトランジスタ５１，５２、および、ダイオード５３，５４を含む。
　さらに、半導体モジュール１は、図３Ａに示すように、第２接合部材２７と、リードフレーム４０とを含む。第２接合部材２７は、半導体素子２６上に積層される。第２接合部材２７は、導電性を有し且つ熱溶融する。第２接合部材２７は、例えば、半田を含む。これにより、第２接合部材２７のコストが低減される。第２接合部材２７は、例えば、Ｃｕの焼結材、または、Ａｇ（銀）の焼結材を含んでもよい。
　リードフレーム４０は、第２接合部材２７を介して、半導体素子２６上に積層される。リードフレーム４０は、例えば、Ｃｕ板が金型成型されことによって製造される。リードフレーム４０は、Ｃｕ以外の金属板が金型成型されて製造されてもよい。リードフレーム４０は、半導体素子２６と、第２導電層２４にパターニングされた電気回路とを電気的に接続する。
　例えば、リードフレーム４０によって、半導体素子２６の上面に設けられた端子と、第２導電層２４にパターニングされた電気回路とを電気的に接続する工程では、まず、半導体素子２６の上面に、熱溶融していない固体状の第２接合部材２７が配置される。
　続いて、半導体素子２６の上面にリードフレーム４０が配置される。その後、加熱処理によって、第２接合部材２７が熱溶融することによって、リードフレーム４０における第２接合部材２７との接合部となる後述の積層部４７（図５Ｃ参照）と、半導体素子２６の上面に設けられた端子とが電気的に接続される。
　さらに、第２接合部材２７の熱溶融によってリードフレーム４０が降下し、リードフレームの積層部４７（図５Ｃ参照）から絶縁基板２３へ向けて延伸する接続部４８（図５Ｃ参照）と、第２導電層２４にパターニングされた電気回路とが電気的に接続される。
　ここで、一般的な半導体モジュールでは、基板に積層される半導体素子上面の端子と、基板上の端子とは、ボンディングワイヤによって接続される。一方、近年では、接続の信頼性や放熱性を向上させることを目的として、リードフレームの母材として無酸素銅や合金銅を用い、リードフレームによって、半導体素子上面の端子と基板上の端子とを直接接合し、片面冷却や両面冷却も実施されている。
　その際の接合には、半田や焼結金属材が用いられる。ただし、例えば、Ａｇ焼結金属材は半田に比べて非常に高価であることから、接合部材としては、半田が使用されることが一般的である。また、一般的なリードフレームは、防錆処理が施されてはいるが、ある意味、無垢材である。
　さらに、一般的なリードフレームは、無酸素銅の熱伝導率３９１［Ｗ／（ｍ・ｋ）］が良いため、熱が伝わりやすい点と、半田の濡れ性が良いため、濡れ広がりが良い反面、逆に半田の這い上がり現象により端面を通じて周辺部に流れてしまう。半田は、厚みが変わってしまうと、応力緩和が難しくなる。このため、判断は、接合材として使用される場合、少なくとも３００μｍの厚さが必要である。
　そこで、実施形態に係るリードフレーム４０は、第２接合部材２７との接合面となる底面の端部に、熱溶融した第２接合部材２７を受容するノッチ４１を備える。さらに、リードフレーム４０は、脚部４２を備える。
　具体的には、図３Ｂに示すように、ノッチ４１は、リードフレーム４０における底面４３の端部から底面４３と交差する方向へ延伸する第１の面４４と、第１の面４４に連続してリードフレーム４０の側面４５へ向けて延伸する第２の面４６とを有する。
　例えば、ノッチ４１における第１の面４４は、リードフレーム４０における底面４３から底面４３の面方向と直交する鉛直方向へ延伸する。ノッチ４１における第２の面４６は、第１の面４４に連続してリードフレーム４０の側面４５へ向けて水平方向に延伸する。つまり、ノッチ４１は、側面視Ｌ字形状である。このため、ノッチ４１は、簡易な形状の金型によって形成が可能である。
　脚部４２は、リードフレーム４０における第２接合部材２７に積層されて第２接合部材２７に当接する積層部４７の両端から、絶縁基板２３へ向けて延伸する。そして、脚部４２は、第２接合部材２７が熱溶融した場合に、先端部が絶縁基板２３に当接して、熱溶融後の第２接合部材２７の厚さが所定厚さ（例えば、３００μｍ）以下にならないように、鉛直方向の長さが設定されて、第２接合部材２７の厚さを規定する。これにより、半導体モジュール１は、熱溶融する第２接合部材２７の厚さを制御できる。
　具体的には、図３Ａおよび図３Ｂに示すように、第２接合部材２７が熱溶融する前の状態では、第２接合部材２７におけるリードフレーム４０との接触面積は、リードフレーム４０の底面４３の面積よりも狭い。また、脚部４２の先端と、絶縁基板２３との間には、隙間がある。
　その後、加熱処理によって第２接合部材２７が熱溶融すると、図４Ａに示すように、リードフレーム４０が降下し、脚部４２の先端と絶縁基板２３とが当接する。これにより、リードフレーム４０によって、第２接合部材２７がそれ以上押し潰されないので、第２接合部材２７の厚さが所定厚さ（例えば、３００μｍ）に規定される。
　このとき、第２接合部材２７が水平方向へ漏れ出すが、図４Ｂに示すように、水平方向に漏れ出した第２接合部材２７は、リードフレーム４０のノッチ４１に受容される。これにより、半導体モジュール１は、溶融した第２接合部材２７がノッチ４１よりも鉛直上方へ這い上がることを抑制することによって、第２接合部材２７の漏れ出し量を低減できる。しがたって、半導体モジュール１によれば、熱溶融する第２接合部材２７の厚さを制御できる。
［３．実施形態に係る半導体モジュールの全体構成］
　次に、実施形態に係る半導体モジュール１の全体構成について図５Ａ～図５Ｆを参照して説明する。
　図５Ａは、実施形態に係る半導体モジュールの斜視図である。図５Ｂは、実施形態に係る半導体モジュールの平面図である。図５Ｃは、実施形態に係る半導体モジュールの側面図である。図５Ｄは、図５Ｂに示すＡ－Ａ線による断面図である。図５Ｅは、図５Ｂに示すＢ－Ｂ線による第２接合部材溶融前の断面図である。図５Ｆは、図５Ｂに示すＢ－Ｂ線による第２接合部材溶融後の断面図である。
　図５Ａ～図５Ｃに示すように、半導体モジュール１は、冷却器２１と、絶縁回路基板２と、半導体素子２６（５１～５４）と、リードフレーム４０とを含む。絶縁回路基板２は、絶縁基板２３と、絶縁基板２３の一方の主面（ここでは、下面）に貼合される第１導電層２２と、絶縁基板２３の他方の主面（ここでは、上面）に貼合される第２導電層２４とを含む。
　絶縁基板２３と、第１導電層２２および第２導電層２４とは、例えば、活性金属接合法（ＡＭＢ：Active　Metal　Brazing）、または、直接接合法（ＤＣＢ：Direct　Copper　Bonding）によって接合される。第２導電層２４は、電気回路がパターニングされる。第１導電層２２と冷却器２１とは、接着層２０によって接着される。
　第２導電層２４の上面には、半導体素子２６の一例であるトランジスタ５１，５２と、ダイオード５３，５４とが、Ｙ軸方向に沿って並んで配置される。絶縁回路基板２は、トランジスタ５１，５２が設けられる領域と、ダイオード５３，５４が設けられる領域との間に、絶縁基板２３の上面が露出する開口部を備える。
　リードフレーム４０は、積層部４７と、脚部４２とを含む。積層部４７は、半導体素子２６（５１～５４）上の第２接合部材２７に積層されて第２接合部材２７に当接する。脚部４２は、積層部４７の平面視における長手方向の中間位置であり、且つ、短手方向の両端の位置から絶縁基板２３へ向けて延伸する。
　脚部４２は、先端部が絶縁基板２３に当接して、第２接合部材２７の厚さを規制する。また、脚部４２は、積層部４７と絶縁基板２３とが平行（水平）になるように、積層部４７を支持する。これにより、脚部４２は、積層部４７が水平面に対して傾くことを抑制できる。
　さらに、リードフレーム４０は、接続部４８を含む。接続部４８は、積層部４７の平面視における短手方向の中間位置であり、且つ、長手方向の両端の位置から絶縁基板２３へ向けて延伸する。接続部４８は、例えば、半田などの接合部材６０を介して、先端部が第２導電層２４に当接することにより、半導体素子２６と、第２導電層２４にパターニングされた電気回路とを電気的に接続する。
　また、脚部４２は、積層部４７における接続部４８が設けられる両端の２点を通る直線の方向と直交する方向の両端に設けられる。これにより、脚部４２は、積層部４７が水平面に対して傾くことを抑制できる。
　リードフレーム４０を取り付ける工程では、図５Ｄに示すように、半導体素子２６の上面に第２導電層２４を積層する。このとき、リードフレーム４０における底面の面積よりも上面の面積が小さく、厚さが例えば４００μｍより厚い固体状の第２導電層２４を半導体素子２６の上面に積層する。その後、第２導電層２４上にリードフレーム４０を積層する。
　この段階では、図５Ｅにおける点線の楕円１０１内に示すように、脚部４２の先端と、絶縁基板２３の上面との間には隙間がある。その後、熱処理によって第２接合部材２７が熱溶融すると、図５Ｆに示すように、リードフレーム４０が降下し、図５Ｆにおける点線の楕円１０１内に示すように、脚部４２の先端と、絶縁基板２３の上面とが当接して、リードフレーム４０の降下が止まる。
　このとき、極少量の第２接合部材２７が面方向に漏れ出すが、漏れ出した第２接合部材２７は、リードフレーム４０のノッチ４１に受容されて、それよりも延長上方へ這い上がることが抑制される。しかも、脚部４２の先端が絶縁基板２３の上面に当接すると、リードフレームの降下が止まるので、第２接合部材２７の厚さが、例えば、３００μｍより厚く４００μｍ未満となるように規定される。
［４．実施形態に係るノッチのサイズ］
　次に、実施形態に係るノッチ４１のサイズについて、図６Ａ～図７を参照して説明する。図６Ａは、実施形態に係るリードフレームにおける積層部の平面視による説明図である。図６Ｂは、実施形態に係るリードフレームにおける積層部の側面視による説明図である。図７は、実施形態に係るノッチサイズの範囲を示す説明図である。
　リードフレーム４０の積層部４７の底面４３が熱溶融した第２接合部材２７に沈み込むことにより漏れ出す第２接合部材２７の体積をＶ１とし、ノッチ４１が受容可能な第２接合部材２７の体積をＶ２とする場合、ノッチ４１は、Ｖ１＜Ｖ２となるように形成される。
　本実施形態では、図６Ａに示すように、リードフレーム４０における積層部４７のＹ軸方向と平行な方向の長さを８．５ｍｍとする。積層部４７のＸ軸方向と平行な方向の長さを３．８ｍｍとする。また、図６Ｂに示すように、積層部４７におけるノッチ４１よりも鉛直上方の部分の厚さを１．０ｍｍとする。
　ここで、図６Ａに示すように、平面視において積層部４７の底面４３を矩形状に囲むノッチ４１における第２の面４６の幅をＤ１とする。また、図６Ｂに示すように、ノッチ４１の第１の面４４における第２接合部材２７に沈まない部分のＺ軸方と平行な方向の高さをＨ１とする。ノッチ４１の第１の面４４における第２接合部材２７に沈む部分のＺ軸方向と平行な方向の高さＨ２とする。
　この場合、熱溶融時に第２接合部材２７が漏れ出さないリードフレーム４０は、図６Ａに示す幅Ｄ１と、図６Ｂに示す第２接合部材２７に沈まない部分の高さＨ１と、第２接合部材２７に沈む部分の高さＨ２との関係が、図７に示すようになる。
　半導体モジュール１は、図６Ａに示す幅Ｄ１が大きくなると、面積が増大して小型化が困難になる。また、半導体モジュール１は、図６Ｂに示す高さＨ１，Ｈ２が大きくなると、高さが増大して小型化が困難になる。
　このため、リードフレーム４０は、図６Ａに示す幅Ｄ１、図６Ｂに示す高さＨ１，Ｈ２が図７に示す破線枠内に収まるサイズとなるように形成される。これにより、半導体モジュール１は、小型化を実現しつつ、熱溶融時の第２接合部材２７の漏れ出だしを抑制することによって、第２接合部材２７の厚さの制御が可能になる。
［５．実施形態に係るノッチのサイズ］
　次に、実施形態の変形例に係るノッチ４１Ａ，４１Ｂの形状について、図８Ａおよび図８Ｂを参照して説明する。図８Ａは、実施形態の第１変形例に係るノッチの形状を示す説明図である。図８Ｂは、実施形態の第２変形例に係るノッチの形状を示す説明図である。
　図８Ａに示すように、第１変形例に係るリードフレーム４０Ａのノッチ４１Ａは、第１の面４４Ａと、第２の面４６Ａを含む。第１の面４４Ａは、リードフレーム４０Ａにおける底面４３の面方向と直交する方向（鉛直方向）から、リードフレーム４０Ａの側面４５とは反対側に向けて傾斜した方向に延伸する。
　第２の面４６Ａは、第１の面４４Ａに連続してリードフレーム４０Ａの側面４５へ向けて延伸する。これにより、ノッチ４１Ａは、リードフレーム４０Ａの厚さ、および、リードフレーム４０Ａにおける積層部４７の水平方向の長さを増大させることなく、受容可能な溶融した第２接合部材２７の量を増大できる。
　また、図８Ｂに示すように、第２変形例に係るリードフレーム４０Ｂのノッチ４１Ｂは、リードフレーム４０Ｂにおける底面４３の端部からリードフレーム４０Ｂの内部に向かって凹んだ湾曲面４４Ｂを有する。このように、ノッチ４１Ｂは、湾曲面４４Ｂに角部がないので、例えば、リードフレーム４０Ｂが衝撃を受けても、湾曲面から積層部４７の内部の方向にクラックが入ることを抑制できる。
　なお、上述した実施形態では、リードフレーム４０，４０Ａ，４０Ｂが、ノッチ４１，４１Ａ，４１Ｂと、脚部４２とを備える場合について説明したが、これは一例である。リードフレーム４０，４０Ａ，４０Ｂは、ノッチ４１，４１Ａ，４１Ｂを備え、脚部４２を備えない構成であってもよい。これにより、半導体モジュール１は、脚部４２の分の材料費を削減しつつ、第２接合部材２７の厚さ制御が可能になる。
　また、リードフレーム４０，４０Ａ，４０Ｂは、脚部４２を備え、ノッチ４１，４１Ａ，４１Ｂを備えない構成であってもよい。これにより、半導体モジュール１は、リードフレーム４０，４０Ａ，４０Ｂの形状を簡略化しつつ、第２接合部材２７の厚さ制御が可能になる。
　なお、本技術は以下のような構成をとることが可能である。
（１）
　絶縁基板と、
　前記絶縁基板に積層され、電気回路がパターニングされた導電層と、
　導電性を有する第１接合部材を介して、前記導電層に積層された半導体素子と、
　導電性を有し且つ熱溶融する第２接合部材を介して、前記半導体素子に積層され、前記半導体素子と前記電気回路とを電気的に接続するリードフレームと
　を含み、
　前記リードフレームは、
　前記第２接合部材との接合面となる底面の端部に、前記第２接合部材を受容するノッチを備える、
　半導体モジュール。
（２）
　前記ノッチは、
　前記リードフレームにおける前記底面の端部から前記底面と交差する方向へ延伸する第１の面と、前記第１の面に連続して前記リードフレームの側面へ向けて延伸する第２の面とを有する、
　（１）に記載の半導体モジュール。
（３）
　前記第１の面は、
　前記リードフレームにおける前記底面の面方向と直交する方向へ延伸する、
　（２）に記載の半導体モジュール。
（４）
　前記第１の面は、
　前記リードフレームにおける前記底面の面方向と直交する方向から前記リードフレームの側面とは反対側に傾斜した方向へ延伸する、
　（２）に記載の半導体モジュール。
（５）
　前記ノッチは、
　前記リードフレームにおける前記底面の端部から前記リードフレームの内部に向かって凹んだ湾曲面を有する、
　（１）に記載の半導体モジュール。
（６）
　前記リードフレームは、
　前記第２接合部材に積層されて前記第２接合部材に当接する積層部と、
　前記積層部の両端から前記絶縁基板へ向けて延伸し、先端部が前記絶縁基板に当接して前記第２接合部材の厚さを規定する脚部と、を有する
　（１）から（５）のいずれか一つに記載の半導体モジュール。
（７）
　前記脚部は、
　前記積層部と前記絶縁基板とが平行になるように前記積層部を支持する、
　（６）に記載の半導体モジュール。
（８）
　前記リードフレームは、
　前記積層部の両端から前記絶縁基板へ向けて延伸し、先端部が前記導電層に当接して前記半導体素子と前記電気回路とを電気的に接続する接続部を有し、
　前記脚部は、
　前記積層部における前記接続部が設けられる両端の２点を通る直線の方向と直交する方向の両端に設けられる、
　（６）または（７）に記載の半導体モジュール。
（９）
　前記第２接合部材は、
　半田である、
　（１）から（８）のいずれか一つに記載の半導体モジュール。
　１　半導体モジュール
　２　絶縁回路基板
　３　電源端子
　５　回路部
　７　入出力端子
　２０　接着層
　２１　冷却器
　２２　第１導電層
　２３　絶縁基板
　２４　第２導電層
　２５　第１接合部材
　２６　半導体素子
　２７　第２接合部材
　３１　正極端子
　３２　負極端子
　４０，４０Ａ，４０Ｂ　リードフレーム
　４１，４１Ａ，４１Ｂ　ノッチ
　４２　脚部
　４３　底面
　４４　第１の面
　４４Ｂ　湾曲面
　４５　側面
　４６　第２の面
　４７　積層部
　４８　接続部
　５１，５２　トランジスタ
　５３，５４　ダイオード
　６０　接合部材
　７１　負荷端子
　７２　制御端子

 

Claims (9)

  1. 　絶縁基板と、
    　前記絶縁基板に積層され、電気回路がパターニングされた導電層と、
    　導電性を有する第１接合部材を介して、前記導電層に積層された半導体素子と、
    　導電性を有し且つ熱溶融する第２接合部材を介して、前記半導体素子に積層され、前記半導体素子と前記電気回路とを電気的に接続するリードフレームと
    　を含み、
    　前記リードフレームは、
    　前記第２接合部材との接合面となる底面の端部に、前記第２接合部材を受容するノッチを備える、
    　半導体モジュール。
  2. 　前記ノッチは、
    　前記リードフレームにおける前記底面の端部から前記底面と交差する方向へ延伸する第１の面と、前記第１の面に連続して前記リードフレームの側面へ向けて延伸する第２の面とを有する、
    　請求項１に記載の半導体モジュール。
  3. 　前記第１の面は、
    　前記リードフレームにおける前記底面の面方向と直交する方向へ延伸する、
    　請求項２に記載の半導体モジュール。
  4. 　前記第１の面は、
    　前記リードフレームにおける前記底面の面方向と直交する方向から前記リードフレームの側面とは反対側に傾斜した方向へ延伸する、
    　請求項２に記載の半導体モジュール。
  5. 　前記ノッチは、
    　前記リードフレームにおける前記底面の端部から前記リードフレームの内部に向かって凹んだ湾曲面を有する、
    　請求項１に記載の半導体モジュール。
  6. 　前記リードフレームは、
    　前記第２接合部材に積層されて前記第２接合部材に当接する積層部と、
    　前記積層部の両端から前記絶縁基板へ向けて延伸し、先端部が前記絶縁基板に当接して前記第２接合部材の厚さを規定する脚部と、を有する
    　請求項１から５のいずれか１項に記載の半導体モジュール。
  7. 　前記脚部は、
    　前記積層部と前記絶縁基板とが平行になるように前記積層部を支持する、
    　請求項６に記載の半導体モジュール。
  8. 　前記リードフレームは、
    　前記積層部の両端から前記絶縁基板へ向けて延伸し、先端部が前記導電層に当接して前記半導体素子と前記電気回路とを電気的に接続する接続部を有し、
    　前記脚部は、
    　前記積層部における前記接続部が設けられる両端の２点を通る直線の方向と直交する方向の両端に設けられる、
    　請求項６に記載の半導体モジュール。
  9. 　前記第２接合部材は、
    　半田である、
    　請求項１から５のいずれか１項に記載の半導体モジュール。
PCT/JP2023/034254 2022-09-28 2023-09-21 半導体モジュール WO2024070884A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022155466 2022-09-28
JP2022-155466 2022-09-28

Publications (1)

Publication Number Publication Date
WO2024070884A1 true WO2024070884A1 (ja) 2024-04-04

Family

ID=90477679

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/034254 WO2024070884A1 (ja) 2022-09-28 2023-09-21 半導体モジュール

Country Status (1)

Country Link
WO (1) WO2024070884A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142172A (ja) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp 電力用半導体装置
JP2012235010A (ja) * 2011-05-06 2012-11-29 Denso Corp 電子装置
WO2014148319A1 (ja) * 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール
JP2014232832A (ja) * 2013-05-30 2014-12-11 カルソニックカンセイ株式会社 電源装置およびビームリード
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
US20210143107A1 (en) * 2019-11-12 2021-05-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142172A (ja) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp 電力用半導体装置
JP2012235010A (ja) * 2011-05-06 2012-11-29 Denso Corp 電子装置
WO2014148319A1 (ja) * 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール
JP2014232832A (ja) * 2013-05-30 2014-12-11 カルソニックカンセイ株式会社 電源装置およびビームリード
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
US20210143107A1 (en) * 2019-11-12 2021-05-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture

Similar Documents

Publication Publication Date Title
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
JP7452597B2 (ja) 半導体装置及びその製造方法
CN108735692B (zh) 半导体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
CN109314063B (zh) 电力用半导体装置
JP2006134990A (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JPWO2018181727A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP2018157157A (ja) 半導体装置とその製造方法
US20210407954A1 (en) Semiconductor device
US20130105985A1 (en) Semiconductor device
JP5899952B2 (ja) 半導体モジュール
WO2024070884A1 (ja) 半導体モジュール
US11322430B2 (en) Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP2020061427A (ja) 半導体モジュール
US11417634B2 (en) Semiconductor module having an N terminal, A P terminal and an output terminal and method of fabricating the semiconductor module
US20240071876A1 (en) Semiconductor module, power converter, and power converter manufacturing method
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
WO2023243256A1 (ja) 半導体装置
JP2023038533A (ja) 半導体装置
KR20210041425A (ko) 다층 접합 전력 모듈 및 그 제조 방법
JP3180868B2 (ja) 加圧接触形半導体装置の製造方法
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法
JP2024048689A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23872110

Country of ref document: EP

Kind code of ref document: A1