JP7124133B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7124133B2
JP7124133B2 JP2020572128A JP2020572128A JP7124133B2 JP 7124133 B2 JP7124133 B2 JP 7124133B2 JP 2020572128 A JP2020572128 A JP 2020572128A JP 2020572128 A JP2020572128 A JP 2020572128A JP 7124133 B2 JP7124133 B2 JP 7124133B2
Authority
JP
Japan
Prior art keywords
lead frame
solder
semiconductor element
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020572128A
Other languages
English (en)
Other versions
JPWO2020166255A1 (ja
Inventor
佑輔 高木
諒 寺山
康 濱谷
靖 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of JPWO2020166255A1 publication Critical patent/JPWO2020166255A1/ja
Application granted granted Critical
Publication of JP7124133B2 publication Critical patent/JP7124133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置に関する。
車載用インバータなどに用いられるパワーモジュールでは、放熱性能を高めるため、半導体素子を両面から冷却する両面冷却パワーモジュールが開発されている。例えば特許文献１には、第１面と該第１面の反対側にある第２面とを有する第１金属部と、前記第１金属部の前記第２面に対向する第３面と該第３面の反対側にある第４面とを有する第２金属部であって、前記第３面から突出し前記第１金属部の前記第１面とほぼ面一かあるいは該第１面より突出する第５面を有する突出部を含む第２金属部と、前記第１金属部の前記第２面と前記第２金属部の前記第３面との間に設けられた半導体チップと、前記第１金属部の前記第１面および前記第２金属部の前記第４面を露出するように、前記半導体チップの周囲に設けられた樹脂とを備えた半導体装置が開示されている。
特開２０１６－１４６４５７号公報
特許文献１に記載された半導体装置では、半導体チップの両面がはんだで金属板とそれぞれ接合されている。半導体チップの一方側の面と接続される金属板は、接合部が半導体チップに向かって突出した凸形状となっている。このような構造では、半導体チップと金属板とをはんだ接合する際に、金属板において凸形状になっている部分の側面にはんだがぬれ上がりやすい。そのため、はんだがぬれ広がる領域を適切に制御することが容易ではなく、品質や生産性の低下につながる。
本発明による半導体装置は、半導体素子と、前記半導体素子に対向して配置され、第１はんだ材を介して前記半導体素子と接続された第１リードフレームと、を備え、前記第１リードフレームは、前記半導体素子との対向面を含む頂面と、前記頂面に対して所定の角度をなして前記頂面の周縁部と繋がる側面と、を有し、前記第１リードフレームの前記頂面は、前記第１はんだ材と接するはんだ面と、前記はんだ面よりも前記第１はんだ材がぬれにくいはんだ抵抗面と、を含み、前記はんだ抵抗面は、前記はんだ面の周囲を囲んで形成されている。
本発明によれば、半導体装置において半導体素子とリードフレームをはんだ接合する際に、はんだがぬれ広がる領域を適切に制御することができる。
本発明の一実施形態に係るパワー半導体モジュールの外観斜視図 本発明の一実施形態に係るパワー半導体モジュールの内部構成を示す斜視図 本発明の一実施形態に係るパワー半導体モジュールの展開図 本発明の一実施形態に係るパワー半導体モジュールの内部構成を示す平面図 パワー半導体モジュールの断面図および周縁部付近の拡大図
以下に図面を参照して、本発明の一実施形態に係る半導体装置の適用例であるパワー半導体モジュールを説明する。
図１は、本発明の一実施形態に係るパワー半導体モジュール３００の外観斜視図である。図２は、本発明の一実施形態に係るパワー半導体モジュール３００の内部構成を示す斜視図であり、図１から封止樹脂３５０を除いた構成を示している。図３は、本発明の一実施形態に係るパワー半導体モジュール３００の展開図であり、図２のリードフレーム３１５とリードフレーム３１８の間、およびリードフレーム３１６とリードフレーム３１９の間の構造を主に示している。図４は、本発明の一実施形態に係るパワー半導体モジュール３００の内部構成を示す平面図であり、図２に対応している。
図２～図４に示す如く、半導体素子１５５、１５６は、銅や銅合金などをそれぞれ用いた金属製のリードフレーム３１５とリードフレーム３１８に両面から挟まれた状態で、これらのリードフレームに両面側でそれぞれ接合して固着される。また、半導体素子１５７、１５８は、銅や銅合金などをそれぞれ用いた金属製のリードフレーム３１６とリードフレーム３１９に両面から挟まれた状態で、これらのリードフレームに両面側でそれぞれ接合して固着される。さらに、半導体素子１５５、１５７は、ボンディングワイヤ３２７（図２参照）を介して、信号リード線３２５Ｕ、３２５Ｌとそれぞれ接続される。これらの各半導体素子、各リードフレームおよび各信号リード線を、各リードフレームの伝熱面３２３を露出させて封止樹脂３５０により一体的に封止することで（図１参照）、パワー半導体モジュール３００が組み立てられる。
なお、半導体素子１５５、１５６は、例えばＩＧＢＴとダイオードであり、インバータの上下アーム直列回路のうち上アームに対応する。また、半導体素子１５７、１５８も同様に、例えばＩＧＢＴとダイオードであり、インバータの上下アーム直列回路のうち下アームに対応する。不図示のドライバ回路から入力される所定のドライブ信号に応じて、半導体素子１５５および半導体素子１５７がそれぞれ所定のタイミングでスイッチング動作を行うことにより、パワー半導体モジュール３００に入力された直流電力が交流電力に変換されて出力される。あるいは、半導体素子１５５、１５７をＩＧＢＴではなくＦＥＴとしてもよい。以下では、半導体素子１５５、１５７がＩＧＢＴであり、半導体素子１５６、１５８がダイオードである場合を例として説明するが、半導体素子１５５、１５７をＦＥＴとした場合も同様である。
なお、図２～図４では、パワー半導体モジュール３００において、半導体素子１５５～１５７をそれぞれ１個ずつ有する構成例を図示している。しかし、本願発明によるパワー半導体モジュールの構成はこれに限定されるものではない。たとえば、各半導体素子を複数個ずつ並列接続して用いてもよい。以下の実施形態では、これらの構成を全て含むものとして説明する。
パワー半導体モジュール３００には、不図示の直流電源から供給される直流電力を入力するための直流バスバーとして、直流正極配線３１５Ａおよび直流負極配線３１９Ａが設けられている。また、不図示のモータに交流電力を供給するための交流バスバーとして、交流配線３２０が設けられている。本実施形態では、直流正極配線３１５Ａとリードフレーム３１５が一体的に形成されており、直流負極配線３１９Ａとリードフレーム３１９が接続されている。また、交流配線３２０とリードフレーム３１６が一体的に形成されており、これとリードフレーム３１８が接続されている。さらに、不図示のドライバ回路からドライブ信号を入力するための信号リード線３２５Ｕ、３２５Ｌが設けられている。
ここで、半導体素子とリードフレームの配置を、電気回路と関連付けて説明する。この実施の形態では、リードフレーム３１５とリードフレーム３１６は略同一平面状に配置されている。リードフレーム３１５には、例えばＩＧＢＴである半導体素子１５５のコレクタ電極と、例えばダイオードである半導体素子１５６のカソード電極とが固着される。リードフレーム３１６には、例えばＩＧＢＴである半導体素子１５７のコレクタ電極と、例えばダイオードである半導体素子１５８のカソード電極とが固着される。また、リードフレーム３１８とリードフレーム３１９は略同一平面状に配置されている。リードフレーム３１８には、例えばＩＧＢＴである半導体素子１５５のエミッタ電極と、例えばダイオードである半導体素子１５６のアノード電極とが固着される。リードフレーム３１９には、例えばＩＧＢＴである半導体素子１５７のエミッタ電極と、例えばダイオードである半導体素子１５８のアノード電極とが固着される。これらの各リードフレームにおいて、各半導体素子と固着される固着面と反対側には、図１に示すように伝熱面３２３が設けられている。なお、図１では、表側に配置されたリードフレーム３１８、３１９の伝熱面３２３のみが示されているが、裏側のリードフレーム３１５、３１６についても、同様に伝熱面３２３が設けられている。
各半導体素子は板状の扁平構造を有しており、その表面または裏面に各電極が形成されている。そのため、図２、図３に示すように、リードフレーム３１５とリードフレーム３１８、およびリードフレーム３１６とリードフレーム３１９は、各半導体素子を介して、すなわち各半導体素子を挟むようにして、略平行に対向した積層状の配置となっている。リードフレーム３１６とリードフレーム３１８とは、電気的に接続されている。この接続により、上アーム回路と下アーム回路が電気的に接続され、上下アーム直列回路が形成される。なお、例えば半導体素子１５５、１５７をＩＧＢＴとした場合、これらのゲート電極は信号リード線３２５Ｕ、３２５Ｌにそれぞれ接続されており、ドライバ回路から各信号リード線を介してドライブ信号が入力される。
図３に示すように、各半導体素子の電極と対応する各リード線とは、はんだ材１６１、１６２を用いて、電気的にかつ熱的に接合することで固着される。具体的には、半導体素子１５５、１５６は、はんだ材１６１を介してリードフレーム３１５とそれぞれ接合されるとともに、はんだ材１６２を介してリードフレーム３１８とそれぞれ接合される。また、半導体素子１５７、１５８は、はんだ材１６１を介してリードフレーム３１６とそれぞれ接合されるとともに、はんだ材１６２を介してリードフレーム３１９とそれぞれ接合される。前述のように、直流正極配線３１５Ａはリードフレーム３１５に一体で形成されており、直流負極配線３１９Ａはリードフレーム３１９と接続されている。
次に図５を参照して、パワー半導体モジュール３００における各半導体素子と各リードフレームとの接合構造の詳細について説明する。図５（ａ）は、パワー半導体モジュール３００の断面Ａ－Ａを示す断面図であり、図５（ｂ）は、図５（ａ）の周縁部３３３付近の拡大図である。なお、以下では代表例として、図１の外観斜視図に示した断面Ａ－Ａが半導体素子１５５を横切っており、この半導体素子１５５とリードフレーム３１５および３１８との接合構造を例として、本実施形態のパワー半導体モジュール３００における各半導体素子と各リードフレームとの接合構造を説明する。ただし、半導体素子１５６とリードフレーム３１５および３１８との接合構造や、半導体素子１５７、１５８とリードフレーム３１６および３１９との接合構造についても、同様の特徴を有している。
図５（ａ）に示すように、半導体素子１５５は、互いに平行な一対の面１５５Ａ、１５５Ｂを有しており、この一対の面において一方側の面１５５Ａには、コレクタ電極が形成されたコレクタ電極面が設けられている。また、他方側の面１５５Ｂには、エミッタ電極が形成されたエミッタ電極面が設けられている。
リードフレーム３１５は、半導体素子１５５のコレクタ電極面に対向して配置され、はんだ材１６１を介して半導体素子１５５のコレクタ電極面と接続される。リードフレーム３１８は、半導体素子１５５のエミッタ電極面に対向して配置され、はんだ材１６２を介して半導体素子１５５のエミッタ電極面と接続される。これにより、半導体素子１５５のコレクタ電極が、はんだ材１６１およびリードフレーム３１５を介して直流正極配線３１５Ａと電気的に接続され、半導体素子１５５のエミッタ電極が、はんだ材１６２、リードフレーム３１８およびリードフレーム３１６を介して交流配線３２０と電気的に接続される。
リードフレーム３１８は、はんだ材１６２と接合される部分が半導体素子１５５に向かって突出した凸形状となっており、半導体素子１５５との対向面を含む頂面３３１（図中で２点鎖線により示した範囲の面）と、この頂面３３１に対して所定の角度をなして頂面３３１の周縁部３３３と繋がる側面３３４とを有する。なお、図５の例では頂面３３１に対して側面３３４がなす角度が直角、すなわち略９０°となっているが、頂面３３１に対して９０°以外の角度をなして側面３３４が形成されていてもよい。ただし、リードフレーム３１８に側面３３４を形成する際の加工の容易さ等を考慮すると、頂面３３１に対して側面３３４がなす角度は９０°以上であることが好ましい。
リードフレーム３１８の頂面３３１において、はんだ材１６２と接する範囲には、はんだ面３３２が形成されている。また、このはんだ面３３２の周囲を囲んで、はんだ面３３２よりもはんだ材１６２がぬれにくいはんだ抵抗面が形成されている。図５では、リードフレーム３１８においてはんだ抵抗面が形成されている範囲を、はんだ面３３２よりも太い線で示している。すなわち図５の例では、頂面３３１の周縁部３３３に加えて、側面３３４やその周辺部においても、はんだ抵抗面が形成されている。ただし、はんだ抵抗面は少なくともリードフレーム３１８の頂面３３１において、はんだ面３３２の周囲を囲んで形成されていればよく、側面３３４やその周辺部を含まなくても構わない。
図５（ｂ）に示すように、はんだ面３３２と側面３３４の間には、所定のＲ値で形成された曲面が形成されている。リードフレーム３１８の側面３３４は、この曲面を介して、頂面３３１の周縁部３３３と繋がっている。これにより、リードフレーム３１８をプレス加工で成形することを可能として加工性を向上させている。すなわち、頂面３３１と側面３３４の繋ぎ目を曲面ではなくエッジ状にしようとすると、プレス加工後にエッジを形成するための追加工が必要であったり、エッジを形成可能な切削加工等の他の加工方法を採用したりする必要があるため、加工性に劣る。一方、頂面３３１と側面３３４の繋ぎ目において所定のＲ値を許容することで、プレス加工が可能となり、加工性を大きく向上させることができる。なお、Ｒ値はリードフレーム３１８の厚さや材質等に応じて定まるが、例えば０．２～０．５ｍｍ程度である。
リードフレーム３１８の頂面３３１において、はんだ面３３２の周囲に形成されているはんだ抵抗面は、上記曲面を少なくとも含むように形成されている。具体的には、例えば図５（ｂ）に示すように、頂面３３１と側面３３４をそれぞれ延長した延長線同士の交点から、周縁部３３３に形成されているはんだ抵抗面とはんだ面３３２との境界までの長さをｘとすると、ｘ≧Ｒの関係が成り立つ。
さらに、図５（ａ）に示すように頂面３３１の長さをＬとした場合、リードフレーム３１８と半導体素子１５５の接合部における導電性を考慮すると、上記の長さｘをあまり大きくせずに、頂面３３１におけるはんだ面３３２の範囲をなるべく広くとることが好ましい。具体的には、例えばｘがＬの１／３以下、すなわちｘ≦Ｌ／３の関係が成り立つように、ｘの値を設定することが好ましい。
リードフレーム３１８において、はんだ抵抗面は、例えば金属表面の酸化膜や、エポキシ樹脂等のはんだレジスト材を用いて形成することができる。はんだ抵抗面として酸化膜を形成した場合、はんだ材１６２に対して低いぬれ性を確保するため、酸化膜の厚さは例えば１ｎｍ以上であることが好ましい。また、酸化膜、はんだレジスト材いずれの場合であっても、リードフレーム３１８においてこれらが形成された表面の一部を除去することで、はんだ抵抗面よりもはんだ材１６２がぬれやすいはんだ面３３２を形成することができる。この場合、はんだ面３３２には、表面を除去加工した加工痕が形成される。表面の除去加工としては、例えばレーザ加工などを用いることができる。
以上説明した本発明の一実施形態によれば、以下の作用効果を奏する。
（１）半導体装置であるパワー半導体モジュール３００は、半導体素子１５５と、半導体素子１５５に対向して配置され、はんだ材１６２を介して半導体素子１５５と接続されたリードフレーム３１８と、を備える。リードフレーム３１８は、半導体素子１５５との対向面を含む頂面３３１と、頂面３３１に対して所定の角度をなして頂面３３１の周縁部３３３と繋がる側面３３４と、を有する。リードフレーム３１８の頂面は、はんだ材１６２と接するはんだ面３３２と、はんだ面３３２よりもはんだ材１６２がぬれにくいはんだ抵抗面と、を含む。このはんだ抵抗面は、はんだ面３３２の周囲を囲んで形成されている。このようにしたので、半導体装置であるパワー半導体モジュール３００において半導体素子１５５とリードフレーム３１８をはんだ接合する際に、はんだがぬれ広がる領域を適切に制御することができる。
（２）パワー半導体モジュール３００は、はんだ材１６１を介して半導体素子１５５と接続されたリードフレーム３１５をさらに備える。半導体素子１５５は、互いに平行な一対の面１５５Ａ、１５５Ｂを有し、これら一対の面において一方側の面１５５Ｂにエミッタ電極面が設けられ、他方側の面１５５Ａにコレクタ電極面が設けられている。リードフレーム３１８は、エミッタ電極面に対向して配置され、はんだ材１６２を介して半導体素子１５５のエミッタ電極面と接続される。リードフレーム３１５は、コレクタ電極面に対向して配置され、はんだ材１６１を介して半導体素子１５５のコレクタ電極面と接続される。このようにしたので、小型で高い放熱性を有するパワー半導体モジュール３００を構成することができる。
（３）リードフレーム３１８の側面３３４は、所定のＲ値で形成された曲面を介して頂面３３１の周縁部３３３と繋がっている。はんだ抵抗面は、この曲面を含むように形成されている。このようにしたので、リードフレーム３１８の加工性を大きく向上させることができる。
なお、上記の実施形態では、各半導体素子がそれぞれ２つのリードフレームに両面側から挟まれて接合されている半導体装置の例を説明したが、本発明はこれに限定されない。少なくとも半導体素子の一方側の面に対向してリードフレームが配置されており、このリードフレームの頂面において、はんだ材と接するはんだ面が形成されるとともに、はんだ面よりもはんだ材がぬれにくいはんだ抵抗面がはんだ面の周囲を囲んで形成されているものであれば、本発明の適用範囲に含まれる。
以上説明した各実施形態や各種変形例はあくまで一例であり、発明の特徴が損なわれない限り、本発明はこれらの内容に限定されるものではない。また、上記では種々の実施形態や変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１５５，１５６，１５７，１５８ 半導体素子
１６１，１６２ はんだ材
３００ パワー半導体モジュール
３１５，３１６，３１８，３１９ リードフレーム
３３１ 頂面
３３２ はんだ面
３３３ 周縁部
３３４ 側面

Claims (7)

  1. 半導体素子と、
    前記半導体素子に対向して配置され、第１はんだ材を介して前記半導体素子と接続された第１リードフレームと、を備え、
    前記第１リードフレームは、前記半導体素子との対向面を含む頂面と、前記頂面に対して所定の角度をなして前記頂面の周縁部と繋がる側面と、を有し、
    前記第１リードフレームの前記頂面は、前記第１はんだ材と接するはんだ面と、前記はんだ面よりも前記第１はんだ材がぬれにくいはんだ抵抗面と、を含み、
    前記はんだ抵抗面は、前記はんだ面の周囲を囲んで形成されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    第２はんだ材を介して前記半導体素子と接続された第２リードフレームをさらに備え、
    前記半導体素子は、互いに平行な一対の面を有し、前記一対の面において一方側の面に第１電極面が設けられ、他方側の面に第２電極面が設けられており、
    前記第１リードフレームは、前記第１電極面に対向して配置され、前記第１はんだ材を介して前記半導体素子の前記第１電極面と接続され、
    前記第２リードフレームは、前記第２電極面に対向して配置され、前記第２はんだ材を介して前記半導体素子の前記第２電極面と接続される半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第１リードフレームの前記側面は、所定のＲ値で形成された曲面を介して前記頂面の周縁部と繋がっており、
    前記はんだ抵抗面は、前記曲面を含むように形成されている半導体装置。
  4. 請求項１または２に記載の半導体装置において、
    前記はんだ抵抗面には、酸化膜が形成されている半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記酸化膜の厚さは、１ｎｍ以上である半導体装置。
  6. 請求項１または２に記載の半導体装置において、
    前記はんだ面には、表面を除去加工した加工痕が形成されている半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記除去加工は、レーザ加工である半導体装置。
JP2020572128A 2019-02-13 2020-01-15 半導体装置 Active JP7124133B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019023952 2019-02-13
JP2019023952 2019-02-13
PCT/JP2020/000949 WO2020166255A1 (ja) 2019-02-13 2020-01-15 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020166255A1 JPWO2020166255A1 (ja) 2021-12-02
JP7124133B2 true JP7124133B2 (ja) 2022-08-23

Family

ID=72045314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020572128A Active JP7124133B2 (ja) 2019-02-13 2020-01-15 半導体装置

Country Status (5)

Country Link
US (1) US11929307B2 (ja)
JP (1) JP7124133B2 (ja)
CN (1) CN113412539A (ja)
DE (1) DE112020000344T5 (ja)
WO (1) WO2020166255A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7207138B2 (ja) 2018-10-02 2023-01-18 株式会社リコー 生体情報計測システムおよび生体情報計測用プログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8550625B2 (en) 2007-08-01 2013-10-08 Amo Development, Llc Systems and methods for fine-tuning refractive surgery

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368171A (ja) 2001-06-05 2002-12-20 Toshiba Components Co Ltd リード型半導体素子及びその製造方法
WO2013002338A1 (ja) 2011-06-29 2013-01-03 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
WO2014038587A1 (ja) 2012-09-07 2014-03-13 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2015207675A (ja) 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
WO2016108261A1 (ja) 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146457A (ja) 2015-02-02 2016-08-12 株式会社東芝 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368171A (ja) 2001-06-05 2002-12-20 Toshiba Components Co Ltd リード型半導体素子及びその製造方法
WO2013002338A1 (ja) 2011-06-29 2013-01-03 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
WO2014038587A1 (ja) 2012-09-07 2014-03-13 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2015207675A (ja) 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
WO2016108261A1 (ja) 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7207138B2 (ja) 2018-10-02 2023-01-18 株式会社リコー 生体情報計測システムおよび生体情報計測用プログラム

Also Published As

Publication number Publication date
WO2020166255A1 (ja) 2020-08-20
US11929307B2 (en) 2024-03-12
DE112020000344T5 (de) 2021-09-16
CN113412539A (zh) 2021-09-17
US20220108940A1 (en) 2022-04-07
JPWO2020166255A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
EP3107120B1 (en) Power semiconductor module
WO2011115081A1 (ja) 半導体装置
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP7124133B2 (ja) 半導体装置
JP2007236044A (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
JP2020009834A (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
WO2020184053A1 (ja) 半導体装置
JP6919392B2 (ja) 半導体モジュール
JP2003197859A (ja) 半導体モジュールの接合構造
WO2020184051A1 (ja) 半導体装置
JP2013125889A (ja) 半導体装置
JP6276721B2 (ja) パワーモジュール
JP5381251B2 (ja) 半導体装置
JP2008300627A (ja) 半導体装置
WO2022059251A1 (ja) 半導体装置
WO2020184050A1 (ja) 半導体装置
JP2014096412A (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
JP5987634B2 (ja) パワー半導体モジュール
JP2005150419A (ja) 半導体装置
JP6898588B2 (ja) 半導体装置
JP2012038847A (ja) 電子部品搭載基板の冷却構造
JP4952555B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220810

R150 Certificate of patent or registration of utility model

Ref document number: 7124133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150