JP2002190531A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002190531A
JP2002190531A JP2000389625A JP2000389625A JP2002190531A JP 2002190531 A JP2002190531 A JP 2002190531A JP 2000389625 A JP2000389625 A JP 2000389625A JP 2000389625 A JP2000389625 A JP 2000389625A JP 2002190531 A JP2002190531 A JP 2002190531A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
anode
cathode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000389625A
Other languages
English (en)
Other versions
JP4710131B2 (ja
Inventor
Shogo Mori
昌吾 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2000389625A priority Critical patent/JP4710131B2/ja
Publication of JP2002190531A publication Critical patent/JP2002190531A/ja
Application granted granted Critical
Publication of JP4710131B2 publication Critical patent/JP4710131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 トランジスタおよび温度検出用ダイオードを
備える半導体装置において、ボンディングワイヤ同士の
接触によるトランジスタの誤作動を防止する。 【解決手段】 半導体チップ２には、ＭＯＳＦＥＴおよ
び温度検出用ダイオードが形成されている。半導体チッ
プ２の上面には、ゲートパッド４、アノードパッド５、
及びカソードパッド６が設けられている。ゲートパッド
４およびアノードパッド５が互いに所定間隔離れて配置
され、それらの間にカソードパッド６が配置されてい
る。これらのパッドは、それぞれボンディングワイヤ８
〜１０により、回路基板１に形成されている対応するパ
ターンに接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体素子の温度を検出することができる半導
体装置に係る。
【０００２】
【従来の技術】従来より、過電流等から半導体素子を保
護するために半導体素子を含む半導体装置に温度検出機
能を設ける技術はよく知られている。この温度検出機能
は、例えば、半導体素子の近くに温度検出用ダイオード
を設け、そのダイオードに発生する電圧を検出すること
により行われている。このとき、ダイオードの順方向電
流−電圧特性が温度に依存して変化することが利用され
る。
【０００３】上記電流検出機能を備える半導体装置は、
例えば、特開平７−１５３９２０号公報に記載されてい
る。ここで、この半導体装置は、ＭＯＳ型電界効果トラ
ンジスタ（以下、ＭＯＳＦＥＴ）、及びそのＭＯＳＦＥ
Ｔの近傍に形成されるポリシリコンダイオードを含む。
そして、このダイオードに電流を流しながらその順方向
電圧を測定することにより、その周辺の温度を検出す
る。
【０００４】
【発明が解決しようとする課題】ところで、半導体素子
の過電流を監視するためには、基本的に、その半導体素
子の近傍の温度を検出する必要がある。すなわち、上記
構成の半導体装置においては、温度検出用ダイオードが
半導体素子の近くに形成されることが望ましい。そし
て、このように半導体素子および温度検出用ダイオード
が互いに近接して形成されると、半導体素子が形成され
る半導体チップの中央部に、半導体素子の電極パッド、
および温度検出用ダイオードの電極パッドが集中するこ
とになる。
【０００５】この結果、半導体チップ上に設けられてい
る各電極パッドにそれぞれ接続されるボンディングワイ
ヤ同士の間隔が互いに近接し、場合によっては、それら
のワイヤ同士が互いに接触してしまうおそれが生じる。
そして、もし、ＭＯＳＦＥＴのゲートに接続されるゲー
トワイヤと他のワイヤとが接触すると、そのＭＯＳＦＥ
Ｔに誤った制御信号が与えられることになり、誤動作を
引き起こす可能性がある。ここで、上述の温度検出用ダ
イオードは、通常、その順方向に電流が流れているの
で、アノードの電位は一定値以上に保持されている。し
たがって、もし、ＭＯＳＦＥＴのゲートワイヤと温度検
出用ダイオードのアノードワイヤとが接触すると、この
ＭＯＳＦＥＴが誤動作（この場合、実際のゲート信号に
かかわらずＭＯＳＦＥＴが継続的にＯＮ状態になる誤動
作）を起こす可能性がある。
【０００６】本発明は、上記の課題に鑑み、トランジス
タおよび温度検出用ダイオードを備える半導体装置にお
いて、ボンディングワイヤ同士の接触によるトランジス
タの誤作動を防止することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
同一半導体チップ内に形成されたトランジスタおよび温
度検出用ダイオードを含み、前記トランジスタの入力端
子パッドと前記温度検出用ダイオードのアノードパッド
との間に、前記温度検出用ダイオードのカソードパッド
が配置される。
【０００８】上記構成の半導体装置において、温度検出
時には、温度検出用ダイオードに順方向電流が流れるの
で、アノードの電位は一定値以上の値に保持され、カソ
ードの電位は所定の低い電位に保持される。そして、上
記構成においては、入力端子パッドから引き出されるボ
ンディングワイヤと、アノードパッドから引き出される
ボンディングワイヤとが互いに接触することはない。し
たがって、トランジスタの入力端子パッドにアノード電
位が印加されることはなく、トランジスタが誤ってＯＮ
状態に制御されることは回避される。一方、入力端子パ
ッドから引き出されるボンディングワイヤと、カソード
パッドから引き出されるボンディングワイヤとが互いに
接触する可能性は残る。しかし、基本的にカソードの電
位は低いので、トランジスタの入力端子パッドにカソー
ド電位が印加されたとしても、トランジスタが誤ってＯ
Ｎ状態に制御されることはない（フェールセーフ）。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。なお、本実施形態の半導体装置は、
同一半導体チップ内にＭＯＳ型電界効果トランジスタ
（以下、ＭＯＳＦＥＴ）、及び温度検出用ダイオードを
含む構成である。第１の実施形態 第１の実施形態としては、半導体チップが回路基板に実
装された半導体装置を示す。
【００１０】図１は、第１の実施形態の半導体装置を上
方から見た図である。同図において、回路基板１は、例
えば、予め配線パターンが形成されているプリント基板
であり、その上に半導体チップ２が実装される。この実
施例では、回路基板１には、ソースパターンＳ、ドレイ
ンパターンＤ、ゲートパターンＧ、アノードパターン
Ａ、およびカソードパターンＫが形成されている。
【００１１】半導体チップ２には、ＭＯＳＦＥＴおよび
温度検出用ダイオードが形成されている。そして、この
半導体チップ２の上面には、ＭＯＳＦＥＴのソース領域
に接続するソースパッド３、ＭＯＳＦＥＴのゲート領域
に接続するゲートパッド４、温度検出用ダイオードのア
ノード領域に接続するアノードパッド５、および温度検
出用ダイオードのカソード領域に接続するカソードパッ
ド６が形成されている。ここで、ゲートパッド４、アノ
ードパッド５、およびカソードパッド６は、互いに近接
して配置される。ただし、ゲートパッド４およびアノー
ドパッド５は、互いに隣り合わないように配置される。
具体的には、ゲートパッド４およびアノードパッド５が
互いに所定間隔離れて配置され、それらの間にカソード
パッド６が配置される。一方、半導体チップ２の底面
は、特に図示しないが、ドレイン領域である。そして、
そのドレイン領域がドレインパターンＤに電気的に接続
されている。
【００１２】半導体チップ２の各電極パッドは、ボンデ
ィングワイヤにより回路基板１の対応するパターンに接
続されている。すなわち、ソースパッド３はソースワイ
ヤ７によりソースパターンＳに接続され、ゲートパッド
４はゲートワイヤ８によりゲートパターンＧに接続さ
れ、アノードパッド５はアノードワイヤ９によりアノー
ドパターンＡに接続され、そして、カソードパッド６は
カソードワイヤ１０によりカソードパターンＫに接続さ
れる。
【００１３】図２は、上記半導体装置の回路を示す図で
ある。ＭＯＳＦＥＴは、例えば、大電流を流すことがで
きるパワーＭＯＳＦＥＴであり、ゲートに所定値以上の
電位が印加されたときにＯＮ状態に制御される。温度検
出用ダイオードは、１または複数のダイオードから構成
され、ＭＯＳＦＥＴの近傍に形成される。なお、温度検
出用ダイオードが複数のダイオードから構成される場合
は、それらのダイオードが直列的に接続される。
【００１４】上記構成の半導体装置において、ＭＯＳＦ
ＥＴは、そのゲートに与えられる電位に従ってＯＮ／Ｏ
ＦＦ制御される。一方、温度検出用ダイオードには、常
に、順方向電流が流れている。このとき、カソードは、
接地レベルまたはそれに近いレベルに保持されている。
また、アノードは、各ダイオードの順方向電圧および直
列に接続されているダイオードの個数に依存する電位と
なる。例えば、各ダイオードの順方向電圧が約１Ｖであ
り、５個のダイオードが直列に接続されている場合に
は、温度検出用ダイオードのアノードの電位は、５Ｖ程
度となる。
【００１５】上記構成において、ＭＯＳＦＥＴまたはそ
の周辺の温度は、アノード／カソード間の電圧を測定す
ることにより検出される。そして、この電位が所定値を
下回った場合、ＭＯＳＦＥＴの過電流などにより温度が
上昇しているものとみなし、対応する制御（例えば、Ｍ
ＯＳＦＥＴを強制的にＯＦＦ状態にする制御）が行われ
る。
【００１６】図１に戻る。本実施形態の半導体装置にお
いては、ゲートパッド４とアノードパッド５との間にカ
ソードパッド６が配置されている。したがって、ゲート
パッド４から引き出されるゲートワイヤ８と、アノード
パッド５から引き出されるアノードワイヤ９とが互いに
接触することはない。したがって、ＭＯＳＦＥＴのゲー
トにアノード電位が印加されることはなく、ＭＯＳＦＥ
Ｔが誤ってＯＮ状態に制御されることはない。一方、本
実施形態の半導体装置においては、ゲートパッド４とカ
ソードパッド６とが隣り合っているので、ゲートパッド
４から引き出されるゲートワイヤ８と、カソードパッド
６から引き出されるカソードワイヤ１０とが互いに接触
する可能性は残る。しかし、カソードの電位は、接地レ
ベルまたはそれに近いレベルに保持されているので、Ｍ
ＯＳＦＥＴのゲートにカソード電位が印加されたとして
も、ＭＯＳＦＥＴが誤ってＯＮ状態に制御されることは
ない。これにより、フェールセーフが実現される。第２の実施形態 第２の実施形態としては、半導体チップがパッケージ２
０に実装された半導体装置を示す。以下、図３を参照し
ながら、第２の実施形態の半導体装置について説明す
る。なお、第２の実施形態の半導体装置の回路は、第１
実施形態と同じであり、図２に示した通りである。
【００１７】第２の実施形態の半導体装置では、各電極
パッドから引き出されるボンディングワイヤは、対応す
る電極端子に接続される。具体的には、図３に示すよう
に、ソースパッド３はソースワイヤ７によりソース電極
Ｓに接続され、ゲートパッド４はゲートワイヤ８により
ゲート電極Ｇに接続され、アノードパッド５はアノード
ワイヤ９によりアノード電極Ａに接続され、そして、カ
ソードパッド６はカソードワイヤ１０によりカソード電
極Ｋに接続される。ここで、これらの電極は、それぞれ
その先端部がパッケージ２０から突出するように形成さ
れている。なお、半導体チップ２の底面は、ドレイン電
極Ｄに電気的に接続されている。
【００１８】第２の実施形態において、ゲートパッド
４、アノードパッド５、およびカソードパッド６の配置
は、基本的に、第１の実施形態と同じである。すなわ
ち、ゲートパッド４およびアノードパッド５が互いに所
定間隔離れて配置され、それらの間にカソードパッド６
が配置されている。そして、この構成により、第１の実
施形態と同様の効果が得られる。
【００１９】なお、上述の実施例では、ゲートパッド
４、カソードパッド６、アノードパッド５がこの順番で
直線的に並べられているが、本発明はこれに限定される
ものではなく、これらのパッドは必ずしも直線上に並べ
られる必要はない。また、上述の実施例の半導体装置で
は、半導体チップの底面がドレイン領域となる構成であ
るが、本発明は、半導体チップの表面にドレイン領域が
形成される構成にも適用することができる。
【００２０】さらに、上述の実施例の半導体装置は、パ
ワーＭＯＳＦＥＴおよび温度検出用ダイオードを含む構
成であるが、本発明は、バイポーラトランジスタやＩＧ
ＢＴなどの他の半導体素子および温度検出用ダイオード
を含む構成にも適用可能である。
【００２１】
【発明の効果】本発明によれば、トランジスタの入力端
子ワイヤに温度検出用ダイオードのアノードワイヤが接
触することがないので、そのトランジスタが誤動作によ
りＯＮ状態に制御されることが回避される。トランジス
タの近くに温度検出用ダイオードを設けることができる
ので、トランジスタの温度上昇を的確に検出できる。
【図面の簡単な説明】
【図１】第１の実施形態の半導体装置を上方から見た図
である。
【図２】第１の実施形態の半導体装置の回路を示す図で
ある。
【図３】第２の実施形態の半導体装置を上方から見た図
である。
【符号の説明】
１ 回路基板 ２ 半導体チップ ３ ソースパッド ４ ゲートパッド ５ アノードパッド ６ カソードパッド ７ ソースワイヤ ８ ゲートワイヤ ９ アノードワイヤ １０ カソードワイヤ ２０ パッケージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６５７

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 同一半導体チップ内に形成されたトラン
    ジスタおよび温度検出用ダイオードを含む半導体装置に
    おいて、 前記トランジスタの入力端子パッドと前記温度検出用ダ
    イオードのアノードパッドとの間に前記温度検出用ダイ
    オードのカソードパッドが配置されることを特徴とする
    半導体装置。
  2. 【請求項２】 前記入力端子パッド、カソードパッド、
    およびアノードパッドが互いに近接して配置されること
    を特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記入力端子パッド、カソードパッド、
    およびアノードパッドが、前記半導体チップの中央部に
    配置されることを特徴とする請求項１または２に記載の
    半導体装置。
  4. 【請求項４】 前記トランジスタは、ＭＯＳＦＥＴであ
    ることを特徴とする請求項１〜３の何れか1項に記載の
    半導体装置。
JP2000389625A 2000-12-21 2000-12-21 半導体装置 Expired - Fee Related JP4710131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000389625A JP4710131B2 (ja) 2000-12-21 2000-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000389625A JP4710131B2 (ja) 2000-12-21 2000-12-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2002190531A true JP2002190531A (ja) 2002-07-05
JP4710131B2 JP4710131B2 (ja) 2011-06-29

Family

ID=18856135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000389625A Expired - Fee Related JP4710131B2 (ja) 2000-12-21 2000-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JP4710131B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015025422A1 (ja) * 2013-08-23 2015-02-26 三菱電機株式会社 半導体装置
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188661A (ja) * 1989-12-18 1991-08-16 Toshiba Corp 樹脂封止型半導体装置
JPH06342876A (ja) * 1992-10-06 1994-12-13 Matsushita Electron Corp 半導体装置
JPH08213441A (ja) * 1995-01-31 1996-08-20 Nec Corp ダイオードの順電圧を利用した温度検知方法
JP2000031290A (ja) * 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2000058820A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd パワー半導体素子及びパワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188661A (ja) * 1989-12-18 1991-08-16 Toshiba Corp 樹脂封止型半導体装置
JPH06342876A (ja) * 1992-10-06 1994-12-13 Matsushita Electron Corp 半導体装置
JPH08213441A (ja) * 1995-01-31 1996-08-20 Nec Corp ダイオードの順電圧を利用した温度検知方法
JP2000031290A (ja) * 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2000058820A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd パワー半導体素子及びパワーモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015025422A1 (ja) * 2013-08-23 2015-02-26 三菱電機株式会社 半導体装置
US9530766B2 (en) 2013-08-23 2016-12-27 Mitsubishi Electric Corporation Semiconductor device
JP6065979B2 (ja) * 2013-08-23 2017-01-25 三菱電機株式会社 半導体装置
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
JP4710131B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
EP0343977B1 (en) Mosfet having drain voltage detection function
JP5526849B2 (ja) 半導体装置
JPH1174407A (ja) 半導体装置
CN105810678B (zh) 半导体装置
GB2257297A (en) Sensing current in mos semiconductor devices
US6876043B1 (en) Temperature-protected semiconductor switch
JPH10116917A (ja) パワートランジスタ
JP3157715B2 (ja) 半導体集積回路
JP2002208677A (ja) 温度検出機能を備える半導体装置
JP2002190531A (ja) 半導体装置
JP4144591B2 (ja) 半導体装置
EP0540926B1 (en) Protection circuit on a lead of a power device
US11296073B2 (en) Semiconductor device
KR100326063B1 (ko) 본딩 패드용 테스트 장치
JP2005012053A (ja) 電力用半導体装置
JP2570990B2 (ja) 半導体集積回路
JP4631282B2 (ja) スイッチ回路およびそれを用いた点火装置
JPH11121683A (ja) 半導体集積回路
JP4139688B2 (ja) サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置
JP3383451B2 (ja) 半導体装置
US5396120A (en) Semiconductor integrated unit
JP3300651B2 (ja) 安定化電源装置
JPH01110746A (ja) 半導体装置
JPH10233669A (ja) 半導体リレー
JPS5850028B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees