JP2570990B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2570990B2 JP2570990B2 JP5271725A JP27172593A JP2570990B2 JP 2570990 B2 JP2570990 B2 JP 2570990B2 JP 5271725 A JP5271725 A JP 5271725A JP 27172593 A JP27172593 A JP 27172593A JP 2570990 B2 JP2570990 B2 JP 2570990B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- detection
- circuit
- external load
- load resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関
し、特に、過電流検出機能を有する半導体集積回路に関
する。
し、特に、過電流検出機能を有する半導体集積回路に関
する。
【０００２】
【従来の技術】図６は、半導体集積回路に用いられる過
電流検出回路の一従来例を示す回路図である。
電流検出回路の一従来例を示す回路図である。
【０００３】過電流検出回路100 は、米国特許第４，５
５３，０８４号明細書に開示されているものと同様のも
のであり、駆動電圧ＶD を発生するゲート駆動回路101
と、ゲートがゲート駆動回路101 に接続された出力用電
界効果トランジスタ102 と、ゲートがゲート駆動回路10
1 に接続された検出用電界効果トランジスタ103 と、検
出用電界効果トランジスタ103 のドレインと電源端子11
0 との間に接続された検出用抵抗104 と、基準電圧Ｖ0
を発生する基準電圧発生回路105 と、一方の入力端子が
検出用電界効果トランジスタ103 のドレインと検出用抵
抗104 との接続点に接続され、他方の入力端子が基準電
圧発生回路105 に接続され、出力端子が過電流検出出力
端子111 に接続されたオペアンプ106 とを含む。
５３，０８４号明細書に開示されているものと同様のも
のであり、駆動電圧ＶD を発生するゲート駆動回路101
と、ゲートがゲート駆動回路101 に接続された出力用電
界効果トランジスタ102 と、ゲートがゲート駆動回路10
1 に接続された検出用電界効果トランジスタ103 と、検
出用電界効果トランジスタ103 のドレインと電源端子11
0 との間に接続された検出用抵抗104 と、基準電圧Ｖ0
を発生する基準電圧発生回路105 と、一方の入力端子が
検出用電界効果トランジスタ103 のドレインと検出用抵
抗104 との接続点に接続され、他方の入力端子が基準電
圧発生回路105 に接続され、出力端子が過電流検出出力
端子111 に接続されたオペアンプ106 とを含む。
【０００４】ここで、出力用電界効果トランジスタ102
と検出用電界効果トランジスタ103とはともに、同一構
造のバーチカル電界効果トランジスタからなり、セル数
のみが異なるものである。また、出力用電界効果トラン
ジスタ102 のソースと検出用電界効果トランジスタ103
のソースとはともに、出力端子112 を介して外部負荷抵
抗121 の一端に接続されている。なお、外部負荷抵抗12
1 の他端はグランド端子120 に接続されている。
と検出用電界効果トランジスタ103とはともに、同一構
造のバーチカル電界効果トランジスタからなり、セル数
のみが異なるものである。また、出力用電界効果トラン
ジスタ102 のソースと検出用電界効果トランジスタ103
のソースとはともに、出力端子112 を介して外部負荷抵
抗121 の一端に接続されている。なお、外部負荷抵抗12
1 の他端はグランド端子120 に接続されている。
【０００５】次に、過電流検出回路100 の動作につい
て、出力用電界効果トランジスタ102と検出用電界効果
トランジスタ103 とのセル数の比が１０００対１であ
り、出力用電界効果トランジスタ102 のオン抵抗が１．
０Ωであるとして説明する。
て、出力用電界効果トランジスタ102と検出用電界効果
トランジスタ103 とのセル数の比が１０００対１であ
り、出力用電界効果トランジスタ102 のオン抵抗が１．
０Ωであるとして説明する。
【０００６】ゲート駆動回路101 により駆動電圧ＶD が
発生されると、出力用電界効果トランジスタ102 と検出
用電界効果トランジスタ103 とが同時に動作して、電源
端子110 から出力用電界効果トランジスタ102 を介して
外部負荷抵抗121 に電流が流れるとともに、電源端子11
0 から検出用抵抗104 および検出用電界効果トランジス
タ103 を介して外部負荷抵抗121 に電流が流れる。
発生されると、出力用電界効果トランジスタ102 と検出
用電界効果トランジスタ103 とが同時に動作して、電源
端子110 から出力用電界効果トランジスタ102 を介して
外部負荷抵抗121 に電流が流れるとともに、電源端子11
0 から検出用抵抗104 および検出用電界効果トランジス
タ103 を介して外部負荷抵抗121 に電流が流れる。
【０００７】このとき、出力用電界効果トランジスタ10
2 に流れる電流の値と検出用電界効果トランジスタ103
に流れる電流の値の比は、出力用電界効果トランジスタ
102と検出用電界効果トランジスタ103 とのセル数の比
と同一である１０００対１となる。また、出力用電界効
果トランジスタ102 のオン抵抗と検出用電界効果トラン
ジスタ103 のオン抵抗との比は、１対１／１０００とな
る。したがって、たとえば、検出用抵抗104 の抵抗値が
１．０ｋΩのときに、外部負荷抵抗121 に１．０Ａの電
流が流れたとすると、検出用電界効果トランジスタ103
に流れる電流は、 １Ａ×１．０Ω／｛（１Ω×１０００）＋１．０ｋΩ｝ ＝０．０００５Ａ となり、検出用抵抗104 に生じる電圧降下は、 ０．０００５Ａ×１．０ｋΩ ＝０．５Ｖ となる。
2 に流れる電流の値と検出用電界効果トランジスタ103
に流れる電流の値の比は、出力用電界効果トランジスタ
102と検出用電界効果トランジスタ103 とのセル数の比
と同一である１０００対１となる。また、出力用電界効
果トランジスタ102 のオン抵抗と検出用電界効果トラン
ジスタ103 のオン抵抗との比は、１対１／１０００とな
る。したがって、たとえば、検出用抵抗104 の抵抗値が
１．０ｋΩのときに、外部負荷抵抗121 に１．０Ａの電
流が流れたとすると、検出用電界効果トランジスタ103
に流れる電流は、 １Ａ×１．０Ω／｛（１Ω×１０００）＋１．０ｋΩ｝ ＝０．０００５Ａ となり、検出用抵抗104 に生じる電圧降下は、 ０．０００５Ａ×１．０ｋΩ ＝０．５Ｖ となる。
【０００８】すなわち、検出用抵抗104 に生じる電圧降
下は、外部負荷抵抗121 に流れる電流の値が大きいほど
大きくなるため、検出用抵抗104 に生じる電圧降下の大
きさをオペアンプ106 で検出することにより、外部負荷
抵抗121 に過電流が流れたか否かを検出することができ
る。具体的には、電源端子110 に印加されている電源電
圧の値から検出用抵抗104 に生じる電圧降下を引いた電
圧値が、基準電圧発生回路105 で発生されている基準電
圧Ｖ0 よりも大きいかまたは小さいかで、オペアンプ10
6 の出力信号のレベルが反転するため、過電流検出出力
端子111 に出力されるオペアンプ106 の出力信号のレベ
ルを監視することにより、外部負荷抵抗121 に過電流が
流れたか否かを検出することができる。
下は、外部負荷抵抗121 に流れる電流の値が大きいほど
大きくなるため、検出用抵抗104 に生じる電圧降下の大
きさをオペアンプ106 で検出することにより、外部負荷
抵抗121 に過電流が流れたか否かを検出することができ
る。具体的には、電源端子110 に印加されている電源電
圧の値から検出用抵抗104 に生じる電圧降下を引いた電
圧値が、基準電圧発生回路105 で発生されている基準電
圧Ｖ0 よりも大きいかまたは小さいかで、オペアンプ10
6 の出力信号のレベルが反転するため、過電流検出出力
端子111 に出力されるオペアンプ106 の出力信号のレベ
ルを監視することにより、外部負荷抵抗121 に過電流が
流れたか否かを検出することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体集積回路に用いられる過電流検出回路10
0 では、外部負荷抵抗121 以外のすべての構成要素を半
導体集積回路内に構成する必要があり、半導体集積回路
の構成が複雑になるという問題がある。また、半導体の
特性上、出力用電界効果トランジスタ102 および検出用
電界効果トランジスタ103 のオン抵抗値と検出用抵抗10
4 の抵抗値とは温度によって変動するため、外部負荷抵
抗121 に流れる過電流の値も温度によって変動し、誤検
出が生じるという問題がある。さらに、出力用電界効果
トランジスタ102 のオン抵抗値と検出用電界効果トラン
ジスタ103 のオン抵抗値と検出用抵抗104 の抵抗値との
相対比により、外部負荷抵抗121 に流れる過電流を検出
するため、製造プロセス（特に、拡散プロセス）のバラ
ツキにより、過電流の検出値を製品ごとに一定にするこ
とが困難であるという問題がある。
た従来の半導体集積回路に用いられる過電流検出回路10
0 では、外部負荷抵抗121 以外のすべての構成要素を半
導体集積回路内に構成する必要があり、半導体集積回路
の構成が複雑になるという問題がある。また、半導体の
特性上、出力用電界効果トランジスタ102 および検出用
電界効果トランジスタ103 のオン抵抗値と検出用抵抗10
4 の抵抗値とは温度によって変動するため、外部負荷抵
抗121 に流れる過電流の値も温度によって変動し、誤検
出が生じるという問題がある。さらに、出力用電界効果
トランジスタ102 のオン抵抗値と検出用電界効果トラン
ジスタ103 のオン抵抗値と検出用抵抗104 の抵抗値との
相対比により、外部負荷抵抗121 に流れる過電流を検出
するため、製造プロセス（特に、拡散プロセス）のバラ
ツキにより、過電流の検出値を製品ごとに一定にするこ
とが困難であるという問題がある。
【００１０】本発明の目的は、回路構成の簡単化，検出
精度の向上および製品バラツキの低減化が図れる過電流
検出機能を有する半導体集積回路を提供することにあ
る。
精度の向上および製品バラツキの低減化が図れる過電流
検出機能を有する半導体集積回路を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
は、駆動電圧を発生するゲート駆動回路と、該ゲート駆
動回路からの前記駆動電圧により動作する、一方の拡散
層が外部負荷抵抗に接続された出力用電界効果トランジ
スタと、該出力用電界効果トランジスタの前記一方の拡
散層と前記外部負荷抵抗との間の電流径路を囲むように
設けられた検出用コイルと、該検出用コイルに発生した
誘導起電力と所定の基準電圧とを比較するオペアンプと
を備えたことを特徴とする。
は、駆動電圧を発生するゲート駆動回路と、該ゲート駆
動回路からの前記駆動電圧により動作する、一方の拡散
層が外部負荷抵抗に接続された出力用電界効果トランジ
スタと、該出力用電界効果トランジスタの前記一方の拡
散層と前記外部負荷抵抗との間の電流径路を囲むように
設けられた検出用コイルと、該検出用コイルに発生した
誘導起電力と所定の基準電圧とを比較するオペアンプと
を備えたことを特徴とする。
【００１２】または、駆動電圧を発生するゲート駆動回
路と、該ゲート駆動回路からの前記駆動電圧により動作
する、一方の拡散層が外部負荷抵抗に接続され、他方の
拡散層が電源端子に接続された出力用電界効果トランジ
スタと、該出力用電界効果トランジスタの前記他方の拡
散層と前記電源端子との間の電流径路を囲むように設け
られた検出用コイルと、該検出用コイルに発生した誘導
起電力と所定の基準電圧とを比較するオペアンプとを備
えたことを特徴とする。
路と、該ゲート駆動回路からの前記駆動電圧により動作
する、一方の拡散層が外部負荷抵抗に接続され、他方の
拡散層が電源端子に接続された出力用電界効果トランジ
スタと、該出力用電界効果トランジスタの前記他方の拡
散層と前記電源端子との間の電流径路を囲むように設け
られた検出用コイルと、該検出用コイルに発生した誘導
起電力と所定の基準電圧とを比較するオペアンプとを備
えたことを特徴とする。
【００１３】
【作用】本発明の半導体集積回路は、出力用電界効果ト
ランジスタの一方の拡散層と外部負荷抵抗との間の電流
径路を囲むように設けられた検出用コイル、または、出
力用電界効果トランジスタの他方の拡散層と電源端子と
の間の電流径路を囲むように設けられた検出用コイルを
備えることにより、検出用コイルに発生する誘導起電力
の大きさは外部負荷抵抗に瞬間的に流れる電流の大きさ
に比例するため、検出用コイルに発生する誘導起電力の
大きさを監視するだけで、外部負荷抵抗に過電流が流れ
たことを検出することができる。
ランジスタの一方の拡散層と外部負荷抵抗との間の電流
径路を囲むように設けられた検出用コイル、または、出
力用電界効果トランジスタの他方の拡散層と電源端子と
の間の電流径路を囲むように設けられた検出用コイルを
備えることにより、検出用コイルに発生する誘導起電力
の大きさは外部負荷抵抗に瞬間的に流れる電流の大きさ
に比例するため、検出用コイルに発生する誘導起電力の
大きさを監視するだけで、外部負荷抵抗に過電流が流れ
たことを検出することができる。
【００１４】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。
して説明する。
【００１５】図１は、本発明の半導体集積回路の第１の
実施例に用いられる過電流検出回路を示す回路図であ
る。
実施例に用いられる過電流検出回路を示す回路図であ
る。
【００１６】過電流検出回路１０は、駆動電圧ＶD を発
生するゲート駆動回路１１と、ゲート駆動回路１１から
の駆動電圧ＶD により動作する、ソースが出力端子２２
を介して外部負荷抵抗３１の一端に接続された出力用電
界効果トランジスタ１２と、出力用電界効果トランジス
タ１２のソースと外部負荷抵抗３１との間の電流径路を
囲むように設けられた検出用コイル１３と、基準電圧Ｖ
0 を発生する基準電圧発生回路１４と、検出用コイル１
３に発生した誘導起電力と基準電圧Ｖ0 とを比較するオ
ペアンプ１５とを備えている。
生するゲート駆動回路１１と、ゲート駆動回路１１から
の駆動電圧ＶD により動作する、ソースが出力端子２２
を介して外部負荷抵抗３１の一端に接続された出力用電
界効果トランジスタ１２と、出力用電界効果トランジス
タ１２のソースと外部負荷抵抗３１との間の電流径路を
囲むように設けられた検出用コイル１３と、基準電圧Ｖ
0 を発生する基準電圧発生回路１４と、検出用コイル１
３に発生した誘導起電力と基準電圧Ｖ0 とを比較するオ
ペアンプ１５とを備えている。
【００１７】ここで、出力用電界効果トランジスタ１２
のゲートはゲート駆動回路１１に接続され、ドレインは
電源端子２０に接続されている。検出用コイル１３の一
端はグランド端子３０に接続されており、検出用コイル
１３の他端はオペアンプ１５の一方の入力端子に接続さ
れている。オペアンプ１５の他方の入力端子は基準電圧
発生回路１４に接続され、オペアンプ１５の出力端子は
過電流検出出力端子２１に接続されている。外部負荷抵
抗３１の他端はグランド端子３０に接続されている。
のゲートはゲート駆動回路１１に接続され、ドレインは
電源端子２０に接続されている。検出用コイル１３の一
端はグランド端子３０に接続されており、検出用コイル
１３の他端はオペアンプ１５の一方の入力端子に接続さ
れている。オペアンプ１５の他方の入力端子は基準電圧
発生回路１４に接続され、オペアンプ１５の出力端子は
過電流検出出力端子２１に接続されている。外部負荷抵
抗３１の他端はグランド端子３０に接続されている。
【００１８】次に、過電流検出回路１０の動作について
説明する。
説明する。
【００１９】ゲート駆動回路１１で駆動電圧ＶD が発生
されると、出力用電界効果トランジスタ１２のゲートに
駆動電圧ＶD が印加され、出力用電界効果トランジスタ
１２が動作する。これにより、出力用電界効果トランジ
スタ１２のドレインおよびソース，出力端子２２および
外部負荷抵抗３１を介して、電源端子２０からグランド
端子３０に電流が流れる。このとき、出力端子２２を囲
むようにして設けられた検出用コイル１３に誘導起電力
（以下、「起電力」と称する。）が発生し、この起電力
により発生した電圧がオペアンプ１５の一方の入力端子
に印加される。この起電力により発生した電圧が、基準
電圧発生回路１４で発生されている基準電圧Ｖ0 よりも
大きいかまたは小さいかによって、オペアンプ１５の出
力信号のレベルが反転する。なお、基準電圧Ｖ0 の大き
さは、外部負荷抵抗３１に規定内の電流が流れている場
合に検出用コイル１３に発生する起電力による電圧の大
きさよりも大きくされている。
されると、出力用電界効果トランジスタ１２のゲートに
駆動電圧ＶD が印加され、出力用電界効果トランジスタ
１２が動作する。これにより、出力用電界効果トランジ
スタ１２のドレインおよびソース，出力端子２２および
外部負荷抵抗３１を介して、電源端子２０からグランド
端子３０に電流が流れる。このとき、出力端子２２を囲
むようにして設けられた検出用コイル１３に誘導起電力
（以下、「起電力」と称する。）が発生し、この起電力
により発生した電圧がオペアンプ１５の一方の入力端子
に印加される。この起電力により発生した電圧が、基準
電圧発生回路１４で発生されている基準電圧Ｖ0 よりも
大きいかまたは小さいかによって、オペアンプ１５の出
力信号のレベルが反転する。なお、基準電圧Ｖ0 の大き
さは、外部負荷抵抗３１に規定内の電流が流れている場
合に検出用コイル１３に発生する起電力による電圧の大
きさよりも大きくされている。
【００２０】外部負荷抵抗３１に過電流が流れた場合に
は、検出用コイル１３に発生する起電力が大きくなり、
この起電力により発生した電圧が基準電圧Ｖ0 よりも大
きくなる。したがって、過電流検出出力端子２１に出力
されるオペアンプ１５の出力信号のレベルを監視するこ
とにより、外部負荷抵抗３１に過電流が流れたか否かを
検出することができる。
は、検出用コイル１３に発生する起電力が大きくなり、
この起電力により発生した電圧が基準電圧Ｖ0 よりも大
きくなる。したがって、過電流検出出力端子２１に出力
されるオペアンプ１５の出力信号のレベルを監視するこ
とにより、外部負荷抵抗３１に過電流が流れたか否かを
検出することができる。
【００２１】次に、過電流検出回路１０の出力端子２２
の部分の具体的構成について、図２および図３をそれぞ
れ参照して説明する。
の部分の具体的構成について、図２および図３をそれぞ
れ参照して説明する。
【００２２】過電流検出回路１０の出力端子２２の部分
は、図２に示すように、出力端子２２を構成するボンデ
ィングパッド４１と、一端がパッド側コンタクト４３
1 ，下部導電パターン４４およびパターン側コンタクト
４３2 を介してボンディングパッド４１と電気的に接続
された導電パターン４２と、一端がボンディングパッド
４１と電気的に接続されるとともに他端が外部負荷抵抗
３１（図１参照）と電気的に接続されたボンディングワ
イヤ４５とを含む。ここで、導電パターン４２の他端
は、出力用電界効果トランジスタ１２のソース（図１参
照）に接続されている。また、検出用コイル１３は、ボ
ンディングパッド４１を囲むように形成されている。
は、図２に示すように、出力端子２２を構成するボンデ
ィングパッド４１と、一端がパッド側コンタクト４３
1 ，下部導電パターン４４およびパターン側コンタクト
４３2 を介してボンディングパッド４１と電気的に接続
された導電パターン４２と、一端がボンディングパッド
４１と電気的に接続されるとともに他端が外部負荷抵抗
３１（図１参照）と電気的に接続されたボンディングワ
イヤ４５とを含む。ここで、導電パターン４２の他端
は、出力用電界効果トランジスタ１２のソース（図１参
照）に接続されている。また、検出用コイル１３は、ボ
ンディングパッド４１を囲むように形成されている。
【００２３】ボンディングパッド４１，下部導電パター
ン４４および導電パターン４２と反対側の検出用コイル
１３はそれぞれ、図３に示すように、下部絶縁膜５２を
介して半導体基板５１上に形成されている。なお、下部
導電パターン４４の上部および周辺部には上部絶縁膜５
３が形成されており、ボンディングパッド４１と下部導
電パターン４４とは、上部絶縁膜５３に形成されたパッ
ド側コンタクト４３1を介して電気的に接続されてい
る。また、下部導電パターン４４と導電パターン４２と
は、上部絶縁膜５３に形成されたパターン側コンタクト
４３2 を介して電気的に接続されている。導電パターン
４２側の検出用コイル１３は、上部絶縁膜５３を介して
下部導電パターン４４上に形成されている。
ン４４および導電パターン４２と反対側の検出用コイル
１３はそれぞれ、図３に示すように、下部絶縁膜５２を
介して半導体基板５１上に形成されている。なお、下部
導電パターン４４の上部および周辺部には上部絶縁膜５
３が形成されており、ボンディングパッド４１と下部導
電パターン４４とは、上部絶縁膜５３に形成されたパッ
ド側コンタクト４３1を介して電気的に接続されてい
る。また、下部導電パターン４４と導電パターン４２と
は、上部絶縁膜５３に形成されたパターン側コンタクト
４３2 を介して電気的に接続されている。導電パターン
４２側の検出用コイル１３は、上部絶縁膜５３を介して
下部導電パターン４４上に形成されている。
【００２４】導電パターン４２を流れてくる電流は、パ
ターン側コンタクト４３2 ，下部導電パターン４４，パ
ッド側コンタクト４３1 ，ボンディングパッド４１およ
びボンディングワイヤ４５を介して外部負荷抵抗３１に
流れる。このとき、この電流の電流径路は検出用コイル
１３の内側を通っているため、検出用コイル１３に起電
力が発生する。
ターン側コンタクト４３2 ，下部導電パターン４４，パ
ッド側コンタクト４３1 ，ボンディングパッド４１およ
びボンディングワイヤ４５を介して外部負荷抵抗３１に
流れる。このとき、この電流の電流径路は検出用コイル
１３の内側を通っているため、検出用コイル１３に起電
力が発生する。
【００２５】たとえば、検出用コイル１３の内周ＤI ＝
４５０［μｍ］，検出用コイル１３の外周ＤO ＝５００
［μｍ］および検出用コイル１３の巻数Ｎ＝３［Ｔ］と
すると、検出用コイル１３のインダクタンスＬは、 Ｌ＝｛３９ａ2Ｎ2／（８ａ＋１１ｂ）｝×１０-6 ［Ｈ］ ここで、ａ＝（ＤO＋ＤI）／４ ｂ＝（ＤO−ＤI）／２ より、８．１［ｎＨ］となる。したがって、導電パター
ン４２を流れてくる電流の時間変化ｄｉ＝５［Ａ］およ
びこの電流の立上り時間ｄｔ＝１．０［μＳ］とする
と、検出用コイル１３に発生する起電力ｅは、 ｅ＝Ｌ×ｄｉ／ｄｔ ［Ｖ］ より、４０［ｍＶ］となる。
４５０［μｍ］，検出用コイル１３の外周ＤO ＝５００
［μｍ］および検出用コイル１３の巻数Ｎ＝３［Ｔ］と
すると、検出用コイル１３のインダクタンスＬは、 Ｌ＝｛３９ａ2Ｎ2／（８ａ＋１１ｂ）｝×１０-6 ［Ｈ］ ここで、ａ＝（ＤO＋ＤI）／４ ｂ＝（ＤO−ＤI）／２ より、８．１［ｎＨ］となる。したがって、導電パター
ン４２を流れてくる電流の時間変化ｄｉ＝５［Ａ］およ
びこの電流の立上り時間ｄｔ＝１．０［μＳ］とする
と、検出用コイル１３に発生する起電力ｅは、 ｅ＝Ｌ×ｄｉ／ｄｔ ［Ｖ］ より、４０［ｍＶ］となる。
【００２６】図４は、本発明の半導体集積回路の第２の
実施例に用いられる過電流検出回路を示す回路図であ
る。
実施例に用いられる過電流検出回路を示す回路図であ
る。
【００２７】過電流検出回路６０は、駆動電圧ＶD を発
生するゲート駆動回路６１と、ゲート駆動回路６１から
の駆動電圧ＶD により動作する、ソースが出力端子７２
を介して外部負荷抵抗８１の一端に接続され、ドレイン
が電源端子７０に接続されたた出力用電界効果トランジ
スタ６２と、出力用電界効果トランジスタ６２のドレイ
ンと電源端子７０との間の電流径路を囲むように設けら
れた検出用コイル６３と、基準電圧Ｖ0 を発生する基準
電圧発生回路６４と、検出用コイル６３に発生した起電
力（誘導起電力）と基準電圧Ｖ0 とを比較するオペアン
プ６５とを備えている。
生するゲート駆動回路６１と、ゲート駆動回路６１から
の駆動電圧ＶD により動作する、ソースが出力端子７２
を介して外部負荷抵抗８１の一端に接続され、ドレイン
が電源端子７０に接続されたた出力用電界効果トランジ
スタ６２と、出力用電界効果トランジスタ６２のドレイ
ンと電源端子７０との間の電流径路を囲むように設けら
れた検出用コイル６３と、基準電圧Ｖ0 を発生する基準
電圧発生回路６４と、検出用コイル６３に発生した起電
力（誘導起電力）と基準電圧Ｖ0 とを比較するオペアン
プ６５とを備えている。
【００２８】ここで、出力用電界効果トランジスタ６２
のゲートはゲート駆動回路６１に接続されている。検出
用コイル６３の一端は電源端子７０に接続されており、
検出用コイル１３の他端はオペアンプ６５の一方の入力
端子に接続されている。オペアンプ６５の他方の入力端
子は基準電圧発生回路６４に接続されており、オペアン
プ６５の出力端子は過電流検出出力端子７１に接続され
ている。外部負荷抵抗８１の他端はグランド端子８０に
接続されている。
のゲートはゲート駆動回路６１に接続されている。検出
用コイル６３の一端は電源端子７０に接続されており、
検出用コイル１３の他端はオペアンプ６５の一方の入力
端子に接続されている。オペアンプ６５の他方の入力端
子は基準電圧発生回路６４に接続されており、オペアン
プ６５の出力端子は過電流検出出力端子７１に接続され
ている。外部負荷抵抗８１の他端はグランド端子８０に
接続されている。
【００２９】次に、過電流検出回路６０の動作について
説明する。
説明する。
【００３０】ゲート駆動回路６１で駆動電圧ＶD が発生
されると、出力用電界効果トランジスタ６２のゲートに
駆動電圧ＶD が印加され、出力用電界効果トランジスタ
６２が動作する。これにより、出力用電界効果トランジ
スタ６２のドレインおよびソース，出力端子７２および
外部負荷抵抗８１を介して、電源端子７０からグランド
端子８０に電流が流れる。このとき、出力用電界効果ト
ランジスタ６２のドレインと電源端子７０との間の電流
径路を囲むように設けられた検出用コイル６３に起電力
が発生し、この起電力により発生した電圧がオペアンプ
６５の一方の入力端子に印加される。この起電力により
発生した電圧が、基準電圧発生回路６４で発生されてい
る基準電圧Ｖ0 よりも大きいかまたは小さいかによっ
て、オペアンプ６５の出力信号のレベルが反転する。な
お、基準電圧Ｖ0 の大きさは、外部負荷抵抗８１に規定
内の電流が流れている場合に検出用コイル６３に発生す
る起電力による電圧の大きさよりも大きくされている。
されると、出力用電界効果トランジスタ６２のゲートに
駆動電圧ＶD が印加され、出力用電界効果トランジスタ
６２が動作する。これにより、出力用電界効果トランジ
スタ６２のドレインおよびソース，出力端子７２および
外部負荷抵抗８１を介して、電源端子７０からグランド
端子８０に電流が流れる。このとき、出力用電界効果ト
ランジスタ６２のドレインと電源端子７０との間の電流
径路を囲むように設けられた検出用コイル６３に起電力
が発生し、この起電力により発生した電圧がオペアンプ
６５の一方の入力端子に印加される。この起電力により
発生した電圧が、基準電圧発生回路６４で発生されてい
る基準電圧Ｖ0 よりも大きいかまたは小さいかによっ
て、オペアンプ６５の出力信号のレベルが反転する。な
お、基準電圧Ｖ0 の大きさは、外部負荷抵抗８１に規定
内の電流が流れている場合に検出用コイル６３に発生す
る起電力による電圧の大きさよりも大きくされている。
【００３１】外部負荷抵抗８１に過電流が流れた場合に
は、検出用コイル６３に発生する起電力が大きくなり、
この起電力により発生した電圧が基準電圧Ｖ0 よりも大
きくなる。したがって、過電流検出出力端子７１に出力
されるオペアンプ６５の出力信号のレベルを監視するこ
とにより、外部負荷抵抗８１に過電流が流れたか否かを
検出することができる。
は、検出用コイル６３に発生する起電力が大きくなり、
この起電力により発生した電圧が基準電圧Ｖ0 よりも大
きくなる。したがって、過電流検出出力端子７１に出力
されるオペアンプ６５の出力信号のレベルを監視するこ
とにより、外部負荷抵抗８１に過電流が流れたか否かを
検出することができる。
【００３２】次に、過電流検出回路６０の検出用コイル
６３の部分の具体的構成について、図５を参照して説明
する。
６３の部分の具体的構成について、図５を参照して説明
する。
【００３３】過電流検出回路６０の検出用コイル６３の
部分は、一端が出力用電界効果トランジスタ６２のドレ
インと電気的に接続された第１の導電パターン９１1
と、一端が第２のコンタクト９２2 ，下部導電パターン
９３および第１のコンタクト９２1 を介して第１の導電
パターン９１1 と電気的に接続され、他端が電源端子７
０と電気的に接続された第２の導電パターン９１2 と、
図示左側部分が下部導電パターン９３上に形成され、図
示右側部分が第１の導電パターン９１1 下に形成された
検出用コイル６３とを含む。
部分は、一端が出力用電界効果トランジスタ６２のドレ
インと電気的に接続された第１の導電パターン９１1
と、一端が第２のコンタクト９２2 ，下部導電パターン
９３および第１のコンタクト９２1 を介して第１の導電
パターン９１1 と電気的に接続され、他端が電源端子７
０と電気的に接続された第２の導電パターン９１2 と、
図示左側部分が下部導電パターン９３上に形成され、図
示右側部分が第１の導電パターン９１1 下に形成された
検出用コイル６３とを含む。
【００３４】ここで、検出用コイル６３は、図示左側部
分が下部導電パターン９３上に形成されるとともに、図
示右側部分が第１の導電パターン９１1 下に形成される
ことにより、出力用電界効果トランジスタ６２のドレイ
ンと電源端子７０との間の電流径路が、検出用コイル６
３の内側を通るようにされている。その結果、この電流
径路に電流が流れることにより、検出用コイル６３に起
電力が発生する。このとき発生する起電力の大きさは、
図１に示した過電流検出回路１０の検出用コイル１３に
発生する起電力の大きさと同様にして、この電流径路に
流れる電流の時間変化の大きさに比例するため、過電流
検出出力端子７１に出力されるオペアンプ６５の出力信
号のレベルを監視することにより、外部負荷抵抗８１に
過電流が流れたか否かを検出することができる。
分が下部導電パターン９３上に形成されるとともに、図
示右側部分が第１の導電パターン９１1 下に形成される
ことにより、出力用電界効果トランジスタ６２のドレイ
ンと電源端子７０との間の電流径路が、検出用コイル６
３の内側を通るようにされている。その結果、この電流
径路に電流が流れることにより、検出用コイル６３に起
電力が発生する。このとき発生する起電力の大きさは、
図１に示した過電流検出回路１０の検出用コイル１３に
発生する起電力の大きさと同様にして、この電流径路に
流れる電流の時間変化の大きさに比例するため、過電流
検出出力端子７１に出力されるオペアンプ６５の出力信
号のレベルを監視することにより、外部負荷抵抗８１に
過電流が流れたか否かを検出することができる。
【００３５】以上の説明においては、図１および図４に
それぞれ示したように、出力用電界効果トランジスタ１
２，６２としては、ＮＭＯＳタイプのトランジスタを用
いたが、ＰＭＯＳタイプのトランジスタを用いてもよ
い。なお、この場合には、ソースおよびドレインの向き
がＮＭＯＳタイプのトランジスタを用いた場合と逆にな
る。
それぞれ示したように、出力用電界効果トランジスタ１
２，６２としては、ＮＭＯＳタイプのトランジスタを用
いたが、ＰＭＯＳタイプのトランジスタを用いてもよ
い。なお、この場合には、ソースおよびドレインの向き
がＮＭＯＳタイプのトランジスタを用いた場合と逆にな
る。
【００３６】
【発明の効果】本発明は、上述のとおり構成されている
ので、次の効果を奏する。
ので、次の効果を奏する。
【００３７】検出用コイルを用いて外部負荷抵抗に流れ
る過電流を検出することができるため、回路構成が簡単
化できる。また、検出用抵抗および電界効果トランジス
タのオン抵抗比を利用した場合に比べて、温度による特
性変動を少なくすることができるため、検出精度の向上
および製品バラツキの低減化が図れる。
る過電流を検出することができるため、回路構成が簡単
化できる。また、検出用抵抗および電界効果トランジス
タのオン抵抗比を利用した場合に比べて、温度による特
性変動を少なくすることができるため、検出精度の向上
および製品バラツキの低減化が図れる。
【図１】本発明の半導体集積回路の第１の実施例に用い
られる過電流検出回路を示す回路図である。
られる過電流検出回路を示す回路図である。
【図２】図１に示した過電流検出回路の出力端子の部分
の具体的構成を示す平面図である。
の具体的構成を示す平面図である。
【図３】図２に示したＡ−Ａ線から見た断面図である。
【図４】本発明の半導体集積回路の第２の実施例に用い
られる過電流検出回路を示す回路図である。
られる過電流検出回路を示す回路図である。
【図５】図４に示した過電流検出回路の検出用コイルの
部分の具体的構成を示す平面図である。
部分の具体的構成を示す平面図である。
【図６】半導体集積回路に用いられる過電流検出回路の
一従来例を示す回路図である。
一従来例を示す回路図である。
１０，６０ 過電流検出回路 １１，６１ ゲート駆動回路 １２，６２ 出力用電界効果トランジスタ １３，６３ 検出用コイル １４，６４ 基準電圧発生回路 １５，６５ オペアンプ ２０，７０ 電源端子 ２１，７１ 過電流検出出力端子 ２２，７２ 出力端子 ３０，８０ グランド端子 ３１，８１ 外部負荷抵抗 ４１ ボンディングパッド ４２ 導電パターン ４３1 パッド側コンタクト ４３2 パターン側コンタクト ４４ 下部導電パターン ４５ ボンディングワイヤ ５１ 半導体基板 ５２ 下部絶縁膜 ５３ 上部絶縁膜 ９１1 第１の導電パターン ９１2 第２の導電パターン ９２1 第１のコンタクト ９２2 第２のコンタクト ９３ 下部導電パターン ＶD 駆動電圧 Ｖ0 基準電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｆ 21/822 Ｈ０２Ｍ 1/00 Ｈ 27/04 3/00 Ｃ Ｈ０２Ｍ 1/00 Ｈ０１Ｌ 27/04 Ｈ 3/00
Claims (2)
- 【請求項１】 駆動電圧を発生するゲート駆動回路と、 該ゲート駆動回路からの前記駆動電圧により動作する、
一方の拡散層が外部負荷抵抗に接続された出力用電界効
果トランジスタと、 該出力用電界効果トランジスタの前記一方の拡散層と前
記外部負荷抵抗との間の電流径路を囲むように設けられ
た検出用コイルと、 該検出用コイルに発生した誘導起電力と所定の基準電圧
とを比較するオペアンプとを備えたことを特徴とする半
導体集積回路。 - 【請求項２】 駆動電圧を発生するゲート駆動回路と、 該ゲート駆動回路からの前記駆動電圧により動作する、
一方の拡散層が外部負荷抵抗に接続され、他方の拡散層
が電源端子に接続された出力用電界効果トランジスタ
と、 該出力用電界効果トランジスタの前記他方の拡散層と前
記電源端子との間の電流径路を囲むように設けられた検
出用コイルと、 該検出用コイルに発生した誘導起電力と所定の基準電圧
とを比較するオペアンプとを備えたことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271725A JP2570990B2 (ja) | 1993-10-29 | 1993-10-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271725A JP2570990B2 (ja) | 1993-10-29 | 1993-10-29 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131316A JPH07131316A (ja) | 1995-05-19 |
| JP2570990B2 true JP2570990B2 (ja) | 1997-01-16 |
Family
ID=17503976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5271725A Expired - Lifetime JP2570990B2 (ja) | 1993-10-29 | 1993-10-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570990B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3460802B2 (ja) | 1999-02-04 | 2003-10-27 | 沖電気工業株式会社 | 半導体装置 |
| FR2819953B1 (fr) * | 2001-01-24 | 2003-06-13 | St Microelectronics Sa | Commutateur de puissance a asservissement en di/dt |
| JP5172287B2 (ja) * | 2007-11-19 | 2013-03-27 | 株式会社東芝 | 集積回路装置 |
| US10048296B2 (en) | 2013-04-14 | 2018-08-14 | Infineon Technologies Ag | Detection of current change in an integrated circuit |
| JP6350422B2 (ja) * | 2015-07-08 | 2018-07-04 | トヨタ自動車株式会社 | 電力変換装置 |
| CN108267677B (zh) * | 2016-12-29 | 2020-09-04 | 中车株洲电力机车研究所有限公司 | 一种基于罗氏线圈的igct阳极电流检测装置及方法 |
-
1993
- 1993-10-29 JP JP5271725A patent/JP2570990B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131316A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424018B1 (en) | Semiconductor device having a hall-effect element | |
| US4994904A (en) | MOSFET having drain voltage detection function | |
| JP2004207477A (ja) | ホール素子を有する半導体装置 | |
| EP0415439A2 (en) | Composite semiconductor device having function for overcurrent detection | |
| JPH09191103A (ja) | 電流検出手段を有する半導体装置 | |
| JP2570990B2 (ja) | 半導体集積回路 | |
| US5128823A (en) | Power semiconductor apparatus | |
| SE432155B (sv) | Kopplingsanordning med ett stralningsdetektorelement av pyroelktriskt material | |
| JPH06500668A (ja) | Ｃｍｏｓ技術のモノリシック集積センサ回路 | |
| US20020070408A1 (en) | Electrostatic discharge protection for mosfets | |
| JP3132587B2 (ja) | パワーデバイスの過熱検出回路 | |
| TWI440272B (zh) | 用於限制非鏡像電流的方法及其電路 | |
| US20020096739A1 (en) | Semiconductor device | |
| US20050121700A1 (en) | Magnetic field effect transistor, latch and method | |
| JPH11121683A (ja) | 半導体集積回路 | |
| US5990533A (en) | Semiconductor device including a magnetoresistance effect element functioning as a current detector | |
| US6566721B2 (en) | Semiconductor device | |
| EP0198468B1 (en) | Protective device for integrated circuit | |
| JP4139688B2 (ja) | サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 | |
| US5241213A (en) | Buried zener diode having auxiliary zener junction access path | |
| US5396120A (en) | Semiconductor integrated unit | |
| JP3383451B2 (ja) | 半導体装置 | |
| JP3995043B2 (ja) | 熱保護機能付き半導体集積回路 | |
| JP3204227B2 (ja) | 半導体装置 | |
| JPH08139200A (ja) | トランジスタ・ゲート駆動電圧発生回路及びそのトランジスタの製造方法 |