JP3995043B2

JP3995043B2 - 熱保護機能付き半導体集積回路

Info

Publication number: JP3995043B2
Application number: JP2003040502A
Authority: JP
Inventors: 倫章山
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2003-02-19
Filing date: 2003-02-19
Publication date: 2007-10-24
Anticipated expiration: 2023-02-19
Also published as: JP2004253936A

Description

【０００１】
【発明の属する技術分野】
本発明は、電動機やコイルなどの負荷を駆動するためのパワートランジスタと、そのパワートランジスタを異常温度上昇から保護するための熱保護回路を有する、熱保護機能付き半導体集積回路（以下、ＩＣ）に関する。
【０００２】
【従来の技術】
従来から、過負荷などによる異常温度上昇から、負荷を駆動するパワートランジスタを保護するための熱保護回路をＩＣ内に設けることが行われている。
【０００３】
図１０は、従来のそのような熱保護回路の構成を示す図である（特許文献１参照）。図１０において、温度検出用ＮＰＮ型バイポーラトランジスタ（以下、温度検出トランジスタ）Ｑｓａは、パワー用ＮＰＮ型バイポーラトランジスタ（以下、パワートランジスタ）ＱＡの近傍に、熱的に結合されるように、配置されている。温度検出トランジスタＱｓａのエミッタはグランド電位Ｖｇｎｄ点に接続され、そのベースには基準電位Ｖｒｅｆが供給される。また、温度検出トランジスタＱｓａのコレクタが、サーマルシャットダウン検出回路Ｄ−ＴＳＤに接続されている。基準電位Ｖｒｅｆは、定電圧電源ＣＶ２から得られる定電圧を抵抗器Ｒ１、Ｒ２で分圧して、温度検出動作に適した値に設定されている。
【０００４】
温度検出トランジスタＱｓａのベース−エミッタ間電圧Ｖｂｅは、約−２ｍＶ／℃の負の温度特性を有している。温度検出トランジスタＱｓａはパワートランジスタＱＡと熱結合されているから、パワートランジスタＱＡの温度上昇に連れて温度検出トランジスタＱｓａの温度も上昇し、ベース−エミッタ間電圧Ｖｂｅは低下する。
【０００５】
パワートランジスタＱＡの接合部の接合温度Ｔｊが所定の保護されるべき温度（例えば、１７５℃）に達すると、温度検出トランジスタＱｓａの動作状態（コレクタ電位Ｖｑｓａ）をサーマルシャットダウン検出回路Ｄ−ＴＳＤが検出し、サーマルシャットダウン信号Ｓｔｓｄを発生する。
【０００６】
このサーマルシャットダウン信号Ｓｔｓｄにより、パワートランジスタＱＡへの駆動信号をオフして、熱破壊から保護している。
【０００７】
【特許文献１】
特公平６−１６５４０号公報
【０００８】
【発明が解決しようとする課題】
しかし、パワートランジスタＱＡにより駆動される負荷が、図１１のように電動機や、コイルなどのインダクタンス負荷である場合には、温度検出動作に誤動作を引き起こしてしまう。この誤動作について、以下説明する。
【０００９】
図１１において、パワートランジスタＱＡ〜ＱＤはパワー用ＮＰＮ型バイポーラトランジスタであり、ＤＡ、ＤＢはフライホイール・ダイオードであり、モータＭを正方向或いは逆方向に速度制御する。
【００１０】
正転のときにパワートランジスタＱＣ、ＱＢが選択され、パワートランジスタＱＣが例えばＰＷＭ制御によるオン／オフを行い、パワートランジスタＱＢがオンしている。パワートランジスタＱＤ、ＱＡはオフのままである。パワートランジスタＱＣがオンのとき、電源電位ＶｃｃからＱＣ→Ｍ→ＱＢ→グランド電位Ｖｇｎｄへと電流が流れる。また、パワートランジスタＱＣがオフのとき、Ｍ→ＱＢ→グランド電位Ｖｇｎｄ→ダイオードＤＡへと電流が流れる。このパワートランジスタＱＣがオフのときには、パワートランジスタＱＡのコレクタ電位Ｖｑａはグランド電位Ｖｇｎｄよりも低い負電位になる。
【００１１】
パワートランジスタＱＡと温度検出トランジスタＱｓａとの間には、グランド電位に接続されたＰ型分離領域が形成されているから、パワートランジスタＱＡのコレクタと、Ｐ型分離領域と、温度検出トランジスタＱｓａのコレクタとの間に、寄生ラテラルＮＰＮバイポーラトランジスタ（以下、寄生トランジスタ）Ｑｐｓが形成されている。
【００１２】
したがって、パワートランジスタＱＡのコレクタ電位Ｖｑａが負電位になると、寄生トランジスタＱｐｓが導通し、温度検出トランジスタＱｓａの動作とは無関係に、そのコレクタ電位Ｖｑｓａが低下する。これにより、サーマルシャットダウン検出回路Ｄ−ＴＳＤが動作し、サーマルシャットダウン信号Ｓｔｓｄを、誤って発生してしまう。
【００１３】
このような誤動作は、温度検出トランジスタＱｓａを熱源であるパワートランジスタＱＡから長い距離だけ離れた位置に配置すれば避けることができる。しかし、その距離を離すことによって、温度検出の感度が下がり、過熱保護を行いたいパワートランジスタＱＡの温度に対して正確に温度検出することが困難になる。
【００１４】
そこで、本発明は、電動機やコイルなどの負荷を駆動するためのパワートランジスタの近傍に、寄生トランジスタによる影響を受けることのない温度検出トランジスタを配置し、より正確にパワートランジスタの過熱保護を行えるＩＣを提供することを目的とする。
【００１５】
また、複数のパワートランジスタに個々に近接して、寄生トランジスタによる影響を受けることのない温度検出トランジスタをそれぞれ配置し、チップサイズを増大させることなく、より正確に各パワートランジスタの過熱保護を行えるＩＣを提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１に記載の熱保護機能付きＩＣは、コレクタ電位が正電位から負電位にわたって変化するとともに温度検出対象となるパワートランジスタと、前記パワートランジスタに対して単一基板上に電気的に分離するように配置され、前記パワートランジスタとの間に寄生して前記パワートランジスタのコレクタ電位が負電位になることにより導通する寄生トランジスタを伴うパワートランジスタ温度検出用ＮＰＮ型バイポーラトランジスタ（以下、温度検出トランジスタ）と、前記温度検出トランジスタのエミッタ電位と特定電位点に基づく基準電位とを比較して熱保護信号を出力する比較器とを有し、
前記温度検出トランジスタは、コレクタが第１電源電位点に接続され、ベースが前記比較器における前記基準電位を決めている前記特定電位点に接続され、エミッタが電流通過手段を介して第２電源電位点に接続されることで前記寄生トランジスタのオンによる影響をなくしたことを特徴とする。
【００１７】
請求項２に記載の熱保護機能付きＩＣは、コレクタ電位が正電位から負電位にわたって変化するとともに温度検出対象となる複数のパワートランジスタと、前記複数のパワートランジスタに対応してそれぞれ単一基板上に電気的に分離するように配置され、対応する前記パワートランジスタとの間に寄生して前記パワートランジスタのコレクタ電位が負電位になることにより導通する寄生トランジスタを伴う複数のパワートランジスタ温度検出用ＮＰＮ型バイポーラトランジスタ（以下、温度検出トランジスタ）と、前記複数の温度検出トランジスタの各エミッタ電位と特定電位点に基づく基準電位とを比較し、各エミッタ電位の内の１つでも比較条件を満たすときに熱保護信号を出力する比較器とを有し、
前記複数の温度検出トランジスタのそれぞれは、コレクタが第１電源電位点に接続され、ベースが前記比較器における前記基準電位を決めている前記特定電位点に接続され、エミッタが電流通過手段を介して第２電源電位点に接続される、ことを特徴とする。
【００１８】
請求項３に記載の熱保護機能付きＩＣは、請求項１または２に記載の熱保護機能付き半導体集積回路において、前記特定電位は、前記第１電源電位であることを特徴とする。
【００１９】
請求項４に記載の熱保護機能付きＩＣは、請求項１または２に記載の熱保護機能付き半導体集積回路において、前記特定電位は、前記第１電源電位とは独立に決定できることを特徴とする。
【００２０】
請求項５に記載の熱保護機能付きＩＣは、請求項１乃至４のいずれかに記載の熱保護機能付き半導体集積回路において、前記基準電位は、前記第１電源電位からバンドギャップ定電圧回路により発生される定電圧だけ低くして得ることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の熱保護機能付きＩＣの実施の形態について、図を参照して説明する。
【００２２】
図１は、本発明の第１の実施の形態に係る熱保護回路の構成を示す図であり、図２は、図１の動作を説明するための特性図である。
【００２３】
図１において、温度検出用ＮＰＮ型バイポーラトランジスタ（以下、温度検出トランジスタ）Ｑｓａは、パワー用ＮＰＮ型バイポーラトランジスタ（以下、パワートランジスタ）ＱＡの近傍に、熱的に結合されるように、配置されている。温度検出トランジスタＱｓａのコレクタとベースは第１電源電位である電源電位Ｖｃｃ点に接続され、そのエミッタは電流通過手段である電流源Ｉｓａを介して第２電源電位であるグランド電位Ｖｇｎｄ点に接続される。
【００２４】
比較器ＣＭＰ１の比較入力として、温度検出トランジスタＱｓａのエミッタ電位Ｖｓａが入力される。このエミッタ電位Ｖｓａは、電源電位Ｖｃｃから温度検出トランジスタＱｓａのベース−エミッタ間電圧Ｖｂｅを引いた値となる。一方、比較器ＣＭＰ１の基準入力として、基準電位Ｖｒｅｆが入力される。この基準電位Ｖｒｅｆは、電源電位Ｖｃｃから定電圧回路ＣＶ１の定電圧Ｖｂｇ或いはそれを分圧した電圧を引いた値となる。なお、比較器ＣＭＰ１は、比較結果を安定して得るために、ヒステリシス特性を付与することがよい。
【００２５】
図２も参照して、基準電位Ｖｒｅｆは、定電圧Ｖｂｇが一定であるから電源電位Ｖｃｃが一定であれば、一定値（＝Ｖｃｃ−Ｖｂｅ）に維持される。一方、ベース−エミッタ間電圧Ｖｂｅが約−２ｍＶ／℃の負の温度特性を有しているから、熱結合されているパワートランジスタＱＡの温度上昇に連れて温度検出トランジスタＱｓａの温度も上昇し、ベース−エミッタ間電圧Ｖｂｅは低下する。したがって、エミッタ電位Ｖｓａ（＝Ｖｃｃ−Ｖｂｅ）は、温度の上昇とともに上昇していく。
【００２６】
パワートランジスタＱＡの接合温度Ｔｊが常温Ｔ１（例、２５℃）においては、エミッタ電位Ｖｓａは基準電位Ｖｒｅｆより低く、比較器ＣＭＰ１の出力は高（Ｈ）レベルであり、サーマルシャットダウン信号（熱保護信号）Ｓｔｓｄは出力されていない。
【００２７】
パワートランジスタＱＡの接合温度Ｔｊが上昇するに従いエミッタ電位Ｖｓａが基準電位Ｖｒｅｆに向かって接近していく。そして、接合温度Ｔｊが保護すべき温度Ｔ２（例、１７５℃）になると、エミッタ電位Ｖｓａが基準電位Ｖｒｅｆに達して、比較器ＣＭＰ１の出力は低（Ｌ）レベルに反転し、サーマルシャットダウン信号Ｓｔｓｄが出力される。このサーマルシャットダウン信号Ｓｔｓｄにより、パワートランジスタＱＡへの駆動信号をオフして、熱破壊から保護する。
【００２８】
本発明では、パワートランジスタＱＡと温度検出トランジスタＱｓａとの間に、従来の図１０と同様に寄生トランジスタＱｐｓが形成されても、温度検出トランジスタＱｓａのコレクタが電源電位Ｖｃｃ点に接続されているので、寄生トランジスタＱｐｓが導通しても、温度検出トランジスタＱｓａの温度検出動作に影響を与えない。したがって、温度検出トランジスタＱｓａをパワートランジスタＱＡの極めて近傍に配置することができ、より正確にパワートランジスタＱＡの過熱保護を行うことができる。
【００２９】
また、エミッタ電位Ｖｓａ、基準電位Ｖｒｅｆとも、同じ電源電位Ｖｃｃを基準にしているから、例え電源電位Ｖｃｃが何らかの原因で変動したとしても、比較器ＣＭＰ１の比較結果に影響を与えない。
【００３０】
なお、図１では、バンドギャップ型定電圧回路ＣＶ１の定電圧Ｖｂｇを用いて一定の基準電位Ｖｒｅｆを得ているが、これに限らず基準電位Ｖｒｅｆは、図２中に破線で示すように、保護すべき温度Ｔ２（例、１７５℃）でエミッタ電位Ｖｓａと交叉するような特性を与えるものであればよい。
【００３１】
図３は、本発明の第２の実施の形態に係る熱保護回路の構成を示す図である。図３においては、温度検出トランジスタＱｓａのベース及び定電圧回路ＣＶ１を、電源電位Ｖｃｃとは別の特定電位Ｖｃｃａ点に接続している。その他の点は、図１と同様である。
【００３２】
このように特定電位Ｖｃｃａ点に温度検出トランジスタＱｓａのベース及び定電圧回路ＣＶ１を接続する場合には、電源電位Ｖｃｃに現れるリップルなどの影響を除去できるから、比較検出がより安定して行える。この特定電位Ｖｃｃａを与えるための電源回路は極めて小容量のもので済むから、ＩＣのチップサイズへの影響を考慮する必要はない。なお、温度検出トランジスタＱｓａのコレクタは、電圧変動が多少あっても比較検出に影響を与えないので、電源電位Ｖｃｃに接続することでよい。
【００３３】
図４は、本発明の熱保護機能付きＩＣの第３の実施の形態に係る一部断面を示す図である。図５は、本発明と対比して示すための従来の熱保護回路を適用した場合のＩＣの一部断面を示す図である。
【００３４】
図４において、ｐ型基板（Ｐｓｕｂ）１０にパワートランジスタＱＡと温度検出トランジスタＱｓａとがｐ型の分離領域１１を間に挟んで形成されている。分離領域１１は、素子間を電気的に分離するように、グランド電位Ｖｇｎｄ点に接続されている。
【００３５】
パワートランジスタＱＡは、Ｐ型基板１０に高濃度のｎ型埋め込み層２１が形成され、その上にｎ型エピタキシャル層（以下、エピ層）２２が形成されている。そのエピ層２２にｐ型のベース領域２３が形成され、その中にｎ型のエミッタ領域２４が形成されている。また、埋め込み層２１に連続するようにｎ型のコレクタ領域２５が形成されている。このパワートランジスタＱＡは、エミッタ領域２４がグランド電位Ｖｇｎｄ点に接続される。また、ベース領域２３、コレクタ領域２５は、負荷駆動のためにそれぞれ所定の個所（例、図１１を参照）に接続されている。
【００３６】
温度検出トランジスタＱｓａは、Ｐ型基板１０に高濃度のｎ型埋め込み層３１が形成され、その上にｎ型エピ層３２が形成されている。そのエピ層３２にｐ型のベース領域３３が形成され、その中にｎ型のエミッタ領域３４が形成されている。また、埋め込み層３１に連続するようにｎ型のコレクタ領域３５が形成されている。この温度検出トランジスタＱｓａは、図１のように、ベース領域３３及びコレクタ領域３５が電源電位Ｖｃｃ点に接続される。エミッタ領域３４は、図１のように、電流源を介してグランド電位Ｖｇｎｄ点に接続されており、そのエミッタ電位Ｖｓａが出力される。
【００３７】
図４のパワートランジスタＱＡと分離領域１１と温度検出トランジスタＱｓａとの間で、やはり寄生トランジスタＱｐｓが形成され、寄生トランジスタＱｐｓのベースは分離領域１１において接地されている。したがって、パワートランジスタＱＡによって従来の図１１で説明したのと同じように、モータやインダクタンス負荷を駆動すると、パワートランジスタＱＡのコレクタ電位Ｖｑａは負電位になるタイミングがある。この場合、寄生トランジスタＱｐｓの導通によって、温度検出トランジスタＱｓａのコレクタからパワートランジスタＱＡのコレクタに向けて、図中矢印破線で示すように、電流経路ができる。
【００３８】
本発明では、温度検出トランジスタＱｓａのコレクタは、そのベースとともに電源電位Ｖｃｃ点に接続されているから、寄生トランジスタＱｐｓによって引かれても電源電位Ｖｃｃは殆ど変化しない。また、寄生トランジスタＱｐｓの導通によっても、エミッタ電位Ｖｓａは実質的に影響を受けないから、誤って、サーマルシャットダウン信号Ｓｔｓｄを出力することもない。
【００３９】
このように、本発明の温度検出トランジスタＱｓａは、寄生トランジスタＱｐｓの影響を受けないから、分離領域１１に極めて接近して例えば数μｍ離れた位置に配置することができる。例えば、寸法の例を示すと、温度検出トランジスタＱｓａは基本セル程度の大きさで良く１０〜２０μｍであり、分離領域１１は数μｍ程度である。一方、パワートランジスタＱＡは制御する電流、電圧によって異なるが、例えばその幅で温度検出トランジスタＱｓａの２０倍、その奥行きで温度検出トランジスタＱｓａの５０倍程度であり、面積では１０００倍の大きさである。このため、分離領域１１と温度検出トランジスタＱｓａの中心間距離Ｌ１も小さい（例えば、１０μｍ程度）。
【００４０】
したがって、温度検出トランジスタＱｓａをパワートランジスタＱＡの極めて近傍に配置することで、ＰＡの温度を温度検出トランジスタＱｓａで忠実にモニタできるから、より正確にパワートランジスタＰＡの過熱保護を行える。
【００４１】
これに対して、図５に、従来の図１０の過熱保護回路を用いて寄生トランジスタＱｐｓによる誤動作を避けるように構成した場合のＩＣの一部断面を示している。
【００４２】
この図５では、パワートランジスタＱＡ、分離領域１１、温度検出トランジスタＱｓａの構造自体は図４と同じであるが、温度検出トランジスタＱｓａが分離領域１１から約数１００μｍ〜１ｍｍ程度と言う長い距離Ｌ２を離して設けられていること、エミッタ領域３４がグランド電位Ｖｇｎｄ点に接続され、ベース領域３３が基準電位Ｖｒｅｆ点に接続され、コレクタ領域３５のコレクタ電位Ｖｑｓａが保護動作の検出用に用いられることが、本発明の図４とは異なっている。
【００４３】
この図５の構成例では、寄生トランジスタＱｐｓによる誤動作を避けることができる位置に温度検出トランジスタＱｓａを配置している。参考例として、具体的数値例を挙げると、パワートランジスタＱＡのコレクタに引かれる電流ｉ１が５０ｍＡとし、一方、温度検出トランジスタＱｓａが寄生トランジスタＱｐｓによる誤動作を避けるために寄生トランジスタＱｐｓによって流れる電流ｉ２を５０μＡが限度とすると、寄生トランジスタＱｐｓの電流増幅率ｈｆｅが０．００１となる。寄生トランジスタＱｐｓの電流増幅率ｈｆｅを例のように小さい値に抑えるためには、温度検出トランジスタＱｓａを分離領域１１から長い距離Ｌ２（＝数１００μｍ〜１ｍｍ）を離して設ける必要がある。勿論、これらの数値は、参考のためのものであって、電流値や、各素子の特性などによって変わるが、温度検出トランジスタＱｓａを離して設ける必要があると言う、基本的な問題点は変わらない。この距離Ｌ２は、本発明の図４の距離Ｌ１に比して、極めて長い。
【００４４】
このように、従来の図１０の過熱保護回路を用いた場合には、温度検出トランジスタＱｓａがパワートランジスタＱＡから長い距離Ｌ２だけ離れて配置せざるを得ないから、温度検出の精度が大きく低下し正確な熱保護ができないし、またひいてはチップサイズの拡大につながってしまう。これらの従来の欠点は、本発明において、図４でも説明したように、解決されている。
【００４５】
図６は、本発明の熱保護機能付きＩＣの第４の実施の形態に係る一部断面を示す図である。図６において、パワートランジスタＱＡがＮチャンネル型ＭＯＳトランジスタで構成されている点で図４と異なっており、この関係で分離領域１１が省略されている。温度検出トランジスタＱｓａや寄生トランジスタＱｐｓが形成される点は図４と同様である。
【００４６】
図６で、パワートランジスタＱＡは、Ｐ型基板１０に形成されたｎ型のドレイン領域４２とｎ型のソース領域４１とその間のチャネル上方に設けられたゲート４３とから構成されている。図６の動作や効果などは、図４におけるものと同様であるので、簡単のために説明を省略する。
【００４７】
図７は、本発明の第５の実施の形態に係り、複数のパワートランジスタに対する熱保護回路の構成を示す図であり、図８は、図７における配置構成を模式的に示す図である。
【００４８】
図７、図８において、複数（例として、４個）のパワートランジスタＱＡ〜ＱＤがＩＣチップ１００のコーナーに設けられ、それぞれに近接して温度検出トランジスタＱｓａ〜Ｑｓｄが設けられている。
【００４９】
温度検出トランジスタＱｓａ〜Ｑｓｄに対応して、それらに直列に電流源Ｉｓａ〜Ｉｓｄが設けられ、そのエミッタ電位Ｖｓａ〜Ｖｓｄが比較器ＣＭＰ２の各（−）入力端子に供給される。
【００５０】
比較器ＣＭＰ２の（＋）入力端子には、基準電位Ｖｒｅｆが入力される。この基準電位Ｖｒｅｆは、図１或いは図３におけると同様に形成されている。この比較器ＣＭＰ２は、複数のエミッタ電位Ｖｓａ〜Ｖｓｄの内の一番高いエミッタ電位が基準電位Ｖｒｅｆと比較されて、比較出力が得られる。
【００５１】
この図７，図８における各トランジスタの構成や熱保護動作は、第１〜第４の実施の形態におけると同様である。
【００５２】
本発明では、特に複数のパワートランジスタを持つＩＣでも、温度検出トランジスタＱｓａ〜Ｑｓｄが基本セル程度の大きさで良く、且つ保護すべき各パワートランジスタＱＡ〜ＱＤに極めて接近して配置される特徴が生かされて、チップサイズの増大を招くことなく、精度の良い熱保護回路を構成することができる。
【００５３】
図９は、本発明の第６の実施の形態に係り、図８と同じく複数のパワートランジスタに対する熱保護回路の配置構成を模式的に示す図である。
【００５４】
この図９の配置構成は、ＩＣチップ２００の上辺部側に複数のパワートランジスタＱＡ〜ＱＤが設けられ、下辺部側に複数のパワートランジスタＱＥ〜ＱＨが設けられている。これら各パワートランジスタＱＡ〜ＱＨに近接して、それぞれ温度検出トランジスタＱｓａ〜Ｑｓｈが設けられる。これら温度検出トランジスタＱｓａ〜Ｑｓｈのエミッタ電位がそれぞれ比較器ＣＭＰ３に入力され、熱保護動作が行われる。
【００５５】
これら図７や図９の配置構成の他、本発明では、温度検出トランジスタＱｓａ〜Ｑｓｄが小さく、且つ各パワートランジスタに極めて接近して配置できるから、任意の配置構成を採ることができる。
【００５６】
【発明の効果】
本発明によれば、パワートランジスタと温度検出トランジスタとの間に、従来と同様に寄生トランジスタが形成されても、温度検出トランジスタのコレクタが電源電位点に接続されているので、寄生トランジスタが導通しても、温度検出トランジスタの温度検出動作に影響を与えない。したがって、温度検出トランジスタをパワートランジスタの極めて近傍（例えば数μｍ）に配置することができ、パワートランジスタの温度を温度検出トランジスタで忠実にモニタして、より正確にパワートランジスタの過熱保護を行うことができる。
【００５７】
また、エミッタ電位、基準電位とも、同じ電源電位或いは、他の特定電位点を基準にしているから、例え電源電位等が何らかの原因で変動したとしても、比較器の比較結果に影響を与えない。
【００５８】
また、特に複数のパワートランジスタを持つＩＣでも、温度検出トランジスタが基本セル程度の大きさで良く、且つ保護すべき各パワートランジスタパワートランジスタに極めて接近して配置されるから、チップサイズの増大を招くことなく、精度の良い熱保護回路を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る熱保護回路の構成図。
【図２】図１の動作を説明するための特性図。
【図３】本発明の第２の実施の形態に係る熱保護回路の構成図。
【図４】本発明の第３の実施の形態に係るＩＣの一部断面図。
【図５】従来の過熱保護回路を用いて誤動作を避ける場合のＩＣの一部断面図。
【図６】本発明の第４の実施の形態に係るＩＣの一部断面図。
【図７】本発明の第５の実施の形態に係り、複数のパワートランジスタに対する熱保護回路の構成を示す図。
【図８】図７における配置構成を模式的に示す図。
【図９】本発明の第６の実施の形態に係り、複数のパワートランジスタに対する他の配置構成を模式的に示す図。
【図１０】従来の熱保護回路の構成を示す図。
【図１１】従来及び本発明のＰＡによる負荷駆動回路を示す図。
【符号の説明】
ＱＡ〜ＱＨパワートランジスタ
Ｑｓａ〜Ｑｓｈ温度検出トランジスタ
Ｑｐｓ寄生トランジスタ
Ｉｓａ〜Ｉｓｄ電流源
ＣＭＰ１〜ＣＭＰ３比較器
ＣＶ１定電圧回路
Ｖｒｅｆ基準電位
Ｖｓａ〜Ｖｓｄエミッタ電位
Ｓｔｓｄサーマルシャットダウン信号
１００、２００ＩＣチップ
１０Ｐ型基板
１１分離領域
２１、３１埋め込み層
２２、３２エピ層
２３、３３ベース領域
２４、３４エミッタ領域
２５、３５コレクタ領域

Claims

コレクタ電位が正電位から負電位にわたって変化するとともに温度検出対象となるパワートランジスタと、前記パワートランジスタに対して単一基板上に電気的に分離するように配置され、前記パワートランジスタとの間に寄生して前記パワートランジスタのコレクタ電位が負電位になることにより導通する寄生トランジスタを伴うパワートランジスタ温度検出用ＮＰＮ型バイポーラトランジスタ（以下、温度検出トランジスタ）と、前記温度検出トランジスタのエミッタ電位と特定電位点に基づく基準電位とを比較して熱保護信号を出力する比較器とを有し、
前記温度検出トランジスタは、コレクタが第１電源電位点に接続され、ベースが前記比較器における前記基準電位を決めている前記特定電位点に接続され、エミッタが電流通過手段を介して第２電源電位点に接続されることで前記寄生トランジスタのオンによる影響をなくしたことを特徴とする、熱保護機能付き半導体集積回路。
コレクタ電位が正電位から負電位にわたって変化するとともに温度検出対象となる複数のパワートランジスタと、前記複数のパワートランジスタに対応してそれぞれ単一基板上に電気的に分離するように配置され、対応する前記パワートランジスタとの間に寄生して前記パワートランジスタのコレクタ電位が負電位になることにより導通する寄生トランジスタを伴う複数のパワートランジスタ温度検出用ＮＰＮ型バイポーラトランジスタ（以下、温度検出トランジスタ）と、前記複数の温度検出トランジスタの各エミッタ電位と特定電位点に基づく基準電位とを比較し、各エミッタ電位の内の１つでも比較条件を満たすときに熱保護信号を出力する比較器とを有し、
前記複数の温度検出トランジスタのそれぞれは、コレクタが第１電源電位点に接続され、ベースが前記比較器における前記基準電位を決めている前記特定電位点に接続され、エミッタが電流通過手段を介して第２電源電位点に接続される、ことを特徴とする、熱保護機能付き半導体集積回路。
前記特定電位は、前記第１電源電位であることを特徴とする、請求項１または２に記載の熱保護機能付き半導体集積回路。
前記特定電位は、前記第１電源電位とは独立に決定できることを特徴とする、請求項１または２に記載の熱保護機能付き半導体集積回路。
前記基準電位は、前記第１電源電位からバンドギャップ定電圧回路により発生される定電圧だけ低くして得ることを特徴とする、請求項１乃至４のいずれかに記載の熱保護機能付き半導体集積回路。