JP5547429B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置及び温度検出回路に関し、特に、大電流を出力するパワートランジスタを有する半導体装置及び温度検出回路に関する。

近年、多くの電流を消費する被制御回路に対する電源制御においてパワートランジスタが多く用いられている。被制御回路としては、例えば、モーター等がある。このような用途で用いられるパワートランジスタでは、導通時の抵抗を低くすることで、数十Ａ程度の電流を流しながら素子の発熱を防止する。しかし、被制御回路に異常が生じた場合には、通常想定する電流よりも過大な電流が流れ、パワートランジスタがこの電流により発熱して破壊するおそれがある。そこで、パワートランジスタを用いる電源回路では、パワートランジスタに過大な発熱が生じた場合には、パワートランジスタをオフすることで素子が熱破壊することを防止する。このような、過熱状態に対する保護回路として温度検出回路が用いられる。

このような保護回路の一例が特許文献１、２に開示されている。まず、特許文献１に記載の保護回路１００について説明する。この保護回路１００の回路図を図８に示す。図８に示すように、ＭＯＳＦＥＴ１１０の過熱状態を検出して信号ＶＯＵＴをハイレベルとするものである。保護回路１００では、電流源１０１から電流ＩｂｉａｓをダイオードＤ２のアノードからカソードに流すことで順方向バイアス電圧Ｖｂｅを生成する。そこで、保護回路１００では、順方向バイアス電圧Ｖｂｅを増幅器１０２により電圧増幅する。そして、比較器１０３において、電圧増幅された順方向バイアス電圧と基準電圧ＶＲＥＦとを比較することで信号ＶＯＵＴの論理レベルを決定する。ここで、この順方向バイアス電圧Ｖｂｅは、温度に対して変動する特性を有する。つまり、保護回路１００では、順方向バイアス電圧Ｖｂｅが所定の電圧以下になったことを検出してＭＯＳＦＥＴ１１０の過熱状態を検出する。

また、特許文献２に記載のＭＯＳ型半導体素子２００の等価回路図を図９に示す。このＭＯＳ型半導体素子２００は、ＭＯＳトランジスタ２１０と共に、ＭＯＳトランジスタ２１０の温度を検出するダイオード２２０及び抵抗２３０が１つの半導体基板に形成される。ＭＯＳ型半導体素子２００では、ＭＯＳトランジスタ２１０のゲートとソースとの間にダイオード２２０及び抵抗２３０が直列に接続される。ダイオード２２０は、カソードがＭＯＳトランジスタ２１０のゲートに接続され、アノードがＭＯＳトランジスタのソースに接続される。また、抵抗２３０は、ダイオード２２０のカソードとＭＯＳトランジスタ２１０のゲートとの間に接続される。そして、ＭＯＳ型半導体素子２００では、ＭＯＳトランジスタ２１０にゲート電圧を印加しているときに、ダイオード２２０に逆電圧が印加されるようにする。このダイオード２２０の逆方向リーク電流は、半導体基板の温度上昇と共に大きくなり、所定の温度以上になると、抵抗２３０とダイオード２２０との間のノードから出力される検出信号Ｓｏの論理レベルがハイレベルからロウレベルに切り替わる。ＭＯＳ型半導体素子２００では、この検出信号Ｓｏの論理レベルに応じてゲート端子から電圧引き抜き回路を動作させることでＭＯＳトランジスタ２１０を過熱破壊から保護する。

米国特許６，０４６，４７０号公報 特開平０６−２３２４１０号公報

しかしながら、特許文献１、２に記載の技術では、パワートランジスタの過熱状態を高速に検出することができない問題がある。特許文献１では、ダイオードの順方向バイアス電圧Ｖｂｅを増幅して過熱状態を検出するが、ダイオードの順方向バイアス電圧の温度に対する変化が小さい（例えば、−２ｍＶ／℃）ため、温度検出精度を高めることができない。過熱状態を高速に検出するためには、パワートランジスタの温度を高い精度で検出することが求められるが、特許文献１に記載の技術ではこの検出精度を確保できない。

また、特許文献２では、ダイオードに流れる逆方向リーク電流により検出信号Ｓｏを生成するが、逆方向リーク電流の値は小さい。そのため、特許文献２に記載の技術においても検出精度が低く、過熱状態の検出速度を向上させることができない問題がある。

パワートランジスタは、大電流を流すため、過熱状態の検出速度が低い場合、保護の開始前に破壊する危険がある。

本発明にかかる半導体装置の一態様は、入力端子と出力端子との間に設けられたパワートランジスタと、前記入力端子にカソードが接続され、前記出力端子にアノードが接続される温度検出ダイオードと、前記温度検出ダイオードの前記カソードから前記アノードに流れる逆方向リーク電流を増幅した検出電流を出力する電流増幅器と、前記検出電流を電圧に変換した過熱検出信号を出力する第１の変換抵抗と、前記過熱検出信号に応じて制御信号をゲーティングするゲーティング回路と、前記ゲーティング回路の出力信号に基づき前記パワートランジスタの制御端子に駆動信号を出力するドライバー回路と、を有する。

本発明にかかる温度検出回路の一態様は、入力端子と出力端子との間にパワートランジスタと並列して設けられ、カソードが前記入力端子に接続され、アノードが前記出力端子に接続された温度検出ダイオードと、前記カソードから前記アノードに流れる逆方向リーク電流を増幅した検出電流を出力する電流増幅器と、前記検出電流を電圧に変換した過熱検出信号を出力する第１の変換抵抗と、有する。

本発明にかかる半導体装置及び温度検出回路では、温度に対する変化率が大きいダイオードの逆方向リーク電流を増幅した検出電流を生成する。そして、この検出電流を電圧に変化して過熱検出信号を出力する。これにより、本発明にかかる半導体装置及び温度検出回路では、精度の高い温度測定に基づき、パワートランジスタの温度検出を高速に行うことを可能とする。

本発明にかかる半導体装置は、パワートランジスタの温度を高速に検出して、パワートランジスタの過熱保護の精度を向上させることができる。

実施の形態１にかかる半導体装置のブロック図である。 実施の形態１にかかるパワートランジスタ及び温度検出ダイオードのレイアウト図である。 図２に示すレイアウトの上層に配線層を追加したレイアウト図である。 実施の形態１にかかるパワートランジスタ及び温度検出ダイオードの構造を示す断面図である。 実施の形態１にかかる温度検出ダイオードの逆方向リーク電流の温度特性をリニアスケールで示したグラフである。 実施の形態１にかかる温度検出ダイオードの逆方向リーク電流の温度特性をログスケールで示したグラフである。 実施の形態２にかかる半導体装置のブロック図である。 特許文献１に記載の保護回路の回路図である。 特許文献２に記載のＭＯＳ型半導体素子の等価回路図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、図１に実施の形態１にかかる半導体装置１のブロック図を示す。図１に示すように、半導体装置１は、パワートランジスタＭ０、温度検出回路１０、ゲーティング回路１３、ドライバー回路１４、を有する。また、半導体装置１は、入力端子ｔｍ１、出力端子ｔｍ２、制御信号入力端子ｔｍ３を有する。入力端子ｔｍ１は、外部の電源から電源電圧ＶＣＣが供給される。出力端子ｔｍ２は、被制御回路となる負荷ＲＬが接続される端子であり、パワートランジスタＭ０を介して負荷ＲＬに供給される内部電源電圧ＶＣＣｉの出力端子である。制御信号入力端子ｔｍ３は、外部に設けられるマイクロコンピュータ２０が生成する制御信号Ｓ１の入力端子である。このマイクロコンピュータ２０は、電源電圧ＶＣＣよりも低い電圧の電圧ＶＣＬ（例えば、５Ｖ）の電源に基づき動作する。

パワートランジスタＭ０は、例えば、Ｎ型のＭＯＳトランジスタである。本実施の形態では、パワートランジスタＭ０として、プレナー型の縦型ＭＯＳトランジスタを用いる。パワートランジスタＭ０は、ドレインが入力端子ｔｍ１に接続され、ソースが出力端子ｔｍ２に接続され、ゲートにはドライバー回路１４が出力する駆動信号Ｓ４が与えられている。

温度検出回路１０は、パワートランジスタＭ０の温度を検出する回路である。本実施の形態にかかる温度検出回路１０は、温度検出ダイオードＴＤ１、電流増幅器１１、第１の変換抵抗Ｒ１を有する。温度検出ダイオードＴＤ１は、入力端子ｔｍ１と出力端子ｔｍ２との間にパワートランジスタと並列して設けられる。そして温度検出ダイオードＴＤ１は、カソードが入力端子ｔｍ１に接続され、アノードが出力端子ｔｍ２に接続される。この温度検出ダイオードＴＤ１は、カソードからアノードに逆方向リーク電流Ｉ１が流れるが、この逆方向リーク電流Ｉ１の電流量が半導体基板の温度に応じて増減する。温度検出ダイオードＴＤ１の詳細については後述する。

電流増幅器１１は、温度検出ダイオードＴＤ１に流れる逆方向リーク電流Ｉ１を電流増幅して検出電流Ｉ３として出力する。電流増幅器１１は、第２の変換抵抗Ｒ２、第３の変換抵抗Ｒ３、バッファ回路１２、第２の内部出力トランジスタＭ２を有する。なお、電流増幅器１１は、入力端子ｔｍ１に入力される第１の電圧（例えば、電源電圧ＶＣＣ）と電源電圧ＶＣＣよりも低い第２の電圧（例えば、中間電圧ＶＣＭ）に基づき動作する。

第２の変換抵抗Ｒ２は、温度検出ダイオードＴＤ１のカソードと入力端子ｔｍ１との間に接続され、逆方向リーク電流Ｉ１を電圧に変換してリーク電圧を生成する。このリーク電圧は、第２の変換抵抗Ｒ２と温度検出ダイオードＴＤ１のカソードとの間のノードＮＤ１に生成される。つまり、リーク電圧は、ＶＣＣ−Ｒ２×Ｉ１で現される電圧となる。

第３の変換抵抗Ｒ２は、バッファ回路１２の内部出力ノードＮＤ２と入力端子ｔｍ１との間に接続される。バッファ回路１２は、第３の変換抵抗Ｒ３に流れる電流に応じてリーク電圧に対応した参照電圧を内部出力ノードＮＤ２に生成する。バッファ回路１２は、差動増幅器ＯＰと、第１の内部出力トランジスタＭ１を有する。差動増幅器ＯＰは、非反転入力端子にリーク電圧（ノードＮＤ１の電圧）が入力され、反転入力端子に参照電圧（内部出力ノードＮＤ２の電圧）が入力される。また、差動増幅器ＯＰの出力は第１の内部出力トランジスタＭ１のゲートに接続される。第１の内部出力トランジスタＭ１のソースは、中間電圧ＶＣＭを供給する内部電源端子（例えば、中間電源）に接続される。第１の内部出力トランジスタＭ１のドレインは、第３の変換抵抗Ｒ３を介して入力端子ｔｍ１に接続される。この第１の内部出力トランジスタのドレインは、内部出力ノードＮＤ２となっており、差動増幅器ＯＰの反転入力端子に接続される。

つまり、バッファ回路１２は、リーク電圧と参照電圧とが同じになるように、第１の内部出力トランジスタＭ１のゲートを制御する。このとき、バッファ回路１２は、第１の内部出力トランジスタＭ１に流れる増幅電流Ｉ２と第３の変換抵抗Ｒ３との積に基づき参照電圧を生成する。また、本実施の形態では、第２の変換抵抗Ｒ２と第３の変換抵抗Ｒ３の抵抗比を１００：１としている。そのため、リーク電圧と参照電圧とが等しくなる状態では、増幅電流Ｉ２の電流量は、逆方向リーク電流Ｉ１に対して１００倍の大きさになる。

第２の内部出力トランジスタＭ２は、制御端子（例えば、ゲート）がバッファ回路１２の第１の内部出力トランジスタＭ１のゲートと共通に接続され、ソースが中間電圧ＶＣＭを供給する内部電源端子に接続され、ドレインが第１の変換抵抗Ｒ１を介して入力端子に接続される。ここで、本実施の形態では、第２の内部出力トランジスタＭ２のトランジスタサイズ（例えば、ゲート幅Ｗ）が第１の内部出力トランジスタＭ１の１０倍であるものとする。これにより、第２の内部出力トランジスタＭ２が出力する検出電流Ｉ３は、第１の内部出力トランジスタＭ１が出力する増幅電流Ｉ２の１０倍の大きさとなる。つまり、検出電流Ｉ３は、逆方向リーク電流Ｉ１に対して１０００倍の大きさを有する。

上記説明より、電流増幅器１１の電流増幅率は、第２の変換抵抗Ｒ２と第３の変換抵抗Ｒ３との抵抗比を示す第１の増幅比と、第１の内部出力トランジスタＭ１と第２の内部出力トランジスタＭ２とのトランジスタサイズ比を示す第２の増幅比と、の積により決定されることがわかる。

第１の変換抵抗Ｒ１は、検出電流Ｉ３を電圧に変換した過熱検出信号Ｓ２を出力する。この過熱検出信号Ｓ２の電圧レベルは、ＶＣＣ−Ｒ１×Ｉ３の式によって現される。つまり、第１の変換抵抗Ｒ１の抵抗値は、検出すべき温度に対応した検出電流Ｉ３の電流量と過熱検出信号Ｓ２を受信する後段回路の判定閾値とを考慮して決定されるものである。本実施の形態では、第１の変換抵抗Ｒ１の抵抗値は、第３の変換抵抗Ｒ３の４０倍とした。

ゲーティング回路１３は、制御信号Ｓ１と過熱検出信号Ｓ２とを受信し、過熱検出信号Ｓ２の論理レベルに応じて制御信号Ｓ１をゲーティングする。具体的には、ゲーティング回路１３は、過熱検出信号Ｓ２の論理レベルがロウレベル（過熱検出状態）である場合、制御信号Ｓ１を遮断して、出力信号Ｓ３をロウレベルとする。一方、ゲーティング回路１３は、過熱検出信号Ｓ２の論理レベルがハイレベル（過熱未検出状態）である場合、制御信号Ｓ１を出力信号Ｓ３として出力する。

本実施の形態では、ゲーティング回路１３は、電源電圧ＶＣＣと接地電圧との供給を受けて動作する。また、ゲーティング回路１３に入力される信号は互いに振幅範囲が異なる。例えば、制御信号Ｓ１は、マイクロコンピュータ２０の電源電圧範囲に応じて０Ｖ〜ＶＣＬ（例えば、０Ｖ〜５Ｖ）の振幅範囲を有し、過熱検出信号Ｓ２は、電流増幅器１１の電源電圧範囲に応じて、ＶＣＭ〜ＶＣＣ（例えば、９Ｖ〜１４Ｖ）の振幅範囲を有する。そこで、本実施の形態におけるゲーティング回路１３では、制御信号Ｓ１の振幅範囲を過熱検出信号Ｓ２の振幅範囲にシフトさせるレベルシフタを内蔵する。そして、ゲーティング回路１３は、レベルシフト後の制御信号Ｓ１とレベルシフト処理が施されていない過熱検出信号Ｓ２とに基づき出力信号Ｓ３を決定する。

ドライバー回路１４は、ゲーティング回路１３の出力信号Ｓ３に基づきパワートランジスタＭ０の制御端子（例えば、ゲート）に駆動信号Ｓ４を出力する。駆動信号Ｓ４は、例えば、出力信号Ｓ３として与えられる制御信号Ｓ１に応じて論理レベルが決まる信号である。また、駆動信号Ｓ４のハイレベル電圧は電源電圧ＶＣＣを昇圧した電圧レベルであり、ロウレベル電圧は接地電圧である。

続いて、本実施の形態にかかる温度検出ダイオードＴＤ１の詳細について説明する。温度検出ダイオードＴＤ１は、パワートランジスタＭ０が形成される領域に隣接して形成される。そこで、温度検出ダイオードＴＤ１及びパワートランジスタＭ０のレイアウト図を図２に示す。なお、図２に示すレイアウト図は、半導体装置１の一部を図示したものであり、半導体装置１には図示しない部分も含まれるものとする。

図２に示すように、パワートランジスタＭ０は、複数のＭＯＳセルＭＣＥＬＬにより構成される。そして、ＭＯＳセルＭＣＥＬＬに隣接する位置に温度検出ダイオードＴＤ１となるダイオードセルＤＣＥＬＬが形成される。図２に示す例では、ダイオードセルＤＣＥＬＬは、３つのＭＯＳセルＭＣＥＬＬに相当する大きさを有する。

ＭＯＳセルＭＣＥＬＬは、ベース領域２１、ベース取り出しタップ領域２２、ソース領域２３、ゲート電極２４、コンタクトホール２５を有する。ベース領域２１は、パワートランジスタＭ０のバックゲート領域に相当する領域であって、Ｐ型の半導体で形成される。ベース取り出しタップ領域２２は、ベース領域２１と配線層（図３の配線２６）とを電気的に接続する領域であって、ベース領域２１よりも不純物濃度の高いＰ型の半導体で形成される。ソース領域２３は、パワートランジスタＭ０のソース領域を形成し、高不純物濃度のＮ型の半導体で形成される。ゲート電極２４は、パワートランジスタＭ０のゲートであって、ポリシリコンで形成される。コンタクトホール２５は、図３の配線２６が形成される領域である。

ダイオードセルＤＣＥＬＬは、ベース領域３１、ベース取り出しタップ領域３２、カソード領域３３、ゲート電極３４、第１のコンタクトホール３５、第２のコンタクトホール３６を有する。ベース領域３１は、温度検出ダイオードＴＤ１のアノード領域に相当する領域であって、Ｐ型の半導体で形成される。ベース取り出しタップ領域３２は、ベース領域３１と配線層（図３の配線２６）とを電気的に接続する領域であって、ベース領域３１よりも不純物濃度の高いＰ型の半導体で形成される。カソード領域３３は、温度検出ダイオードＴＤ１のカソード領域を形成し、高不純物濃度のＮ型の半導体で形成される。ゲート電極３４は、パワートランジスタＭ０のゲートであって、ポリシリコンで形成される。なお、ダイオードセルＤＣＥＬＬにおいては、ゲート電極３４がなくても構わない。第１のコンタクトホール３５は、温度検出ダイオードＴＤ１のカソードに接続される配線（図３の配線３７）が形成される領域である。第２のコンタクトホール３６は、温度検出ダイオードＴＤ１のアノードに接続される配線が形成される領域である。本実施の形態では、温度検出ダイオードＴＤ１のアノードは、パワートランジスタＭ０のソースと共通に接続されるため、この第２のコンタクトホール３６には、パワートランジスタＭ０のソースと接続される配線２６（図３）が形成される。

図３には、図２において説明したレイアウト図にさらに配線層のレイアウトを追加したレイアウト図を示す。図３に示す配線２６は、パワートランジスタＭ０のソース領域及び温度検出ダイオードＴＤ１のアノード領域と接続される配線である。また、図３に示すように、温度検出ダイオードＴＤ１のカソード領域と接続される配線３７は、配線３７とは分離して設けられる。

続いて、図３に示すレイアウト図のＩＶ−ＩＶ線に沿った半導体装置１の断面図を図４に示す。図４に示す断面図は、パワートランジスタＭ０及び温度検出ダイオードＴＤ１の断面構造を説明するためのものである。

図４に示すように、半導体装置１は、半導体基板の裏面（例えば、ゲートが形成される面と対向する面）にドレイン電極４３が形成される。ドレイン電極４３の上層には、Ｎ＋半導体基板層４２が形成される。Ｎ＋半導体基板層４２は、不純物濃度の高いＮ型の半導体で形成される。Ｎ＋半導体基板層の上層には、Ｎ−エピタキシャル層４１が形成される。Ｎ−エピタキシャル層４１は、Ｎ＋半導体基板層４２よりも不純物濃度が低いＮ型の半導体で形成される。

Ｎ−エピタキシャル層４１の上層であって、ゲート電極の下部を除く領域にはベース領域２１、３１が形成される。このベース領域２１、３１は、ゲート電極２４の形成後に行われる拡散工程によって形成される。そのため、拡散工程における不純物の拡散によりベース領域２１、３１の一部は、ゲート電極２４の下部にも形成される。ベース領域２１、３１は、Ｐ型の半導体で形成される。図４においてはベース領域２１、３１にＰｂの符号を付した。ベース領域２１、３１の上層であって、ゲート電極２４に隣接する領域にはソース領域２３が形成される。また、ベース領域３１の上層には、カソード領域３３が形成される。このソース領域２３とカソード領域３３は、同一工程で形成されるものであって、不純物濃度が高いＮ型の半導体で形成される。また、ベース領域２１の上層にはベース取り出しタップ領域２２が形成され、ベース領域３１の上層にはベース取り出しタップ領域３２が形成される。ベース取り出しタップ領域は、ベース領域よりも不純物濃度が高いＰ型の半導体で形成される。

そして、半導体基板の表面には、ゲート酸化膜４４を介してゲート電極２４が形成される。このゲート電極２４の上層及び半導体基板の表面であってゲート電極２４が形成されていない領域には、絶縁膜４５が形成される。この絶縁膜４５には、開口部が設けられる。この開口部のうちＭＯＳセルＭＣＥＬＬのベース取り出しタップ領域２２及びソース領域２３の一部の上層に設けられるものがコンタクトホール２５である。開口部のうちダイオードセルＤＣＥＬＬのベース取り出しタップ領域２２及びソース領域２３の一部の上層に設けられるものが第２のコンタクトホール３６である。開口部のうちダイオードセルＤＣＥＬＬのカソード領域３３の一部の上層に設けられるものが第１のコンタクトホール３５である。そして、コンタクトホール２５、第２のコンタクトホール３６及び絶縁膜４５の上層には配線２６が形成される。一方、第１のコンタクトホール３５及び絶縁膜４５の上層には、配線３７が形成される。そして、絶縁膜４５及び配線２６、３７を覆うようにカバー層４６が形成される。

このように、本実施の形態にかかる半導体装置１では、温度検出ダイオードＴＤ１は、パワートランジスタＭ０と同一の工程を用いて形成される。このとき、温度検出ダイオードＴＤ１のために新たな工程が追加されることはない。

続いて、本実施の形態にかかる温度検出ダイオードＴＤ１の特性について説明する。本実施の形態では、温度検出ダイオードＴＤ１のカソードからアノードに流れる逆方向リーク電流の温度特性を利用する。そこで、この逆方向リーク電流の温度特性を示すグラフを図５、６に示す。図５、６に示すグラフは、半導体基板の温度が１５０℃のときの逆方向リーク電流を１としたときの逆方向リーク電流の温度に対する変化の割合を示したものである。また、図５、６では、逆方向リーク電流の比較対象として温度検出ダイオードＴＤ１の順方向電流の温度変化も逆方向リーク電流と同様に示した。図５では、縦軸をリニアスケールとした。また、図６では、縦軸をログスケールとした。

図５、６より、順方向電流は、温度に対して線形的に変化し、逆方向リーク電流は指数関数的に変化することがわかる。図５、６に示す例では、１５０℃付近の順方向電流の変化率は、約−０．６６％／℃であるのに対して、逆方向リーク電流の変化率は、約７．００％／℃である。つまり、逆方向リーク電流は、温度変化に対して順方向電流の約１０倍の感度を有することがわかる。

続いて温度検出ダイオードＴＤ１を利用した実施の形態１にかかる半導体装置１の動作について説明する。ここでは、半導体装置１が負荷に電流を供給する通常状態から、過熱検出回路による過熱保護動作を経て、半導体装置１が過熱保護状態から復帰するまでの動作について説明する。なお、以下の説明では、電源電圧ＶＣＣを１４Ｖ、中間電圧ＶＣＭを９Ｖ、第１の変換抵抗Ｒ１の抵抗値を４００ｋΩ、第２の変換抵抗Ｒ２の抵抗値を１０００ｋΩ、第３の変換抵抗Ｒ３の抵抗値を１０ｋΩ、第１の内部出力トランジスタＭ１と第２の内部出力トランジスタＭ２のトランジスタサイズ比を１：１０とする。

まず、半導体装置１が負荷ＲＬに電流を供給する通常動作状態について説明する。この状態では、ドライバー回路１４が駆動信号Ｓ４をハイレベルとし、パワートランジスタＭ０のゲート・ソース間に例えば１０Ｖの電圧差を生じさせる。これにより、パワートランジスタＭ０が導通する。そして、パワートランジスタＭ０が導通することでパワートランジスタＭ０のソースに接続された負荷ＲＬに電流Ｉ０が流れる。この電流Ｉ０は、例えば、１０Ａ程度の大きさを有する。負荷ＲＬに電流が流れることでパワートランジスタＭ０のソース電圧はドレイン電圧とほぼ等しくなる。例えば、ドレイン電圧ＶＤが電源電圧ＶＣＣと等しく１４Ｖで会った場合、ソース電圧ＶＳは１３．９Ｖ程度となる。

このとき、パワートランジスタＭ０に電流が流れることで、パワートランジスタＭ０が形成される半導体基板で熱が発生し、半導体基板の温度が上昇する。例えば、パワートランジスタＭ０のドレイン・ソース間電圧ＶＤＳ＝ＶＤ−ＶＳ＝０．１Ｖであって、パワートランジスタＭ０の出力電流ＩＯ＝１０Ａであって、半導体基板の熱抵抗Ｒｔｈが２℃／Ｗとすると、パワートランジスタＭ０に電流が流れることにより生じる半導体基板の温度上昇は０．１Ｖ×１０Ａ×２℃／Ｗ＝２℃となる。そして、環境温度が２５℃であったとすると、温度検出ダイオードＴＤ１の温度は２５℃＋２℃＝２７℃となる。

また、パワートランジスタＭ０ドレイン・ソース間が０．１Ｖとなることより、温度検出ダイオードＴＤ１のカソード・アノード間には約０．１Ｖの電圧が印加されることになる。そして、温度検出ダイオードＴＤ１の温度が２７℃のときの温度検出ダイオードＴＤ１の逆方向リーク電流は、例えば、Ｉ１＝１０ｐＡ程度である。電流増幅器１１は、逆方向リーク電流Ｉ１を電流増幅して検出電流Ｉ３を出力する。この検出電流Ｉ３は１０ｐＡ×１０００＝１０ｎＡとなる。そして、検出電流Ｉ３に対応する過熱検出信号Ｓ２の電圧レベルは、１４Ｖ−４００ｋΩ×１０ｎＡ＝１３．９９６Ｖとなり、ハイレベルを示す。

次いで、負荷ＲＬがショートするなどしてパワートランジスタＭ０に過大電流が流れ、半導体基板の温度が上昇する状態について説明する。ここでは、負荷ＲＬがショートされることで、パワートランジスタＭ０に１００Ａの電流が流れたと仮定する（ＩＯ＝１００Ａ）。負荷ＲＬがショートした場合、パワートランジスタＭ０のソース電圧は０Ｖとなる（ＶＳ＝０Ｖ）。そのため、パワートランジスタのドレイン・ソース間電圧ＶＤＳは１４Ｖとなる。これにより、パワートランジスタＭ０が形成される半導体基板は温度が急激に上昇する。例えば、パワートランジスタＭ０のドレイン・ソース間電圧ＶＤＳ＝１４Ｖ、パワートランジスタＭ０に流れる電流ＩＯ＝１００Ａ、１ｍｓのパルスを印加したときの半導体基板の過渡熱インピーダンスＺｔｈ（１ｍｓ）＝０．１０６℃／Ｗとすると、過大電流による半導体基板の温度上昇は、１４Ｖ×１００Ａ×０．１０６℃／Ｗ＝１４８℃となる。そして、負荷ＲＬがショートする前の半導体基板の温度が２７℃であるとすると、負荷ＲＬにショートが発生した１ｍｓ後の半導体基板の温度は２７℃＋１４８℃＝１７５℃となる。

次いで、半導体装置１が上記負荷ＲＬのショートに起因する過熱状態を検出する動作について説明する。負荷ＲＬがショートすることによりパワートランジスタＭ０のドレイン・ソース間電圧ＶＤＳが１４Ｖとなるため、温度検出ダイオードＴＤ１のアノード・カソード間には約１４Ｖの電圧が印加される。このとき、温度検出ダイオードＴＤ１のカソードからアノードに流れる逆方向リーク電流Ｉ１を１０ｎＡとする。この逆方向リーク電流Ｉ１は、電流増幅器１１により増幅され、検出電流Ｉ３として出力される。このときの検出電流Ｉ３は、１０ｎＡ×１０００＝１μＡとなる。そして、検出電流Ｉ３の変化に伴い過熱検出信号Ｓ２の電圧レベルが変化する。変化後の過熱検出信号Ｓ２の電圧レベルは、１４Ｖ−４００ｋΩ×１μＡ＝１０Ｖとなる。この電圧レベル（１０Ｖ）は、過熱検出信号Ｓ２の振幅範囲が９Ｖ〜１４Ｖであるため、ロウレベルの論理レベルを示す値である。つまり、温度検出回路１０は、半導体基板の温度が１７５℃に達した状態において過熱検出信号Ｓ２をロウレベルとする。そして、この過熱検出信号Ｓ２の論理レベルの変化に応じて、ゲーティング回路１３は、出力信号Ｓ３をロウレベルとする。また、ドライバー回路１４は、出力信号Ｓ３がロウレベルになったことに応じて駆動信号Ｓ４をロウレベルとし、パワートランジスタＭ０を遮断状態とする。これにより、パワートランジスタＭ０に流れる電流が遮断され、負荷ＲＬへの電流供給が停止される。

次いで、負荷ＲＬの異常が取り除かれることで、負荷ＲＬのショート状態が解除される。

また、温度検出回路１０の動作により、パワートランジスタＭ０が遮断状態（ＩＯ＝０Ａ）とされたことにより、半導体基板の温度が低下する。この温度低下は、例えば、パワートランジスタＭ０のドレイン・ソース間電圧ＶＤＳ＝１４Ｖ、パワートランジスタＭ０に流れる電流ＩＯ＝０Ａ、２ｍｓのパルスを印加したときの半導体基板の過渡熱インピーダンスＺｔｈ（２ｍｓ）＝０．１２℃／Ｗとすると、１４×１００Ａ×（０．１２℃／Ｗ−０．１０６℃／Ｗ）＝２０℃となる。つまり、負荷ＲＬのショート発生前の半導体基板の温度が２７℃であれば、負荷ＲＬのショート発生からパワートランジスタＭ０が遮断状態となるまでに１ｍｓかかり、その後１ｍｓには温度検出ダイオードＴＤ１の温度は２７℃＋２０℃＝４７℃となる。

次いで、半導体装置１の熱保護状態からの復帰動作について説明する。ここでは、温度検出ダイオードＴＤ１の温度が４７℃となったときの復帰動作について説明する。温度検出ダイオードＴＤ１の４７℃である場合、温度検出ダイオードＴＤ１に流れる逆方向リーク電流Ｉ１は、１５ｐＡ程度であるものする。この逆方向リーク電流Ｉ１は、電流増幅器１１により増幅され、検出電流Ｉ３として出力される。このときの検出電流Ｉ３は、１５ｐＡ×１０００＝１５ｎＡとなる。そして、検出電流Ｉ３の変化に伴い過熱検出信号Ｓ２の電圧レベルが変化する。変化後の過熱検出信号Ｓ２の電圧レベルは、１４Ｖ−４００ｋΩ×１５ｎＡ＝１３．９９４Ｖとなり、ハイレベルを示す。このように、半導体装置１では、半導体基板の温度が低下した場合には、過熱検出信号Ｓ２が再度ロウレベルとなることで、ゲーティング回路１３がドライバー回路１４に制御信号Ｓ１を出力信号Ｓ３として伝達し、パワートランジスタＭ０を導通状態とする。

上記説明より、本実施の形態にかかる半導体装置１では、温度に対する変化率が順方向電流に比べて大きくなる逆方向リーク電流をさらに増幅し、増幅後の逆方向リーク電流に基づき過熱検出信号Ｓ２の論理レベルを決定する。これにより、半導体装置１では、高い精度でパワートランジスタＭ０が形成される半導体基板の温度を検出することができる。また、精度よく検出された温度に基づき高速にパワートランジスタＭ０をカットオフさせることができる。これにより、半導体装置１は、パワートランジスタＭ０の過熱状態からの保護の精度を向上させることができる。

また、本実施の形態にかかる半導体装置１では、温度検出回路１０における逆方向リーク電流Ｉ１の電流増幅率を抵抗の抵抗比及びトランジスタのトランジスタサイズ比に基づき決定している。また、一般的に、半導体装置１では、同一の半導体基板上に形成された素子は、そのパラメータの比精度が高い性質を有する。そのため、温度検出回路１０は、構成する回路素子にばらつきが生じた場合においても安定した電流増幅率を保つことができる。

また、特許文献１に記載の技術では、ダイオードＤ２に対して順方向に電流を流している。そのため、特許文献１に記載されるように、ダイオードＤ２に寄生ＮＰＮバイポーラトランジスタが形成される。この寄生ＮＰＮバイポーラトランジスタは、電流増幅率が温度、電圧により、又は製造ばらつきにより大きく変動する。そのため、特許文献１に記載の技術では、このような寄生ＮＰＮバイポーラトランジスタの電流増幅率のばらつきにより温度検出精度がばらつく問題がある。

特許文献１では、寄生ＮＰＮバイポーラトランジスタの電流増幅率のばらつきにより温度検出精度の低下を防止するために、ダイオードＤ２のアノード領域となるベース領域に別途Ｐ−ｔｕｂ領域を設けている。このＰ−ｔｕｂ領域は、他の素子にはないため、Ｐ−ｔｕｂ領域を形成するための工程を別途必要とする。

これに対して、本実施の形態にかかる半導体装置１では、温度検出ダイオードＴＤ１に対して逆方向のバイアス電圧を印加しているため、温度検出ダイオードＴＤ１に寄生ＮＰＮバイポーラトランジスタは形成されない。より具体的には、本実施の形態にかかる温度検出ダイオードＴＤ１は、寄生ＮＰＮバイポーラトランジスタのコレクタ領域に相当するＮ＋半導体基板層４２及びＮ−エピタキシャル層４１の電圧Ｖｄと、寄生ＮＰＮバイポーラトランジスタのベース領域に相当するベース領域３１の電圧Ｖａと、寄生ＮＰＮバイポーラトランジスタのエミッタ領域に相当するカソード領域３３の電圧Ｖｋと、の関係がＶｄ＞Ｖａ＞Ｖｋとなるため、寄生ＮＰＮバイポーラトランジスタのベースエミッタ間電圧が寄生ＮＰＮバイポーラトランジスタを動作可能とする電圧差とならない。

そのため、本実施の形態にかかる温度検出ダイオードＴＤ１を形成するに当たり、Ｐ−ｔｕｂ領域を形成する等の別途設けられる工程は必要にならない。特に、本実施の形態にかかる温度検出ダイオードＴＤ１は、上記説明にあるようにパワートランジスタＭ０を形成する工程の一部を用いて形成されるため、温度検出ダイオードＴＤ１を追加することによる製造工程の増加はない。

また、特許文献１に記載の技術では、ＭＯＳＦＥＴ１１０としてトレンチ構造を有する縦型ＭＯＳトランジスタを用いている。そして、特許文献２では、ダイオードＤ２とＭＯＳＦＥＴ１１０とをトレンチを用いて分離している。このトレンチは、一般的に熱導電率が低い。例えば、シリコンの熱伝導率が約１５０Ｗ／ｍ／Ｋであるのに対して、トレンチに形成されるシリコン酸化膜の熱伝導率は約１０Ｗ／ｍ／Ｋであり、熱伝導率の差は１５倍程度である。そのため、特許文献１のダイオードＤ２にはＭＯＳＦＥＴ１１０で生じた熱が伝達しにくい問題がある。

一方、本実施の形態にかかるパワートランジスタＭ０は、トレンチを用いない、プレナー型の縦型ＭＯＳトランジスタである。そのため、本実施の形態にかかる半導体装置１では、パワートランジスタＭ０と温度検出ダイオードＤ２とがトレンチにより分離されることがない。つまり、本実施の形態にかかる半導体装置１では、パワートランジスタＭ０で発生した熱が温度検出ダイオードＴＤ１に伝達しやすい。これにより、本実施の形態にかかる半導体装置１では、温度検出精度の向上を実現することができる。

また、特許文献１に記載の技術では、ＭＯＳＦＥＴ１１０のソース電位を基準として温度検出回路が動作する。このＭＯＳＦＥＴ１１０のソース電位は、ＭＯＳＦＥＴ１１０のオン・オフ動作に起因して大きく電位が変動する。そのため、特許文献１では、ソース電位を安定化させるための電源回路を別途用意する必要がある。この別途用意される電源回路には、温度検出回路の誤動作を防止するために出力する電圧にノイズやスパイクを生じさせないような工夫が必要となる。ノイズやスパイクを抑制するためには、コンデンサや保護ダイオードを電源回路に設ける必要がある。しかし、このコンデンサや保護ダイオードは回路素子の追加となり、半導体装置の実装面積の増加及び部品コストの増加を招く。

一方、本実施の形態にかかる半導体装置１では、パワートランジスタＭ０のオン・オフの切り替わり動作が生じた場合においても安定した電圧を維持する電源電圧ＶＣＣと中間電圧ＶＣＭに基づき動作する。そのため、本実施の形態１にかかる半導体装置１は、安定した電圧を出力する電源回路を別途設ける必要がない。つまり、本実施の形態にかかる半導体装置１では、別途に高精度な電源回路を設ける必要がないため、回路規模及び部品コストを削減することができる。

また、特許文献２に記載の技術では、過熱状態を検出した後にＭＯＳトランジスタ２１０のゲート・ソース間の電圧を０Ｖとする。そのため、特許文献２に記載の技術では、半導体基板の温度が低下した後も検出信号Ｓｏをハイレベルに復帰させることができない。つまり、特許文献２に記載の技術では、過熱状態を検出した後に通常動作に復帰することができない問題がある。これに対して、本実施の形態にかかる半導体装置１では、温度検出ダイオードＴＤ１がパワートランジスタＭ０のソース・ドレイン間に設けられている。これにより、パワートランジスタＭ０のオン・オフ動作とは独立して温度検出ダイオードＴＤ１による温度検出動作を行うことができる。そして、半導体装置１では、特許文献２に記載の技術ではできなかった、過熱保護状態からの復帰動作を実現することができる。

実施の形態２
実施の形態２にかかる半導体装置２のブロック図を図７に示す。図７に示すように、実施の形態２にかかる半導体装置２は、実施の形態１にかかる半導体装置１に過電圧保護回路１５を追加したものである。温度検出ダイオードＴＤ１は、通常３〜９Ｖのブレークダウン電圧をもつものが多い。そのためパワートランジスタＭ０のドレイン・ソース間電圧ＶＤＳがそのブレークダウン電圧以上となると温度検出ダイオードＴＤ１にブレークダウン電流が流れ正確な温度検出が難しくなる。そこで、実施の形態２では、温度検出ダイオードＴＤ１のブレークダウンを防止する過電圧保護回路１５を追加した。

過電圧保護回路１５は、過電圧保護ダイオードＴＤ２、第４の変換抵抗Ｒ４、過電圧保護トランジスタＭ３を有する。過電圧保護ダイオードＴＤ２は、入力端子ｔｍ１にカソードが接続され、出力端子ｔｍ２にアノードが接続される。第４の変換抵抗Ｒ４は、入力端子ｔｍ１と過電圧保護ダイオードＴＤ２のカソードとの間に設けられる。そして、第４の変換抵抗Ｒ４は、過電圧保護ダイオードＴＤ２に流れる逆方向リーク電流を電圧に変換して過電圧検出信号Ｓ５を生成する。過電圧保護トランジスタＭ３は、温度検出ダイオードＴＤ１のカソードと電流増幅器１１の第２の変換抵抗Ｒ２との間に設けられる。また、過電圧保護トランジスタＭ３は、過電圧検出信号Ｓ５に基づき導通状態が制御される。なお、実施の形態２で用いる過電圧保護ダイオードＴＤ２は、温度検出ダイオードＴＤ１よりもブレークダウン電圧が低いものを用いる。

ここで、過電圧保護回路１５の動作について説明する。以下の説明では、過電圧保護ダイオードＴＤ２のブレークダウン電圧を６Ｖとし、過電圧保護トランジスタＭ３の閾値電圧ＶＴを１Ｖとする。そして、負荷ＲＬにショートなどの不具合が発生し、パワートランジスタＭ０のソース電圧が０Ｖとなった場合を考える。

この場合、過電圧保護回路１５の両端には１４Ｖの電圧が印加される。このとき、過電圧保護回路１５では、過電圧保護ダイオードＴＤ２がブレークダウンし、カソードの電圧をブレークダウン電圧である６Ｖとする。つまり、過電圧保護トランジスタＭ３のゲートには、過電圧検出信号Ｓ５として６Ｖが与えられる。このとき、過電圧保護トランジスタＭ３のソース側電圧は、過電圧検出信号Ｓ５の電圧から過電圧保護トランジスタＭ３の閾値電圧ＶＴ（１Ｖ）を引いた値となる。従って、この場合においても、温度検出ダイオードＴＤ１のアノード・カソード間には５Ｖ（＝６Ｖ−１Ｖ）の電圧しか印加されない。この電圧は、温度検出ダイオードＴＤ１のブレークダウン電圧以下であるため、温度検出ダイオードＴＤ１のブレークダウンが防止される。

上記説明より、実施の形態２にかかる半導体装置２では、過電圧保護回路１５を設けることで、パワートランジスタＭ０のドレイン・ソース間電圧ＶＤＳが温度検出ダイオードＴＤ１のブレークダウン電圧よりも大きくなった場合においても、温度検出ダイオードＴＤ１のブレークダウンを防止することができる。これにより、温度検出ダイオードＴＤ１にブレークダウン電流が流れないため、実施の形態２にかかる半導体装置２は、高い温度検出精度を維持することができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、電流増幅器の電流増幅率は、上記実施の形態の増幅率に限られず、システムの特性に応じて適宜決定することができる。また、電流増幅器の構成は、システムの構成に応じて適宜変更することが可能である。

１、２ 半導体装置
１０ 温度検出回路
１１ 電流増幅器
１２ バッファ回路
１３ ゲーティング回路
１４ ドライバー回路
１５ 過電圧保護回路
２０ マイクロコンピュータ
２１、３１ ベース領域
２２、３２ ベース取り出しタップ領域
２３ ソース領域
２４、３４ ゲート電極
２５、３５、３６ コンタクトホール
２６ 配線
３３ カソード領域
３４ ゲート電極
３７ 配線
４１ Ｎ−エピタキシャル層
４２ Ｎ＋半導体基板層
４３ ドレイン電極
４４ ゲート酸化膜
４５ 絶縁膜
４６ カバー層
ＤＣＥＬＬ ダイオードセル
ＭＣＥＬＬ セル
Ｍ０ パワートランジスタ
Ｍ１ 内部出力トランジスタ
Ｍ２ 内部出力トランジスタ
Ｍ３ 過電圧保護トランジスタ
ＯＰ 差動増幅器
Ｒ１〜Ｒ４ 変換抵抗
ＲＬ 負荷
Ｓ１ 制御信号
Ｓ２ 過熱検出信号
Ｓ３ 出力信号
Ｓ４ 駆動信号
Ｓ５ 過電圧検出信号
ＴＤ１ 温度検出ダイオード
ＴＤ２ 過電圧保護ダイオード
ｔｍ１ 入力端子
ｔｍ２ 出力端子
ｔｍ３ 制御信号入力端子

Claims (8)

1. 入力端子と出力端子との間に設けられたパワートランジスタと、
   前記入力端子に、第１の抵抗とトランジスタとを介してカソードが接続され、前記出力端子にアノードが接続される温度検出ダイオードと、
   前記入力端子に、第２の抵抗を介してカソードが接続され、前記出力端子にアノードが接続される過電圧保護ダイオードと、
   前記温度検出ダイオードの前記カソードから前記アノードに流れる逆方向リーク電流を増幅した検出電流を出力する電流増幅器と、
   前記検出電流を電圧に変換した過熱検出信号を出力する第３の抵抗と、
   前記過熱検出信号に応じて制御信号をゲーティングするゲーティング回路と、
   前記ゲーティング回路の出力信号に基づき前記パワートランジスタの制御端子に駆動信号を出力するドライバー回路と、
   を有し、
   前記トランジスタは、前記第１の抵抗と前記温度検出ダイオードの前記カソードとの間にドレイン・ソースが接続され、ゲートが前記過電圧保護ダイオードの前記カソードと前記第２の抵抗との間に接続される半導体装置。
2. 前記第１の抵抗は、前記逆方向リーク電流を電圧に変換してリーク電圧を生成する請求項１に記載の半導体装置。
3. 前記電流増幅器は、前記入力端子に入力される第１の電圧と前記第１の電圧よりも低い第２の電圧とに基づき動作し、
   前記電流増幅器は、
   内部出力ノードと前記入力端子との間に接続された第４の抵抗と、
   前記第４の抵抗に流れる電流に応じて前記リーク電圧に対応した参照電圧を前記内部出力ノードに生成するバッファ回路と、
   前記バッファ回路の第１の内部出力トランジスタと制御端子が共通に接続され、ソースが前記第２の電圧を供給する内部電源端子に接続され、ドレインが前記第３の抵抗を介して前記入力端子に接続される第２の内部出力トランジスタと、
   を有する請求項２に記載の半導体装置。
4. 前記電流増幅器の電流増幅率は、前記第１の抵抗と前記第４の抵抗との抵抗比を示す第１の増幅比と、前記第１の内部出力トランジスタと前記第２の内部出力トランジスタとのトランジスタサイズ比を示す第２の増幅比と、の積により決定される請求項３に記載の半導体装置。
5. 前記トランジスタは、前記過電圧保護ダイオードの前記カソードと前記第２の抵抗との間に生成される過電圧検出信号に基づき導通状態が制御される請求項１乃至４のいずれか１項に記載の半導体装置。
6. 前記第２の抵抗は、前記第１の抵抗よりも抵抗値が小さい請求項５に記載の半導体装置。
7. 前記温度検出ダイオードの前記アノードは、前記パワートランジスタのベース領域と同一のプロセスで形成され、前記温度検出ダイオードの前記カソードは前記パワートランジスタのソース領域と同一のプロセスで形成される請求項１乃至６のいずれか１項に記載の半導体装置。
8. 前記パワートランジスタは、プレナー型の縦型ＭＯＳトランジスタであって、前記温度検出ダイオードは、前記パワートランジスタに隣接して設けられる請求項１乃至７のいずれか１項に記載の半導体装置。

Images