JP4287332B2 - 積分回路、漸減回路、および半導体装置 - Google Patents

Description

本発明は、半導体装置の回路技術に関し、特に、半導体基板内にオンチップ化が可能なミリ秒オーダー以上の時定数を有する積分回路、漸減回路、ならびにソフト遮断機能を有する半導体装置、及び、これを応用した自動車エンジン用の点火装置（以下、イグナイタと称す）に適用して有効な技術に関するものである。

本発明者が検討したところによれば、自動車エンジン用のイグナイタに関しては、以下のような技術が考えられる。

たとえば、自動車エンジン用のイグナイタは、省エネ化のために従来のディストリビュータを用いるシステムから、内燃機関の各気筒毎にイグナイタと点火用コイルを設けたディストリビュータレスイグニッションシステムが一般的になってきている。イグナイタは、点火用コイルの一次側の電流をスイッチング制御し、点火用コイルの二次側に数万ボルトの高電圧を発生し、点火プラグを放電させて気筒内の燃焼を制御している。このイグナイタのスイッチングデバイスとしては、従来のバイポーラトランジスタに代わって、絶縁ゲート型半導体装置が用いられるようになってきている。

このようなイグナイタは、エンジン制御ユニット（以下、ＥＣＵと称す）からの点火用の制御信号を受けて、点火用コイルの電流をスイッチングするパワーデバイスである。正常動作では、ＥＣＵからの制御信号は数ミリ秒程度のパルス信号である。しかしながら、ＥＣＵからの制御信号のパルス幅が何らかの原因で連続印加信号になってしまうことがある。点火用コイルの一次側の電流はインダクタンス（Ｌ）と印加電圧（Ｖ）で決まる傾き（ｄｉ／ｄｔ＝Ｖ／Ｌ）で増加する。このため、連続印加信号になると点火用コイルの一次側に連続電流が流れ、その電流が許容値を超えてしまい、点火コイル及びスイッチングデバイスの破損または焼損を招いてしまう。そこで、イグナイタは、決められた制限電流値を超えないような電流制限機能を設けるデバイスも開発されている。更に、電流制限機能で連続電流の電流値を抑えても電圧と電流の積による電力で発熱し、イグナイタが熱暴走したり、焼損したりする問題がある。これを対策するため、イグナイタの温度が、ある設定温度を超えると自己遮断する機能を持つものも開発されてきている。

たとえば、特許文献１に記載の技術によれば、異常発熱を検出して電流を強制的に遮断する機能を有している。更に、強制遮断の際に点火プラグが誤点火しないようにパルス発生回路、カウンタ回路、ステップ波形発生回路を有し、以下のような制御をしている。パルス発生回路は発振器として働き、カウンタ回路は前段のパルス発生回路の信号を受けて、所望の周期で信号を発生するタイマとして機能している。過温度を検出すると、ステップ波形発生回路の出力は、前記の周期でステップ状に電圧を制御する。このステップ波形で強制遮断回路を制御して、スイッチングデバイスの主電流をステップ状に遮断する。点火用コイルの二次側の発生電圧を、点火プラグでの火花放電を発生しない電圧以下になるようにステップの周期及び周期当たりに減少する電流値を設定している。この文献によれば、誤点火を発生させないために周期を２ミリ秒程度に設定している。
特開２００１−２４８５２９号公報

ところで、前記のような自動車エンジン用のイグナイタに関して、本発明者が検討した結果、以下のようなことが明らかとなった。

たとえば、前記特許文献１に記載の技術において、カウンタ回路等のデジタル回路は回路素子数が多いため、微細化されたプロセスでは面積に影響しないが、数ミクロンのプロセスルールでは、回路面積が非常に大きくなってしまう。また、イグナイタなどのパワー半導体素子では、制御回路を追加する場合でもプロセスの追加を最小限に抑える必要がある。このため、利用可能なデバイスも自ずと限定され、デジタル回路で使い勝手のよいＣＭＯＳ回路を混載することは容易ではない。

そこで、本発明の目的は、ミリ秒オーダーの時定数を持つ回路を回路規模及び回路面積を最小限に抑えて実現し、更に異常検出時の誤点火を招かない自己遮断を実現するイグナイタを提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明では、ミリ秒オーダーの時定数を有する回路を実現するために、ＲＣ積分回路の抵抗素子としてダイオードの逆方向リーク抵抗を用いるものである。また、イグナイタにおいては、異常検出に伴う自己遮断を制御するためのゲート電圧漸減回路には前記ダイオードの逆方向リーク抵抗を用いた積分回路を設けて、ゲート電位引き抜き用のＭＯＳＦＥＴのゲート電圧をミリ秒オーダーの時定数で緩慢に制御するものである。

すなわち、本発明による積分回路は、入力端子と接地間にダイオードとコンデンサとを直列接続し、ダイオードの一端を入力端子とし、ダイオードの他端をコンデンサの一端と接続して出力端子とし、コンデンサの他端を接地して構成したものである。

また、本発明による漸減回路は、電源端子と接地間に抵抗とＭＯＳＦＥＴとを直列接続し、抵抗とＭＯＳＦＥＴの接続点を出力端子とし、上記積分回路の出力をＭＯＳＦＥＴのゲートに接続して構成したものである。

また、本発明による半導体装置は、点火コイルの一次側に流れる電流をオン・オフ制御するスイッチングデバイスと、このスイッチングデバイスに流れる主電流を制限する電流制御回路と、主電流の通電中に異常を検出する異常検出回路と、この異常検出回路の出力に応答して主電流を強制的に漸減する電流漸減制御回路を有し、電流漸減制御回路は上記積分回路または漸減回路を含んで構成したものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、ダイオードの逆方向のリーク抵抗を用いることで、ミリ秒オーダーの積分回路をダイオードとコンデンサのみで構成することができるので、デジタル回路を用いた場合より回路規模及び回路面積を低減することが可能となる。

さらに、本発明によれば、イグナイタに応用した場合には、スイッチングデバイスと同一の半導体チップ上にミリ秒オーダーの積分回路を実現することができるので、自己遮断時に誤点火を招かない点火システムを実現することが可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の一実施の形態による積分回路の構成例を示す回路図である。

本実施の形態による積分回路は、ダイオード８とコンデンサ９とを有し、入力端子（Ｖｉｎ）と接地間にダイオード８とコンデンサ９とを直列接続し、ダイオード８のカソードを入力端子とし、ダイオード８のアノードをコンデンサ９の一端と接続して出力端子（Ｖｏｕｔ）とし、コンデンサ９の他端を接地して構成したものである。通常のＲＣ積分回路は、抵抗とコンデンサとの直列接続で構成されるが、本発明では抵抗素子をダイオードに置き換えた点が特徴である。

このダイオード８の逆方向リーク抵抗は、数メガ〜数ギガΩオーダーとなり、高抵抗を半導体基板上に小さい面積で作り込むことができる。ダイオード８の逆方向リーク抵抗を１００メガΩで設計し、１００ピコファラッドのコンデンサ９とで積分回路を構成すれば、時定数（τ＝Ｃ×Ｒ）は１０ミリ秒となる。シート抵抗が１０ｋΩのポリシリコン抵抗で１００メガΩを実現するためには、１万シートを要し、レイアウト面積の増大が避けられない。

また、ダイオード８の抵抗成分には方向性があり、ダイオード８とコンデンサ９の直列接続による積分回路では、入力電圧の遷移方向により出力の時定数が異なってくる。入力信号の立ち上がり遷移時に、コンデンサ９に電荷を充電するときの時定数を稼ぎたい場合は、本実施の形態のようにダイオード８のカソード側を入力側に、アノード側をコンデンサ９に接続する。このとき、入力信号の立ち下がり遷移時には、ダイオード８の順方向ですばやくコンデンサ９の電荷を放電することができる。また、入力信号の立ち下がり遷移時に時定数を稼ぎたい場合は、後述（図３）するようにダイオードの方向を逆に接続すればよい。

よって、本実施の形態によれば、ミリ秒オーダーの時定数の積分回路を半導体基板上に容易に実現することができる。特に、ダイオード８の逆方向のリーク抵抗を用いることで、ダイオード８とコンデンサ９のみで１ミリ秒以上、１０ミリ秒オーダーの積分回路を構成でき、デジタル回路を用いた場合より回路規模及び回路面積を低減できる。

（実施の形態２）
図２は、本発明の一実施の形態による漸減回路の構成例を示す回路図である。

本実施の形態による漸減回路は、積分回路１３と、抵抗１５と、ＭＯＳＦＥＴ３３とを有し、電源端子（Ｖｄｄ）と接地間に抵抗１５とＭＯＳＦＥＴ３３とを直列接続し、抵抗１５とＭＯＳＦＥＴ３３の接続点を出力端子（Ｖｏｕｔ）とし、積分回路１３の出力をＭＯＳＦＥＴ３３のゲートに接続して構成したものである。積分回路１３は、前記実施の形態１で説明した回路である。

この漸減回路において、ＭＯＳＦＥＴ３３はＮ型であり、ドレインを抵抗１５と接続し、その接続点を出力端子とする。ＭＯＳＦＥＴ３３のゲートは、積分回路１３の出力に接続されている。この漸減回路では、入力信号Ｖｉｎの立ち上がり遷移を受けて、積分回路１３によりＭＯＳＦＥＴ３３のゲート電圧が漸増する。これにより、インピーダンスも漸増し、出力電圧Ｖｏｕｔを漸減させる。

よって、本実施の形態によれば、前記実施の形態１の積分回路１３による効果に加えて、簡単な回路で漸減回路を実現できるため、半導体装置の面積を低減できる。

（実施の形態３）
図３は、本発明の一実施の形態による積分回路の別の構成例を示す回路図である。

図３（ａ）は、入力信号の立ち下がり遷移時に時定数を稼ぐ場合の積分回路である。前記図１の回路とは、ダイオード８ａの方向が逆になった点が異なる。すなわち、ダイオード８ａのアノード側を入力側に、カソード側をコンデンサ９に接続することにより、入力信号の立ち下がり遷移時に、ゆっくりとコンデンサ９の電荷を放電することができる。

図３（ｂ）は、ダイオード８ｂを多段に直列接続した例である。このように、ダイオード８ｂを多段接続することにより、積分回路の時定数を伸ばすことが容易になる。

図３（ｃ）は、多段接続するダイオード８ｃの方向を交互にする、いわゆるバック・トゥー・バックの接続にした例である。この接続では、隣り合うダイオード８ｃのアノードもしくはカソードを共用できるため、レイアウト面積を低減できる。また、時定数は立ち上がりと立ち下がりの双方で稼ぐことができる。

図３（ｄ）は、ダイオード接続したＭＯＳＦＥＴ９０を抵抗素子に用いた積分回路の例である。ＭＯＳＦＥＴ９０を用いれば、チャネル濃度や形状でリーク抵抗やしきい値を制御できるため、時定数の微調整が可能になる。また、ＭＯＳＦＥＴ９０の代わりにバイポーラトランジスタを用いてもよい。

図３（ｅ）は、ＭＯＳＦＥＴ９１を抵抗素子に用いた積分回路の別の例である。ＭＯＳＦＥＴ９１のゲート電位をバイアス電圧Ｖｂｉで制御することで、積分回路の時定数を微調整することが可能になる。

このように、積分回路の抵抗素子にダイオードやＭＯＳＦＥＴを用いることで、積分回路のレイアウト面積を低減することができる。

（実施の形態４）
図４は、本発明の一実施の形態によるイグナイタの構成例を示す回路図である。

本実施の形態によるイグナイタ１は、主電流のスイッチングデバイスとして、絶縁ゲート型パワートランジスタであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）５ａを使用している。イグナイタ１は、入力端子２０に図示していないＥＣＵからの制御信号が入力される。イグナイタ１の主電流出力端子２１は、ＩＧＢＴ５ａ及びＩＧＢＴ５ｂのコレクタ（以下、ＩＧＢＴ５のコレクタと称す）であり、点火コイル２の一次側に接続される。点火コイル２の二次側は、点火プラグ３に接続されている。点火コイル２の一次側と二次側の共通端子は、電源であるバッテリー４に接続されている。このバッテリー４の負極側、点火プラグ３の他端側は、イグナイタ１の接地端子２２に接続されている。

イグナイタ１の主電流スイッチング用のＩＧＢＴ５ａのゲートは、抵抗１５を介して入力端子２０に接続されている。ＩＧＢＴ５ｂは、ゲート及びコレクタがＩＧＢＴ５ａと共通接続され、エミッタがセンス抵抗３５を介して接地されている。演算増幅器１７の非反転入力はＩＧＢＴ５ｂとセンス抵抗３５の共通接続点に接続され、反転入力には基準電圧回路１６の出力が接続される。ＭＯＳＦＥＴ３４のゲートは演算増幅器１７の出力に接続され、ドレインはＩＧＢＴ５ａ及びＩＧＢＴ５ｂのゲート（以下、ＩＧＢＴ５のゲートと称す）に接続されている。

異常検出回路１２の出力はダイオード８のカソードに接続して、アノードはコンデンサ９を介して接地して積分回路１３を構成している。ＭＯＳＦＥＴ３３のゲートは積分回路１３の出力に接続され、ドレインはＩＧＢＴ５のゲートに接続されている。

ＭＯＳＦＥＴ３６のソースはＩＧＢＴ５のゲートに、ドレインは抵抗３７を介して入力端子２０に接続されている。ＭＯＳＦＥＴ３６のゲートは抵抗４２及び抵抗４１を介してＩＧＢＴ５のコレクタに接続され、また、抵抗４３を介して接地している。ツェナーダイオード４０のカソードは抵抗４１と抵抗４２の共通接続点に接続され、アノードは接地されている。

ＩＧＢＴ５のコレクタとゲート間にはツェナーダイオード７が接続されている。ツェナーダイオード３０はカソードを入力端子２０に接続し、アノードを接地している。プルダウン抵抗３１は入力端子２０と接地間に設けられている。ダイオード３９のアノードはＩＧＢＴ５のゲートに、カソードは抵抗３８を介して入力端子２０に接続されている。

以上のように、本実施の形態によるイグナイタ１は、点火コイル２の一次側に流れる電流をオン・オフ制御するためのＩＧＢＴ５ａからなるスイッチングデバイスと、このスイッチングデバイスに流れる主電流を監視するためのＩＧＢＴ５ｂ、センス抵抗３５などや、この監視の結果に応じて主電流を制限するための基準電圧回路１６、演算増幅器１７、ＭＯＳＦＥＴ３３などからなる電流制御回路と、主電流の通電中に異常を検出するための異常検出回路１２と、この異常検出回路１２の出力に応答して主電流を強制的に漸減するための積分回路１３、ＭＯＳＦＥＴ３３などからなる電流漸減制御回路とを有して構成される。

図５は、イグナイタ１の動作を示す波形図であり、この動作波形を参照しながら、本実施の形態のイグナイタ１の基本動作を説明する。

時刻ｔ０〜ｔ１までの期間では、入力端子（ＥＣＵからの制御信号）２０は０Ｖで、ＩＧＢＴ５はオフ状態、すなわちコレクタ電流Ｉｃは流れないため、コレクタ電圧（ＶＣＥ）はバッテリー４の電圧となる。

次に、時刻ｔ１において、入力端子２０に入力電圧が印加され、ＩＧＢＴ５のゲート電圧（ＶＧＥ）がＩＧＢＴ５のしきい値を超えると、バッテリー４から点火コイル２の一次側を通りＩＧＢＴ５にコレクタ電流Ｉｃが流れ始める。負荷がインダクタンスであるため、コレクタ電流Ｉｃは時間と共に単調増加する。

続いて、時刻ｔ２で、入力端子２０を０Ｖにするとコレクタ電流Ｉｃが減少するが、この時の負の電流変化率、いわゆるマイナスのｄＩｃ／ｄｔにより点火コイル２の一次側に、Ｖ１＝Ｌ×（ｄＩｃ／ｄｔ）の電圧を発生する。この電圧が点火コイル２の二次側で数万Ｖに昇圧され、点火プラグ３を放電させる。この点火プラグ３を放電させた後、時刻ｔ３で定常状態となる。

次に、電流制限機能について説明する。イグナイタ１のオンする期間はＥＣＵにより制御される。通常は１〜２ミリ秒程度の信号パルス幅であるが、何らかの原因でエンジンが予期せぬ停止状態になった場合には、入力端子２０に数ミリ秒を超える極めて長い信号が印加される。コレクタ電流Ｉｃは入力信号の印加時間の経過に伴って増加し続けようとする。コレクタ電流が増加し続けると、過電流や異常発熱によりイグナイタ１を焼損してしまう。これを防止するために、コレクタ電流Ｉｃを所望の電流値に制限する必要がある。

本実施の形態のイグナイタ１には、主電流（Ｉｃ：コレクタ電流）の１／１００〜１／１００００程度の微少なセンス電流を感知するためにセンス用のＩＧＢＴ５ｂを有する。このセンス電流はセンス抵抗３５により電流値に応じた電圧（センス電圧Ｖｓ）に変換される。センス電圧Ｖｓは演算増幅器（コンパレータ）１７で基準電圧Ｖｒｅｆと比較される。コンパレータ１７はセンス電圧Ｖｓが基準電圧Ｖｒｅｆに近づくように、出力につながるＩＧＢＴゲート電位制御用のＭＯＳＦＥＴ３４のゲート電圧を制御する。この機能により、イグナイタ１の主電流が所望の設定電流を超えないように電流制限が働く。

図５において、時刻ｔ４以降は、入力端子２０に信号が印加され続けた場合の電流制限の動作を示したものである。時刻ｔ５で、所望の制限電流値を超えるとコレクタ電流は一定の電流値に制限される。このように、エンストなどの予期せぬ状態が生じてもコレクタ電流を制限し、コイルや回路の破損などのトラブルを防止できる。

本実施の形態では、過大な電圧がコレクタ端子（主電流出力端子２１）に印加された場合の保護機能を果たすコレクタ電圧制限用のツェナーダイオード７を設けている。エンジン動作中に何らかの原因で燃料への着火に失敗した場合、点火コイル２の一次側の電圧が所定の電圧より遥かに高い電圧になるという現象がある。この時、コレクタ端子（２１）の電圧がＩＧＢＴ５の耐圧を超えて増大するとＩＧＢＴ５が破壊してしまう。コレクタ電圧制限用のツェナーダイオード７の降伏電圧をＩＧＢＴ５の耐圧より低く設定することによって、ＩＧＢＴ５を保護している。すなわち、過大な電圧がコレクタ端子（２１）に印加されたとき、ツェナーダイオード７が降伏してゲート端子２３の電圧が上昇し、ＩＧＢＴ５を再びオンさせてコレクタ端子電圧の増大を抑制することができる。

この他に、本実施の形態では、入力保護用のツェナーダイオード３０と、ＩＧＢＴ５のターンオン時とターンオフ時でゲート抵抗を変え、オンとオフのスピードを調整するターンオフ用のダイオード３９と抵抗３８を備える。ターンオン時に機能する抵抗１５は制限される電流値を調整するために比較的大きな値、例えば１〜１０ｋΩ程度に設定する。一方、ターンオフ時に機能する抵抗３８はスピードアップの目的から抵抗１５よりも小さく、例えば、５０Ω〜１ｋΩ程度にしている。

また、本実施の形態では、過電流によるイグナイタ１の異常発熱や、ＥＣＵからの制御信号の連続印加などの異常を検出して自己遮断する機能を設けている。さらに、自己遮断では、通常の遮断動作とは異なりコレクタ電圧の跳ね上がりを抑える必要がある。これは、自己遮断のタイミングは点火のタイミングに同期しないためである。自己遮断のタイミングでコレクタ電圧が跳ね上がると、点火コイル２の二次側に高電圧が発生して点火プラグ３が誤点火してしまう。誤点火を防止するために、自己遮断時にはコレクタ電圧の跳ね上がりを抑えながら緩やかに遮断する必要がある。本実施の形態では異常検出回路１２の出力を積分回路１３を介して、自己遮断用に設けたＭＯＳＦＥＴ３３を駆動することにより、ＩＧＢＴ５のゲート電圧を緩やかに低下させることができる。積分回路１３は時定数が１０ミリ秒以上になるように設計している。

図６は、イグナイタ１による異常検出時の自己遮断動作を示す波形図であり、この動作波形を参照しながら、異常検出時の自己診断動作を説明する。この動作波形は、イグナイタ１に点火コイル２をつなぎ、周囲温度を１５０℃で過温度遮断動作させ、コレクタ電圧、コレクタ電流及び点火コイル２の二次側で電圧を観測した結果である。

時刻ｔ１で、入力端子２０の制御信号が立ち上がり、コレクタ電流Ｉｃが点火コイル２のインダクタンスと電圧で決まる傾き（ｄｉ／ｄｔ）で増加して、約４ミリ秒後の時刻ｔ２で制限電流値に達して電流制限が効き、コレクタ電流は一定に制御される。

時刻ｔ３で、異常検出回路１２が異常を検出してコレクタ電圧（主電流出力端子２１）の跳ね上がりを抑制しながら、緩やかにコレクタ電流Ｉｃを遮断していく。時刻ｔ４のタイミングで、コレクタ電圧（２１）の跳ね上がりはピークに達するが、点火コイル２の二次側の電圧のピークは、７００Ｖ程度であり、点火プラグの誤点火を招かない電圧である１ｋＶ以下に抑えられている。時刻ｔ５で、コレクタ電流は完全に遮断されている。

図７は、積分回路１３を構成するダイオード８の逆方向リーク抵抗の温度依存性を示す特性図である。ダイオード８の逆方向リーク抵抗は、高温になるほど低くなる特性がある。この特性は、積分回路１３にダイオード８の逆方向リーク抵抗を用いると、過温度による自己診断時に、より遮断が効く方向に作用し、フェイルセイフに働くようになる。

以上説明したように、本実施の形態では、積分回路１３の出力で遮断用のＭＯＳＦＥＴ３３を緩慢に制御することで、ＩＧＢＴ５のゲート電圧をミリ秒オーダーで緩やかに低減させてコレクタ電圧の跳ね上がりを抑制しつつ、コレクタ電流を遮断できる。これにより、点火プラグ３の誤点火を招かない自己遮断が実現できる。

また、積分回路１３を受動素子で構成するため、デジタル回路と演算増幅回路を用いた積分回路より回路規模が小さくできるため、イグナイタ１のチップ面積を抑制できる。

さらに、積分回路１３の抵抗素子にダイオード８の逆方向リーク抵抗を用いることで、数１０ミリ秒の時定数を小さな面積で実現できる。

（実施の形態５）
図８は、本発明の一実施の形態によるイグナイタの別の構成例を示す回路図である。

本実施の形態によるイグナイタ１ａは、前記実施の形態４のイグナイタ１に対して、異常検出回路１２と積分回路１３との間の構成を具体的に示したものである。

図８の異常検出回路１２ａは、前記図４の異常検出回路１２とは異なり、異常検出時に立ち下がり信号を発生する。異常検出回路１２ａの出力にはＭＯＳＦＥＴ８１及び８２が接続されている。ＭＯＳＦＥＴ８１，８２は、正常動作時にはオンしていて、積分回路１３の入出力を接地レベルに短絡している。異常検出時には、ＭＯＳＦＥＴ８１，８２はオフして、積分回路１３には、入力端子２０から抵抗８６とダイオード８４とを経由したパスと、主電流出力端子（いわゆるコレクタ）２１から抵抗８７とダイオード８３とを経由したパスとを接続し、ワイヤードＯＲを構成している。これにより、積分回路１３の入力はいずれか高い電位に引き上げられる。

よって、本実施の形態によれば、ワイヤードＯＲ構成を用いることにより、積分回路１３に印加する電圧を高くでき、次段の自己遮断用のＭＯＳＦＥＴ３３を十分に駆動する電位を確保できる。

（実施の形態６）
図９は、本発明の一実施の形態によるイグナイタのさらに別の構成例を示すブロック図である。

本実施の形態によるイグナイタ１ｂは、主電流のスイッチングデバイスとしてパワーＭＯＳＦＥＴ６を使用し、前記実施の形態４のイグナイタ１と異なる点である。このイグナイタ１ｂは、入力端子２０に図示していないＥＣＵからの制御信号が入力される。イグナイタ１ｂの主電流出力端子２１は、パワーＭＯＳＦＥＴ６のドレイン端子であり、点火コイル２の一次側に接続される。点火コイル２の２次側は、点火プラグ３に接続されている。点火コイル２の一次側と二次側の共通端子は、電源であるバッテリー４に接続されている。

イグナイタ１ｂの電流は、パワーＭＯＳＦＥＴ６のゲート電圧で制御される。パワーＭＯＳＦＥＴ６のソースと接地間には電流監視回路１０を設けて、パワーＭＯＳＦＥＴ６のソース電流を監視する。電流制限回路１１は、前記電流監視回路１０の出力に応じて、パワーＭＯＳＦＥＴ６のゲートと接地間のインピーダンスを調整して、抵抗１５との分圧により、所望のドレイン電流になるようにパワーＭＯＳＦＥＴ６のゲート電圧を制御する。

異常検出回路１２は、ＥＣＵからの制御信号の立ち下がりエッジの遅延やチップの異常発熱などの異常を検出して、イグナイタ１ｂの熱暴走や焼損を防止するために自己遮断のためのトリガーをかける回路である。異常検出回路１２の出力は、ダイオード８とコンデンサ９とで構成される積分回路１３を介して遮断回路１４を制御して、パワーＭＯＳＦＥＴ６のゲート電圧を引き下げてパワーＭＯＳＦＥＴ６のドレイン電流を遮断する。

異常検出回路１２が異常を検出して自己遮断をかける場合には、点火プラグ３を誤点火しないように制御する必要がある。パワーＭＯＳＦＥＴ６のドレイン電流を急激に遮断するとドレイン電圧（主電流出力端子２１）が急激に跳ね上がり、点火コイル２の二次側に高電圧が発生して点火プラグ３の誤点火を招く。このため、ドレイン電圧（２１）が急激に跳ね上がらないように、パワーＭＯＳＦＥＴ６のゲート電圧を緩慢に引き下げる必要がある。これを実現するために、異常検出回路１２の出力を、積分回路１３を介して遮断回路１４を制御することで、パワーＭＯＳＦＥＴ６のゲート電圧を緩慢に引き下げてドレイン電流を遮断することが可能になる。

よって、本実施の形態によれば、異常検出回路１２が異常検出し、パワーＭＯＳＦＥＴ６のゲート電圧を緩慢に制御してドレイン電流を緩やかに遮断するため、点火プラグ３が誤点火せずに自己遮断できる。

（実施の形態７）
図１０は、本発明の一実施の形態によるイグナイタの積分回路に用いるダイオードの一例を示す断面図である。この断面図は、ＩＧＢＴをスイッチングデバイスに用いた場合の例である。

半導体基板は、裏面側から、コレクタ電極５０、高不純物濃度のｐ型のコレクタ層５１、同じく高不純物濃度のｎ型のバッファ層５２、低不純物濃度のｎ型のドリフト層５３で形成される。ダイオード８を形成する部分の半導体基板の表面には、低不純物濃度のｐ型の拡散層５４を設けて、高不純物濃度のｐ型の拡散層５５と電極７０を介してＧＮＤ電位に接続する。ダイオード８は、フィールド酸化膜５７上にポリシリコンのパターンを形成し、イオン打ち込み等により、ｐ型のポリシリコン６１とｎ型のポリシリコン６２とでダイオード８を構成する。７はＩＧＢＴ５のコレクタとゲート間のクランプダイオードであり、８は積分回路１３に用いるダイオードである。

本実施の形態では、積分回路１３に用いるダイオード８をＩＧＢＴ５のコレクタとゲート間のクランプダイオード７と同時に形成できるため、プロセスの追加が無い。また、積分回路用のダイオード８のリーク抵抗の抵抗値を高めるために、クランプダイオード７と同様にｐ型とｎ型とを多段に形成することで、面積の増加を抑えつつ、多段のダイオードを形成することができる。

図１１は、積分回路用のダイオード８を半導体基板内に形成した場合を示す断面図である。上記図１０と同一の記号の説明は省略する。ＧＮＤ電位に接続した低不純物濃度のｐ型の拡散層５４内にカソードとなるｎ型の拡散層５６を形成し、さらにその中にアノードとなる高不純物濃度ｐ型の拡散層５５を形成する。

図１２は、ポリシリコンで形成したダイオード８の逆方向電圧と電流の関係を示す特性図である。

ダイオード８の逆方向のリーク抵抗はＶｒ／Ｉｒとなり、電圧依存性を有し、非線形の抵抗の特性となる。非線形の抵抗とコンデンサ９による積分回路１３の出力は、逆方向のダイオード８への印加電圧の減少に伴い、時定数が増大する。このため、積分回路１３により次段の遮断用Ｎ型のＭＯＦＥＴ３３のゲート電圧をしきい値電圧近傍まで素早く上昇させ、しきい値電圧近傍では緩慢に上昇するため、遮断用のＭＯＳＦＥＴ３３のインピーダンスをより緩慢に制御することが可能になる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の積分回路、漸減回路は、自動車エンジン用のイグナイタに適用して有効であり、さらにミリ秒オーダー以上の時定数を必要とする他の装置などにも広くて適用可能である。

本発明の一実施の形態による積分回路の構成例を示す回路図である。 本発明の一実施の形態による漸減回路の構成例を示す回路図である。 （ａ）〜（ｅ）は本発明の一実施の形態による積分回路の別の構成例を示す回路図である。 本発明の一実施の形態によるイグナイタの構成例を示す回路図である。 本発明の一実施の形態によるイグナイタにおいて、図４の動作を示す波形図である。 本発明の一実施の形態によるイグナイタにおいて、図４の異常検出時の自己遮断動作を示す波形図である。 本発明の一実施の形態によるイグナイタにおいて、図４の積分回路を構成するダイオードの逆方向リーク抵抗の温度依存性を示す特性図である。 本発明の一実施の形態によるイグナイタの別の構成例を示す回路図である。 本発明の一実施の形態によるイグナイタのさらに別の構成例を示すブロック図である。 本発明の一実施の形態によるイグナイタの積分回路に用いるダイオードの一例を示す断面図である。 本発明の一実施の形態によるイグナイタの積分回路に用いるダイオードを半導体基板内に形成した場合を示す断面図である。 本発明の一実施の形態において、図１０のダイオードの逆方向電圧と電流の関係を示す特性図である。

符号の説明

１，１ａ，１ｂ…イグナイタ、２…点火コイル、３…点火プラグ、４…バッテリー、５ａ，５ｂ…ＩＧＢＴ、６…パワーＭＯＳＦＥＴ、７…ツェナーダイオード、８，８ａ，８ｂ，８ｃ…ダイオード、９…コンデンサ、１０…電流監視回路、１１…電流制限回路、１２，１２ａ…異常検出回路、１３…積分回路、１４…遮断回路、１５…抵抗、１６…基準電圧回路、１７…演算増幅器、２０…入力端子、２１…主電流出力端子、２２…接地端子、２３…ゲート端子、３０…ツェナーダイオード、３１…プルダウン抵抗、３３，３４…ＭＯＳＦＥＴ、３５…センス抵抗、３６…ＭＯＳＦＥＴ、３７，３８…抵抗、３９…ダイオード、４０…ツェナーダイオード、４１，４２，４３…抵抗、８１，８２…ＭＯＳＦＥＴ、８３，８４…ダイオード、８５…ツェナーダイオード、８６，８７…抵抗、９０，９１…ＭＯＳＦＥＴ。

Claims (11)

1. ダイオードと、コンデンサとを有し、
   入力端子と接地間に前記ダイオードと前記コンデンサとを直列接続し、前記ダイオードの一端を入力端子とし、前記ダイオードの他端を前記コンデンサの一端と接続して出力端子とし、前記コンデンサの他端を接地して構成し、
   前記ダイオードの一端はカソード端子であり、前記カソード端子を前記入力端子に接続したことを特徴とする積分回路。
2. 請求項１記載の積分回路において、
   前記ダイオードは、多段のダイオードで構成したことを特徴とする積分回路。
3. 請求項１記載の積分回路において、
   前記ダイオードは、ダイオード接続したＭＯＳＦＥＴで構成したことを特徴とする積分回路。
4. 請求項１記載の積分回路において、
   前記ダイオードは、ダイオード接続したバイポーラトランジスタで構成したことを特徴とする積分回路。
5. 請求項１乃至４のいずれか１項に記載の積分回路を用いた漸減回路であって、
   前記積分回路と、抵抗と、ＭＯＳＦＥＴとを有し、
   電源端子と接地間に前記抵抗と前記ＭＯＳＦＥＴとを直列接続し、前記抵抗と前記ＭＯＳＦＥＴとの接続点を出力端子とし、前記積分回路の出力を前記ＭＯＳＦＥＴのゲートに接続して構成したことを特徴とする漸減回路。
6. 点火コイルの一次側に流れる電流をオン・オフ制御するスイッチングデバイスと、
   前記スイッチングデバイスに流れる主電流を制限する電流制御回路と、
   前記主電流の通電中に異常を検出する異常検出回路と、
   前記異常検出回路の出力に応答して主電流を強制的に漸減する積分回路を含む電流漸減制御回路とを有し、
   前記積分回路は、
   ダイオードと、コンデンサとを有し、
   入力端子と接地間に前記ダイオードと前記コンデンサとを直列接続し、前記ダイオードの一端を入力端子とし、前記ダイオードの他端を前記コンデンサの一端と接続して出力端子とし、前記コンデンサの他端を接地して構成し、
   前記ダイオードの一端はカソード端子であり、前記カソード端子を前記入力端子に接続したことを特徴とする半導体装置。
7. 請求項６記載の半導体装置において、
   前記スイッチングデバイスは、絶縁ゲート型トランジスタであり、
   前記電流漸減制御回路は、前記絶縁ゲート型トランジスタのゲート電圧を漸減させる回路であり、前記積分回路の出力が前記絶縁ゲート型トランジスタのゲートと接地間に設けたＭＯＳＦＥＴのゲートに接続されたことを特徴とする半導体装置。
8. 請求項６記載の半導体装置において、
   前記積分回路の時定数は、１ミリ秒以上であることを特徴とする半導体装置。
9. 請求項６記載の半導体装置において、
   前記積分回路は、前記ダイオードの逆方向リーク抵抗を用いたことを特徴とする半導体装置。
10. 請求項６記載の半導体装置において、
    前記異常検出回路は、前記半導体装置の温度を監視して予め規定した温度に達したことを検出する過温度検出機能を有していることを特徴とする半導体装置。
11. 請求項６乃至１０のいずれか１項に記載の半導体装置において、
    前記半導体装置は、イグナイタに用いられることを特徴とする半導体装置。