JPH0834222B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0834222B2 JPH0834222B2 JP62062651A JP6265187A JPH0834222B2 JP H0834222 B2 JPH0834222 B2 JP H0834222B2 JP 62062651 A JP62062651 A JP 62062651A JP 6265187 A JP6265187 A JP 6265187A JP H0834222 B2 JPH0834222 B2 JP H0834222B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- temperature
- semiconductor
- overcurrent
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 239000000758 substrate Substances 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、特に電力用半導体装置に係るものであ
り、過電流保護機能を有する半導体装置に関する。
り、過電流保護機能を有する半導体装置に関する。
[従来の技術] 電力用の半導体装置にあっては、その負荷が短絡する
ような状態となった場合、上記半導体装置に過大な負荷
電流か流れるようになるものであり、電力用半導体装置
にとって致命的な損傷を受けることがある。したがっ
て、上記負荷が短絡して半導体装置に過大な電流が流れ
るような状態となった場合でも、この半導体装置を破壊
から保護することが必要である。このような半導体装置
を過電流から保護する手段としては、通常この半導体装
置に過電流保護回路等を外付けで接続するようにしてい
るものであり、この外付けの保護回路で過電流を検出
し、半導体装置の動作を遮断制御させるようにしている
ものである。
ような状態となった場合、上記半導体装置に過大な負荷
電流か流れるようになるものであり、電力用半導体装置
にとって致命的な損傷を受けることがある。したがっ
て、上記負荷が短絡して半導体装置に過大な電流が流れ
るような状態となった場合でも、この半導体装置を破壊
から保護することが必要である。このような半導体装置
を過電流から保護する手段としては、通常この半導体装
置に過電流保護回路等を外付けで接続するようにしてい
るものであり、この外付けの保護回路で過電流を検出
し、半導体装置の動作を遮断制御させるようにしている
ものである。
しかし、半導体装置に対して、さらに外付けで保護回
路を接続設定することは、システムの構成を大形化する
のみならず、充分な信頼性を得ることが困難である。し
たがって、システムの小形化、コストダウン、さらに信
頼性を高めるために、電力用半導体装置のチップ内に過
電流保護機能を内蔵させるようにした、複合機能素子が
望まれている。
路を接続設定することは、システムの構成を大形化する
のみならず、充分な信頼性を得ることが困難である。し
たがって、システムの小形化、コストダウン、さらに信
頼性を高めるために、電力用半導体装置のチップ内に過
電流保護機能を内蔵させるようにした、複合機能素子が
望まれている。
このような複合機能素子としては、例えば米国のモト
ローラ社より発表されたものがあるが(1985 IEEE Po
wer Electronics Specialists Conference P229〜2
33)、この開発された素子にあっては過電流保護機能部
と電力用半導体素子部を非常に複雑な素子構造で作って
いるものであり、このため寄生動作が生じ易いものとな
り、また充分な信頼性を得ることが困難である。
ローラ社より発表されたものがあるが(1985 IEEE Po
wer Electronics Specialists Conference P229〜2
33)、この開発された素子にあっては過電流保護機能部
と電力用半導体素子部を非常に複雑な素子構造で作って
いるものであり、このため寄生動作が生じ易いものとな
り、また充分な信頼性を得ることが困難である。
[発明が解決しようとする問題点] この発明は上記のような点に鑑みなされたもので、充
分に簡単に構成できるようにして、1つの半導体基板上
に電力用半導体素子と共にこの半導体素子を保護する機
能部が設定され、半導体素子に過電流が流れる状況でこ
の半導体素子が速やかに発熱されて、上記半導体素子が
効果的に信頼性の高い状態で過電流から保護されるよう
にする複合機能半導体装置とされるようにした半導体装
置を提供しようとするものである。
分に簡単に構成できるようにして、1つの半導体基板上
に電力用半導体素子と共にこの半導体素子を保護する機
能部が設定され、半導体素子に過電流が流れる状況でこ
の半導体素子が速やかに発熱されて、上記半導体素子が
効果的に信頼性の高い状態で過電流から保護されるよう
にする複合機能半導体装置とされるようにした半導体装
置を提供しようとするものである。
[問題点を解決するための手段] すなわち、この発明に係る半導体装置にあっては、例
えば動作時に発熱するようになる電力用半導体素子を形
成した半導体基板上に、上記半導体素子に流れる電流を
制限する過電流保護部を形成するもので、この過電流保
護部は上記半導体素子と並列にされると共に共通に入力
電圧で制御される例えばパワーMOSで構成され、半導体
素子に過電流が流される状態で半導体素子の制御電圧が
制限されてこの半導体素子の発熱が促進され、上記半導
体基板の温度が上昇したときにこれを検知して、上記半
導体素子を遮断制御する温度保護部を形成させるように
したものである。
えば動作時に発熱するようになる電力用半導体素子を形
成した半導体基板上に、上記半導体素子に流れる電流を
制限する過電流保護部を形成するもので、この過電流保
護部は上記半導体素子と並列にされると共に共通に入力
電圧で制御される例えばパワーMOSで構成され、半導体
素子に過電流が流される状態で半導体素子の制御電圧が
制限されてこの半導体素子の発熱が促進され、上記半導
体基板の温度が上昇したときにこれを検知して、上記半
導体素子を遮断制御する温度保護部を形成させるように
したものである。
[作用] 上記のように構成される半導体装置にあっては、半導
体素子に流れる電流量が常時監視されているものであ
り、過電流が流れようとするときに予め設定された比較
的小さな電流値に制限されるようになって、小さな電流
値で半導体素子が大電力で動作されるようになる。この
ような状態では半導体素子の温度が比較的短時間で上昇
されるようになり、この温度上昇状態は温度検出部で検
知され、半導体素子に流れる電流が遮断制御される。す
なわち、効率的に半導体素子の保護動作が実行されるよ
うになり、信頼性が効果的に向上されるものである。
体素子に流れる電流量が常時監視されているものであ
り、過電流が流れようとするときに予め設定された比較
的小さな電流値に制限されるようになって、小さな電流
値で半導体素子が大電力で動作されるようになる。この
ような状態では半導体素子の温度が比較的短時間で上昇
されるようになり、この温度上昇状態は温度検出部で検
知され、半導体素子に流れる電流が遮断制御される。す
なわち、効率的に半導体素子の保護動作が実行されるよ
うになり、信頼性が効果的に向上されるものである。
[発明の実施例] 以下、図面を参照してこの発明の一実施例を説明す
る。第1図は電力用半導体装置の回路構成を示すもの
で、パワーMOSによって構成される電力用半導体素子11
は、負荷12に供給される電源13からの電力を制御するも
のである。そして、このような半導体素子11を保護する
ために、この半導体素子11を形成した同一の半導体基板
に、過電流保護部14並びに温度保護部15が形成されるよ
うにする。
る。第1図は電力用半導体装置の回路構成を示すもの
で、パワーMOSによって構成される電力用半導体素子11
は、負荷12に供給される電源13からの電力を制御するも
のである。そして、このような半導体素子11を保護する
ために、この半導体素子11を形成した同一の半導体基板
に、過電流保護部14並びに温度保護部15が形成されるよ
うにする。
上記過電流保護部14は、上記半導体素子11構成するパ
ワーMOSの1/100〜1/3000の僅かな領域について、ソース
電極のみ分離した状態のパワーMOSよりなるトランジス
タ141を有する。すなわち、入力端子に入力される電圧V
inが上記半導体素子11およびトラジスタ141を構成する
パワーMOSのゲートに、抵抗R1を介してa点の電位で共
通に供給されるようになるものであり、またドレイン電
極は共通に負荷12に接続されるようになっている。そし
て、このトランジスタ141のソース電極は、抵抗R2を介
して接地されるようにする。また、トランジスタ141の
ゲートとなるa点には、トランジスタ142が接続されて
いるもので、このトランジスタ142は上記抵抗R2の端子
電圧となる点bの電位で制御されるようにしている。
ワーMOSの1/100〜1/3000の僅かな領域について、ソース
電極のみ分離した状態のパワーMOSよりなるトランジス
タ141を有する。すなわち、入力端子に入力される電圧V
inが上記半導体素子11およびトラジスタ141を構成する
パワーMOSのゲートに、抵抗R1を介してa点の電位で共
通に供給されるようになるものであり、またドレイン電
極は共通に負荷12に接続されるようになっている。そし
て、このトランジスタ141のソース電極は、抵抗R2を介
して接地されるようにする。また、トランジスタ141の
ゲートとなるa点には、トランジスタ142が接続されて
いるもので、このトランジスタ142は上記抵抗R2の端子
電圧となる点bの電位で制御されるようにしている。
上記温度保護部15は、上記入力電圧Vinが抵抗R3を介
して供給されるようになる複数のポリシリコンダイオー
ドの直列回路でなる温度検出素子151を備え、この温度
検出素子151は抵抗R4を介して接地されるようにする。
そして、上記温度検出素子151と抵抗RSとの直列回路に
並列にして、ツェナーダイオード152を接続し、上記直
列回路に定電圧が印加設定されるようにしている。
して供給されるようになる複数のポリシリコンダイオー
ドの直列回路でなる温度検出素子151を備え、この温度
検出素子151は抵抗R4を介して接地されるようにする。
そして、上記温度検出素子151と抵抗RSとの直列回路に
並列にして、ツェナーダイオード152を接続し、上記直
列回路に定電圧が印加設定されるようにしている。
また、この保護部15にはトランジスタ153が設けられ
ているもので、このトランジスタ153は上記a点と接地
点との間に接続され、そのゲート電極は上記温度検出素
子151と抵抗R4との接続点cに接続されている。
ているもので、このトランジスタ153は上記a点と接地
点との間に接続され、そのゲート電極は上記温度検出素
子151と抵抗R4との接続点cに接続されている。
このように構成される半導体回路は、第2図に示すよ
うな1つの半導体基板20上に形成されるようにしてい
る。すなわち、この半導体基板20はその中央部に位置し
て制御領域21が設定されるようにし、この制御領域21を
取囲むようにしてパワー領域22が形成されるようにす
る。そして、上記制御領域21に過電流保護部14および温
度保護部15が形成されるようにしているものである。23
は外部導出用のボンディングパット部である。
うな1つの半導体基板20上に形成されるようにしてい
る。すなわち、この半導体基板20はその中央部に位置し
て制御領域21が設定されるようにし、この制御領域21を
取囲むようにしてパワー領域22が形成されるようにす
る。そして、上記制御領域21に過電流保護部14および温
度保護部15が形成されるようにしているものである。23
は外部導出用のボンディングパット部である。
第3図は上記半導体装置の具体的な構成状態を示して
いるもので、特に温度検出素子151および抵抗R1〜R4
は、半導体基板20上に形成された酸化シリコンによる絶
縁膜25上に形成された、多結晶シリコンダイオードおよ
び多結晶シリコン抵抗によって構成されるようにしてい
る。そして、半導体素子11が発熱した場合に温度上昇さ
れる半導体基板20の温度を、その中央部分で検出させる
ようにしているものであり、この温度検出部さらに抵抗
素子部を、半導体基板20上で他のトランジスタ等と分離
されるよう絶縁膜25上に形成するようにしているもので
ある。ここで、パワー領域23に形成される半導体素子11
等のパワーMOSは縦型に構成され、制御領域21に形成さ
れるトランジスタ142は横型に構成されるようにしてい
る。
いるもので、特に温度検出素子151および抵抗R1〜R4
は、半導体基板20上に形成された酸化シリコンによる絶
縁膜25上に形成された、多結晶シリコンダイオードおよ
び多結晶シリコン抵抗によって構成されるようにしてい
る。そして、半導体素子11が発熱した場合に温度上昇さ
れる半導体基板20の温度を、その中央部分で検出させる
ようにしているものであり、この温度検出部さらに抵抗
素子部を、半導体基板20上で他のトランジスタ等と分離
されるよう絶縁膜25上に形成するようにしているもので
ある。ここで、パワー領域23に形成される半導体素子11
等のパワーMOSは縦型に構成され、制御領域21に形成さ
れるトランジスタ142は横型に構成されるようにしてい
る。
すなわち、上記のように構成される半導体装置におい
て、電力用半導体素子11に大きな電流が流れるような状
態となると、この半導体素子11と並列的に設定されるト
ランジスタ141にも大きな電流が流れるようになり、抵
抗R1にも過大な電流が流れるようになる。したがって、
点bの電位Vbが大きくなり、この電位がN型チャンネル
MOSでなるトランジスタ142の閾値電位に達すると、トラ
ンジスタ142のチャンネルが形成されるようになり、こ
のトランジスタ142に電流が流れるようになって、上記
点aの電位Vaが低下されるようになる。点aの電位Vaが
低下するとトランジスタ141のゲート電圧が低下するこ
とになり、したがってこのトランジスタ141の電流能力
も低下するようになる。
て、電力用半導体素子11に大きな電流が流れるような状
態となると、この半導体素子11と並列的に設定されるト
ランジスタ141にも大きな電流が流れるようになり、抵
抗R1にも過大な電流が流れるようになる。したがって、
点bの電位Vbが大きくなり、この電位がN型チャンネル
MOSでなるトランジスタ142の閾値電位に達すると、トラ
ンジスタ142のチャンネルが形成されるようになり、こ
のトランジスタ142に電流が流れるようになって、上記
点aの電位Vaが低下されるようになる。点aの電位Vaが
低下するとトランジスタ141のゲート電圧が低下するこ
とになり、したがってこのトランジスタ141の電流能力
も低下するようになる。
このような動作には、トランジスタ11および141の分
割比、抵抗R2の値、トランジスタ142の閾値電圧、トラ
ンジスタ142の抵抗値と抵抗R2の抵抗値との比率等の回
路定数で決まる安定点が存在する。したがって、この安
定点に対応した最大電流が決定されるようになる。
割比、抵抗R2の値、トランジスタ142の閾値電圧、トラ
ンジスタ142の抵抗値と抵抗R2の抵抗値との比率等の回
路定数で決まる安定点が存在する。したがって、この安
定点に対応した最大電流が決定されるようになる。
第4図で示されるように、半導体素子11のみの電流能
力は、ドレイン電圧の増大にしたがって際限なく増大す
る。これに対して上記のように作動する過電流保護部14
を設定するように構成すると、第5図で示すように正常
状態での使用領域であるドレイン電圧2Vまでは、半導体
素子11の単体の場合と全く同一の電流能力を有するもの
であるが、ドレイン電圧がこれを越えた場合には、ドレ
イン電流がほぼ一定に制限されるようになる。
力は、ドレイン電圧の増大にしたがって際限なく増大す
る。これに対して上記のように作動する過電流保護部14
を設定するように構成すると、第5図で示すように正常
状態での使用領域であるドレイン電圧2Vまでは、半導体
素子11の単体の場合と全く同一の電流能力を有するもの
であるが、ドレイン電圧がこれを越えた場合には、ドレ
イン電流がほぼ一定に制限されるようになる。
すなわち、負荷12が破線で示すように短絡されたよう
な場合であっても、この負荷12に電流を供給する半導体
素子11である一定の電流に制限されるようになるもので
あり、半導体素子11さらに配線系を、過大電流による損
傷から保護できるようになるものである。
な場合であっても、この負荷12に電流を供給する半導体
素子11である一定の電流に制限されるようになるもので
あり、半導体素子11さらに配線系を、過大電流による損
傷から保護できるようになるものである。
またこの半導体装置にあっては、同一基板上に形成さ
れる温度保護部15が設定されている。すなわち、半導体
素子11が発熱し半導体基板20の温度が上昇されるように
なると、この温度上昇を温度検出素子151が検出するよ
うになる。そして、基板20の温度が特定される温度以上
に上昇されると、点cの電位Vcが上昇するようになり、
この電位Vcがトランジスタ153の閾値電圧以上になる
と、このトランジスタ153にチャンネルが形成されて導
通するようになり、点aの電位Vaが低下されるようにな
る。したがって、半導体素子11の動作は遮断されるよう
になり、この半導体素子11は熱破壊から保護される。
れる温度保護部15が設定されている。すなわち、半導体
素子11が発熱し半導体基板20の温度が上昇されるように
なると、この温度上昇を温度検出素子151が検出するよ
うになる。そして、基板20の温度が特定される温度以上
に上昇されると、点cの電位Vcが上昇するようになり、
この電位Vcがトランジスタ153の閾値電圧以上になる
と、このトランジスタ153にチャンネルが形成されて導
通するようになり、点aの電位Vaが低下されるようにな
る。したがって、半導体素子11の動作は遮断されるよう
になり、この半導体素子11は熱破壊から保護される。
上記のような過電流保護部14が設定された場合の、こ
の半導体素子11の電流−電圧特性は第5図で示すように
なる。したがって、負荷12が短絡された場合の半導体素
子11の実行的な負荷抵抗を0.2Ωとした場合、この半導
体素子11のソース・ドレイン間に印加される電圧は、こ
の図から明らかなように約7Vとなる。この場合の消費電
力は、 7V×24A=168W となり、半導体素子11単体の場合の消費電力 3V×44A=132W に比較して大きくなる。したがって、上記のように過電
流制限をした場合においては、半導体素子11の反熱が早
くなるものであり、例えば温度保護部のみを設定した場
合に比較して短時間に基板20の温度が上昇されるように
なり、温度保護部15の動作によって負荷短絡電流を遮断
できるようになる。
の半導体素子11の電流−電圧特性は第5図で示すように
なる。したがって、負荷12が短絡された場合の半導体素
子11の実行的な負荷抵抗を0.2Ωとした場合、この半導
体素子11のソース・ドレイン間に印加される電圧は、こ
の図から明らかなように約7Vとなる。この場合の消費電
力は、 7V×24A=168W となり、半導体素子11単体の場合の消費電力 3V×44A=132W に比較して大きくなる。したがって、上記のように過電
流制限をした場合においては、半導体素子11の反熱が早
くなるものであり、例えば温度保護部のみを設定した場
合に比較して短時間に基板20の温度が上昇されるように
なり、温度保護部15の動作によって負荷短絡電流を遮断
できるようになる。
また、温度保護部のみが設定された場合にあっては、
半導体素子11のオン抵抗値(Ron)の減少にしたがっ
て、この半導体素子11の発熱量が減少するようになり、
このため負荷遮断までに多くの時間を必要とするように
なる。したがって、さらに半導体素子11並びに配線系統
に熱負荷が作用するようになり、これらが損傷を受ける
度合いが高くなって、上記オン抵抗値(Ron)の低減化
が困難となる。
半導体素子11のオン抵抗値(Ron)の減少にしたがっ
て、この半導体素子11の発熱量が減少するようになり、
このため負荷遮断までに多くの時間を必要とするように
なる。したがって、さらに半導体素子11並びに配線系統
に熱負荷が作用するようになり、これらが損傷を受ける
度合いが高くなって、上記オン抵抗値(Ron)の低減化
が困難となる。
しかし、実施例で示されるように温度保護部15と共に
過電流保護部14が設定されることによって、半導体素子
11のオン抵抗(Ron)には関係することなく、制限電流
値によって電流量が決定されるものであるため、発熱か
らの保護動作が効果的に実行されるようになるものであ
る。
過電流保護部14が設定されることによって、半導体素子
11のオン抵抗(Ron)には関係することなく、制限電流
値によって電流量が決定されるものであるため、発熱か
らの保護動作が効果的に実行されるようになるものであ
る。
尚、実施例ではNチャンネルのトランジスタによって
説明したが、これはPチャンネルトランジスタで構成す
るようにしても同様に実施できるものである。
説明したが、これはPチャンネルトランジスタで構成す
るようにしても同様に実施できるものである。
[発明の効果] 以上のようにこの発明に係る半導体装置にあっては、
電力用の半導体素子の形成される半導体基板上に、簡単
な過電流保護部および温度保護部を形成することによっ
て、上記半導体素子に流れる電流値は比較的小さな値に
制限されるようになり、小さな電流で半導体素子を大電
力で動作できるようになる。したがって、負荷が短絡し
たような場合、半導体素子の温度が比較的短時間で上昇
されるようになって、温度保護部での保護動作が短絡事
故等の発生から速やかに実行されるようになり、過大電
流からの半導体素子の保護、さらに熱破壊からの保護動
作が効果的に実行されるようになる。したがって、電力
用の半導体装置の信頼性が確実に向上されるものであ
る。
電力用の半導体素子の形成される半導体基板上に、簡単
な過電流保護部および温度保護部を形成することによっ
て、上記半導体素子に流れる電流値は比較的小さな値に
制限されるようになり、小さな電流で半導体素子を大電
力で動作できるようになる。したがって、負荷が短絡し
たような場合、半導体素子の温度が比較的短時間で上昇
されるようになって、温度保護部での保護動作が短絡事
故等の発生から速やかに実行されるようになり、過大電
流からの半導体素子の保護、さらに熱破壊からの保護動
作が効果的に実行されるようになる。したがって、電力
用の半導体装置の信頼性が確実に向上されるものであ
る。
第1図はこの発明の一実施例に係る半導体装置を説明す
るための回路構成図、第2図は上記半導体装置の基板の
領域配置状態を示す図、第3図は上記第2図のα−α線
に対応する断面構成図、第4図および第5図はそれぞれ
上記半導体装置の動作状態を説明するための半導体素子
のドレイン電圧に対するドレイン電流を示す図である。 11……半導体素子、12……負荷、14……過電流保護部、
15……温度保護部、151……温度検出素子。
るための回路構成図、第2図は上記半導体装置の基板の
領域配置状態を示す図、第3図は上記第2図のα−α線
に対応する断面構成図、第4図および第5図はそれぞれ
上記半導体装置の動作状態を説明するための半導体素子
のドレイン電圧に対するドレイン電流を示す図である。 11……半導体素子、12……負荷、14……過電流保護部、
15……温度保護部、151……温度検出素子。
Claims (1)
- 【請求項1】半導体基板上に形成され、入力電圧により
制御されて負荷に供給される電流を制御する半導体素子
と、 上記半導体基板上に形成され、上記半導体素子に並列に
配設されると共に、上記半導体素子に所定値以上の過電
流が流れると上記入力電圧を制御して上記半導体素子に
流れる電流を制限する過電流保護手段と、 上記半導体基板上に形成され、この基板の温度変化を検
出する温度検出素子と、 この温度検出素子で上記半導体基板の温度の上昇が検知
された状態で、上記半導体素子の動作を遮断する温度保
護制御手段とを具備し、 上記半導体素子に過電流が流れる状態で、上記過電流保
護手段の作用により上記半導体素子に流れる電流を制限
して、上記過電流が流れるときよりもより上記半導体素
子がより発熱する状態として上記半導体基板の温度を上
昇させ、上記温度保護制御手段でこの温度上昇が検知さ
れるようにして、上記半導体素子の遮断動作がされるよ
うにしたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062651A JPH0834222B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062651A JPH0834222B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63229757A JPS63229757A (ja) | 1988-09-26 |
JPH0834222B2 true JPH0834222B2 (ja) | 1996-03-29 |
Family
ID=13206439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62062651A Expired - Lifetime JPH0834222B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0834222B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2808909B2 (ja) * | 1990-04-27 | 1998-10-08 | 日本電気株式会社 | パワー半導体装置 |
JP3982842B2 (ja) * | 1993-08-18 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3427436B2 (ja) * | 1993-09-16 | 2003-07-14 | 株式会社デンソー | 駆動回路 |
JPH07153920A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置 |
JP4740523B2 (ja) * | 2003-01-27 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置 |
JP3739361B2 (ja) | 2003-02-26 | 2006-01-25 | ローム株式会社 | 半導体集積回路装置 |
KR100687018B1 (ko) | 2003-09-26 | 2007-02-27 | 마츠시타 덴끼 산교 가부시키가이샤 | 과열보호회로를 구비한 반도체장치 및 그것을 이용한전자회로 |
CN102412793B (zh) * | 2010-09-21 | 2014-04-02 | 飞虹高科股份有限公司 | 保护电路 |
JP5784318B2 (ja) * | 2011-02-08 | 2015-09-24 | 朝日電装株式会社 | チルト位置停止装置 |
JP2011155289A (ja) * | 2011-03-25 | 2011-08-11 | Renesas Electronics Corp | トレンチ型絶縁ゲート半導体装置及びその製造方法 |
JP6345930B2 (ja) * | 2013-12-26 | 2018-06-20 | ローム株式会社 | 半導体装置およびその設計方法 |
JP7055087B2 (ja) * | 2018-11-07 | 2022-04-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1202895B (it) * | 1979-02-27 | 1989-02-15 | Ates Componenti Elettron | Dispositivo di protezione termica per un componente elettronico a semiconduttore |
JPS57130468A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Insulating gate protecting semiconductor device |
JPS60100469A (ja) * | 1983-11-05 | 1985-06-04 | Nissan Motor Co Ltd | 半導体装置 |
-
1987
- 1987-03-19 JP JP62062651A patent/JPH0834222B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63229757A (ja) | 1988-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4994904A (en) | MOSFET having drain voltage detection function | |
JP2731119B2 (ja) | 半導体パワー素子およびその遮断回路 | |
US7394631B2 (en) | Electrostatic protection circuit | |
JPH0510522Y2 (ja) | ||
US5642252A (en) | Insulated gate semiconductor device and driving circuit device and electronic system both using the same | |
US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
US7099135B2 (en) | Integrated inrush current limiter circuit and method | |
JP3164065B2 (ja) | 半導体装置 | |
JPH05299991A (ja) | モノリシックパワーmos集積回路 | |
JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
JPH0834222B2 (ja) | 半導体装置 | |
US7808762B2 (en) | Semiconductor device performing overheat protection efficiently | |
JP2522208B2 (ja) | 半導体装置 | |
EP1137068B1 (en) | Power semiconductor device having a protection circuit | |
JPH0653795A (ja) | 半導体装置 | |
US5559347A (en) | Insulated gate-type bipolar transistor | |
US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
JPH09284119A (ja) | 半導体集積回路装置 | |
JP3182848B2 (ja) | 半導体装置 | |
KR20190101418A (ko) | 전기 장비를 보호하기 위한 장치 | |
JP4248658B2 (ja) | フューズトリミング回路 | |
US20170062407A1 (en) | Power transistor device and protection method therefor | |
JP3139276B2 (ja) | 電力用半導体素子の過負荷保護回路 | |
JP3983754B2 (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
US6657836B2 (en) | Polarity reversal tolerant electrical circuit for ESD protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |