JPH10116917A - パワートランジスタ - Google Patents

パワートランジスタ

Info

Publication number
JPH10116917A
JPH10116917A JP8270991A JP27099196A JPH10116917A JP H10116917 A JPH10116917 A JP H10116917A JP 8270991 A JP8270991 A JP 8270991A JP 27099196 A JP27099196 A JP 27099196A JP H10116917 A JPH10116917 A JP H10116917A
Authority
JP
Japan
Prior art keywords
transistor
layer
power transistor
electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8270991A
Other languages
English (en)
Inventor
Hajime Kamiuchi
元 上内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8270991A priority Critical patent/JPH10116917A/ja
Priority to TW086113892A priority patent/TW343385B/zh
Priority to EP19970307833 priority patent/EP0836230A3/en
Priority to KR1019970051388A priority patent/KR100272052B1/ko
Priority to CNB971211361A priority patent/CN1148803C/zh
Publication of JPH10116917A publication Critical patent/JPH10116917A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 過電流やトランジスタチップの接合温度を迅
速かつ精度よく検出して制御用ＩＣに伝えることによ
り、サージ破壊を確実に防止し得るとともに、トランジ
スタチップの縮小を図ったパワートランジスタを提供す
る。 【解決手段】 コレクタ層となるシリコン基板１上にベ
ース層３を選択拡散し、さらにその上にエミッタ層４を
選択拡散したプレーナ型トランジスタにおいて、トラン
ジスタチップ表面のコレクタ層に、シリコン基板１の抵
抗による電圧降下を電流検出信号として取り出すための
電極９を設けた構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に中電流及び大
電流で低損失のパワートランジスタに関し、制御用ＩＣ
とトランジスタとの２チップ構成のシリーズレギュレー
タやスイッチングレギュレータ、その他サージの発生し
やすい電源回路等に用いられる。
【０００２】
【従来の技術】従来のパワートランジスタは、電流容量
の増大や電流集中による素子の破壊を防止する目的で、
表面電極の形状をメッシュ構造としたり、またベースバ
ラスタ抵抗やエミッタバラスタ抵抗等を設けた構造とす
ることが行われている。
【０００３】しかしながら、このような構造としても、
定格以上の電流が素子に流れた場合には、素子が破壊さ
れることがある。また、中電流や大電流用のトランジス
タについては、通常の動作電流に比べ、瞬時に数倍から
数十倍のサージ電流が流れるような使い方をしている場
合が多い。
【０００４】ところで、レギュレータ用の素子のよう
に、制御用ＩＣを内蔵したものについては、いかなる場
合においても素子が破壊されないように、保護機能を設
けることが一般化されつつある。この場合、素子が破壊
される前に、過電流やトランジスタチップの接合温度を
迅速かつ精度良く検出し、制御用ＩＣにフィードバック
してやる必要がある。
【０００５】図２１ないし図２４に、ＰＮＰトランジス
タと制御用ＩＣとからなる低損失シリーズレギュレータ
の構造を示す。
【０００６】図２１は、パワートランジスタ８１のコレ
クタ（又はエミッタ）に過電流検出用抵抗８４を設け、
その抵抗８４の電圧降下分を制御用ＩＣ８２に信号とし
て取り入れるようになっている（これを従来技術１とい
う）。なお、図中の符号８３はレギュレータ素子であ
る。
【０００７】また、図２２及び図２３は、レギュレータ
素子８３内で、トランジスタチップ８６の表面電極であ
るエミッタ電極８７とフレーム端子８８とを接続する配
線８９の抵抗８５を過電流検出用抵抗として用い、この
配線抵抗８５の電圧降下分を制御用ＩＣ８２に信号とし
て取り入れるようになっている（これを従来技術２とい
う）。
【０００８】パワートランジスタチップ破壊の対策とし
てもう一つの方法は、トランジスタチップの接合温度の
上昇を迅速に検出して、制御用ＩＣによりベース電流を
制限する方法がある（これを従来技術３という）。
【０００９】
【発明が解決しようとする課題】しかしながら、従来技
術１においては、過電流検出用抵抗８４は、パワートラ
ンジスタ８１に流れる電流以上に耐えられるものでなく
てはならないため体積が大きくなる。また、放熱も必要
であるため、レギュレータ素子８３とは別に外付けする
必要がある。また、低飽和電圧のＰＮＰトランジスタを
用いた低損失レギュレータに抵抗を直接に接続すること
は、素子の特徴とは逆の構成となり、好ましくないとい
った問題があった。
【００１０】また、従来技術２においては、配線抵抗８
５は、通常アルミニウムや金線等を用いており、レギュ
レータ素子８３の入出力間電圧差を小さくするため、つ
まりできる限り低抵抗となるように、大径のものを用い
ている。そのため、検出電圧が少なく、しかもワイヤー
の長さやワイヤーボンディングによるボンディング部の
変形等によって抵抗値が大きく変化するといった問題が
あった。また、能動領域でトランジスタを動作させるレ
ギュレータ等の場合、コレクタ−エミッタ間電圧で電流
を検出することも不可能である。
【００１１】また、従来技術３においては、図２３及び
図２４示すように、トランジスタチップ８６と制御用Ｉ
Ｃチップ８２との２チップ構成の場合、トランジスタ表
面で発生した熱は、トランジスタのシリコン基板９１、
半田９２、銅フレーム９３、絶縁接着材９４、制御用Ｉ
Ｃチップ８２へと伝わるが、各々が熱抵抗を持っている
ことから、制御用ＩＣチップ８２に伝わるまでに時間が
かかり、ベース電流を制限する前にトランジスタチップ
８６が破壊されてしまうといった問題があった。また、
放熱板が取り付けられているためにトランジスタチップ
８６の面積が小さく、トランジスタチップ８６と銅フレ
ーム９３との間の熱抵抗が大きい場合には、条件はさら
に悪くなる。
【００１２】本発明は係る問題点を解決すべく創案され
たもので、その目的は、トランジスタチップ内部に電流
検出用素子及び接合温度検出用素子を設けて、迅速かつ
精度よく制御用ＩＣに信号を伝えることにより、サージ
破壊を確実に防止し得るとともに、トランジスタチップ
の縮小を図ったパワートランジスタを提供することにあ
る。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１記載のパワートランジスタは、コ
レクタ層となるシリコン基板上にベース層を選択拡散
し、さらにその上にエミッタ層を選択拡散したプレーナ
型トランジスタにおいて、トランジスタチップ表面のコ
レクタ層に、前記シリコン基板の抵抗による電圧降下を
電流検出信号として取り出すための電極が設けられたも
のである。
【００１４】すなわち、コレクタ電流が流れていると
き、裏面のコレクタ電極と表面の電流検出用電極との間
には、シリコン基板の抵抗×電流の電圧が発生し、パワ
ートランジスタのコレクタ電流が検出できる。
【００１５】また、本発明の請求項２記載のパワートラ
ンジスタは、コレクタ層となるシリコン基板上にベース
層を選択拡散し、さらにその上にエミッタ層を選択拡散
したプレーナ型トランジスタにおいて、トランジスタチ
ップ表面のコレクタ層に、トランジスタの接合温度を検
出するためのダイオード部と、このダイオード部から信
号を取り出すための電極とが設けられたものである。
【００１６】すなわち、パワートランジスタと同一チッ
プにダイオード部を設けることにより、ダイオード部は
パワートランジスタの接合温度と同じ温度となり、温度
に比例して変化するダイオードの順方向電圧を測定する
ことにより、パワートランジスタの接合温度を検出する
ことができる。
【００１７】また、本発明の請求項３記載のパワートラ
ンジスタは、コレクタ層となるシリコン基板上にベース
層を選択拡散し、さらにその上にエミッタ層を選択拡散
したプレーナ型トランジスタにおいて、トランジスタチ
ップ表面のコレクタ層に、トランジスタの接合温度を検
出するための抵抗部と、この抵抗部から信号を取り出す
ための電極とが設けられたものである。
【００１８】すなわち、パワートランジスタと同一チッ
プに抵抗部を設けることにより、抵抗部はパワートラン
ジスタの接合温度と同じ温度となり、温度に比例して変
化する抵抗値を測定することにより、パワートランジス
タの接合温度を検出することができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【００２０】図１は、請求項１に対応するパワートラン
ジスタの構造を示す断面図、図２はその等価回路であ
る。
【００２１】このパワートランジスタは通常のプレーナ
型トランジスタであって、コレクタ層となるシリコン基
板１及びエピタキシャルシリコン層２の上に、ベース層
が選択的に拡散形成され、このベース拡散層３の上に、
エミッタ層４が選択的に拡散形成されている。そして、
チップ表面に形成された絶縁膜５の必要箇所を除去し
て、その除去部分にベース電極６とエミッタ電極７とが
形成されている。
【００２２】また、チップ表面のベース拡散が行われて
いない部分を一部大きく形成（すなわち、ベース拡散層
３を一部小さく形成）し、その部分の絶縁膜５を除去し
て、その除去部分に、シリコン基板１の抵抗による電圧
降下を電流検出信号として取り出すための電流検出用電
極９が形成されたものである。
【００２３】なお、図中の符号８は裏面のコレクタ電極
であり、シリコン基板１中に破線で示した抵抗は基準抵
抗である。また、電流検出用電極９は、ワイヤーボンド
が可能な大きさに形成する。
【００２４】このような構造のパワートランジスタの形
成については、通常のプレーナ型トランジスタの形成と
同一であり、既に公知の技術であるので、ここでは詳細
な説明は省略する。
【００２５】なお、絶縁膜５の除去や電流検出用電極９
の形成は、パワートランジスタ部の形成（すなわち、ベ
ース拡散層３及びエミッタ拡散層４に対応する絶縁膜５
の除去やベース電極６及びエミッタ電極７の形成）と同
時に形成する。
【００２６】図３は、請求項２に対応するパワートラン
ジスタの構造を示す断面図、図４はその等価回路であ
る。
【００２７】このパワートランジスタは通常のプレーナ
型トランジスタであって、コレクタ層となるシリコン基
板１及びエピタキシャルシリコン層２の上に、ベース層
が選択的に拡散形成され、このベース拡散層３の上に、
エミッタ層４が選択的に拡散形成されている。そして、
チップ表面に形成された絶縁膜５の必要箇所を除去し
て、その除去部分にベース電極６とエミッタ電極７とが
形成されている。
【００２８】また、チップ表面のベース拡散が行われて
いないエピタキシャルシリコン層２の上に、アノード拡
散層（Ｐ拡散層）とカソード拡散層（Ｎ+ 拡散層）とを
形成して、トランジスタの接合温度を検出するための接
合温度検出用ダイオード１０ａが形成され、この接合温
度検出用ダイオード１０ａに対応するチップ表面の絶縁
膜５を除去し、その除去部分に、接合温度検出用ダイオ
ード１０ａから信号を取り出すための電極１２，１２が
形成されたものである。
【００２９】なお、接合温度検出用ダイオード１０ａの
アノード拡散層やカソード拡散層は、パワートランジス
タ部の形成（すなわち、ベース拡散層３及びエミッタ拡
散層４の形成）と同時に形成する。また、絶縁膜５の除
去や電極１２，１２についても、パワートランジスタ部
の形成（すなわち、ベース拡散層３及びエミッタ拡散層
４に対応する絶縁膜５の除去やベース電極６及びエミッ
タ電極７の形成）と同時に形成する。
【００３０】接合温度検出用ダイオード１０ａは、パワ
ートランジスタと同一チップ内に形成するため、図４に
破線で示すように、等価的にパワートランジスタとダイ
オードで接続されることになる。すなわち、制御用ＩＣ
の回路構成等によって、形成位置を変えることが可能で
ある。
【００３１】図５は、請求項３に対応するパワートラン
ジスタの構造を示す断面図、図６はその等価回路であ
る。
【００３２】このパワートランジスタは通常のプレーナ
型トランジスタであって、コレクタ層となるシリコン基
板１及びエピタキシャルシリコン層２の上に、ベース層
が選択的に拡散形成され、このベース拡散層３の上に、
エミッタ層４が選択的に拡散形成されている。そして、
チップ表面に形成された絶縁膜５の必要箇所を除去し
て、その除去部分にベース電極６とエミッタ電極７とが
形成されている。
【００３３】また、チップ表面のベース拡散が行われて
いないエピタキシャルシリコン層２の上に、不純物拡散
層（Ｎ拡散層）を形成して、トランジスタの接合温度を
検出するための接合温度検出用抵抗１１ａが形成され、
この接合温度検出用抵抗１１ａに対応するチップ表面の
絶縁膜５を除去し、その除去部分に、接合温度検出用抵
抗１１ａから信号を取り出すための電極１３，１３が形
成されたものである。
【００３４】なお、接合温度検出用抵抗１１ａの不純物
拡散層は、パワートランジスタ部の形成（すなわち、ベ
ース拡散層３の形成）と同時に形成する。また、絶縁膜
５の除去や電極１３，１３についても、パワートランジ
スタ部の形成（すなわち、ベース拡散層３及びエミッタ
拡散層４に対応する絶縁膜５の除去やベース電極６及び
エミッタ電極７の形成）と同時に形成する。
【００３５】接合温度検出用抵抗１１ａは、パワートラ
ンジスタと同一チップ内に形成するため、図６に破線で
示すように、等価的にパワートランジスタとダイオード
で接続されることになる。すなわち、制御用ＩＣの回路
構成等によって、形成位置を変えることが可能である。
【００３６】図７は、接合温度検出用ダイオード１０ｂ
を別の部分に形成した実施例を示しており、図８はその
等価回路を示している。図８からも分かるように、等価
的に入るダイオードの位置が異なっており、電極につい
てもトランジスタのコレクタ電極と共通にすることが可
能であり、チップ面積の縮小とともに、フレームと接続
するワイヤーの数を減らすことができる。
【００３７】また、図９は、接合温度検出用ダイオード
１０ｃをさらに別の部分に形成した実施例を示してお
り、図１０はその等価回路を示している。図１０からも
分かるように、等価的に入るダイオードの位置が異なっ
ており、電極についてもトランジスタのベース電極と共
通にすることが可能であり、チップ面積の縮小ととも
に、フレームと接続するワイヤーの数を減らすことがで
きる。
【００３８】図１１及び図１３は、それぞれ接合温度検
出用抵抗１１ｂ，１１ｃを別の部分に形成した実施例を
示しており、図１２は図１１に示すパワートランジスタ
の等価回路を、図１４は図１３に示すパワートランジス
タの等価回路を示している。
【００３９】また、抵抗値の大きさを変える方法として
は、図１５に示す構造及び図１６に示す等価回路の接合
温度検出用抵抗１１ｄのように、最も大きな抵抗値とな
るピンチ抵抗構造のものや、図１７に示す構造及び図１
８に示す等価回路の接合温度検出用抵抗１１ｅのよう
に、最も抵抗値の小さい高濃度のエミッタ拡散抵抗を用
いた構造のものが可能である。
【００４０】ここで、図１に示す構造のパワートランジ
スタにおいて、チップサイズが１ｍｍ角（縦１ｍｍ、横
１ｍｍ）、シリコン基板１の比抵抗が０．０１Ω・ｃ
ｍ、基板の厚さが４００μｍである場合、１Ａのコレク
タ電流で４０ｍＶの電圧が、裏面のコレクタ電極８と電
流検出用電極９との間に出力される。
【００４１】図１９は、図３に示す構造のパワートラン
ジスタの接合温度検出用ダイオード１０ａに、１ｍＡの
順方向電流を流した場合の接合温度による順方向電圧の
変化を示すグラフである。接合温度が２５℃から１２５
℃まで上昇すると、順方向電圧は約２５％低くなってい
る。
【００４２】図２０は、図５に示す構造のパワートラン
ジスタの接合温度検出用抵抗１１ａを、幅１０μｍ、長
さ４００μｍとした場合の接合温度による抵抗値の変化
を示すグラフである。接合温度が２５℃から１２５℃ま
で上昇すると、抵抗値は約３０％増加している。
【００４３】
【発明の効果】本発明のパワートランジスタによれば、
通常のパワートランジスタの形成と全く同じプロセス
で、トランジスタチップの一部分にボンディングパッド
の追加や、小さな面積のダイオード部、抵抗部を設ける
ことにより、コレクタ電流やトランジスタチップの接合
温度を迅速かつ精度よく検知することができる。また、
従来必要であった外付けの過電流検出用抵抗が不要とな
り、回路の小型化及び簡素化を図ることができる。
【００４４】また、パワートランジスタと制御用ＩＣチ
ップで構成されるレギュレータ素子等においては、従来
検知が困難であったパワートランジスタの急激な発熱を
迅速かつ精度よく検知することができ、その検知信号を
制御用ＩＣに送ってベース電流を制御することにより、
サージ破壊を確実に防止することができる。
【００４５】また、本発明のような保護機能のない従来
のパワートランジスタでは、予想されるサージ電流に対
して破壊しないサージ耐量のトランジスタが必要とされ
ていたが、本発明のような保護機能を用いることによ
り、通常の使用状態でのサージ耐量でよくなり、パワー
トランジスタのチップサイズを大幅に縮小することがで
きる。
【図面の簡単な説明】
【図１】請求項１に対応するパワートランジスタの構造
を示す断面図である。
【図２】図１に示す構造のパワートランジスタの等価回
路図である。
【図３】請求項２に対応するパワートランジスタの構造
を示す断面図である。
【図４】図３に示す構造のパワートランジスタの等価回
路図である。
【図５】請求項３に対応するパワートランジスタの構造
を示す断面図である。
【図６】図５に示す構造のパワートランジスタの等価回
路図である。
【図７】接合温度検出用ダイオードを別の部分に形成し
た実施例を示す断面図である。
【図８】図７に示す構造のパワートランジスタの等価回
路図である。
【図９】接合温度検出用ダイオードをさらに別の部分に
形成した実施例を示す断面図である。
【図１０】図９に示す構造のパワートランジスタの等価
回路図である。
【図１１】接合温度検出用抵抗を別の部分に形成した実
施例を示す断面図である。
【図１２】図１１に示す構造のパワートランジスタの等
価回路図である。
【図１３】接合温度検出用抵抗を別の部分に形成した実
施例を示す断面図である。
【図１４】図１３に示す構造のパワートランジスタの等
価回路図である。
【図１５】接合温度検出用抵抗を別の部分に形成した実
施例であって、最も大きな抵抗値となるピンチ抵抗構造
を示す断面図である。
【図１６】図１５に示す構造のパワートランジスタの等
価回路図である。
【図１７】接合温度検出用抵抗を別の部分に形成した実
施例であって、最も抵抗値の小さい高濃度のエミッタ拡
散抵抗を用いた構造を示す断面図である。
【図１８】図１７に示す構造のパワートランジスタの等
価回路図である。
【図１９】図３に示す構造のパワートランジスタの接合
温度検出用ダイオードに、１ｍＡの順方向電流を流した
場合の接合温度による順方向電圧の変化を示すグラフで
ある。
【図２０】図５に示す構造のパワートランジスタの接合
温度検出用抵抗を、幅１０μｍ、長さ４００μｍとした
場合の接合温度による抵抗値の変化を示すグラフであ
る。
【図２１】ＰＮＰトランジスタと制御用ＩＣとからなる
低損失シリーズレギュレータにおいて、パワートランジ
スタのコレクタに過電流検出用抵抗を設けた構成の回路
図である。
【図２２】ＰＮＰトランジスタと制御用ＩＣとからなる
低損失シリーズレギュレータにおいて、エミッタ電極と
フレーム端子とを接続する配線の抵抗を過電流検出用抵
抗として用いた構成の回路図である。
【図２３】制御用ＩＣチップとトランジスタチップとの
２チップ構成の低損失シリーズレギュレータの平面図で
ある。
【図２４】図２３に示す低損失シリーズレギュレータの
断面図である。
【符号の説明】
１ シリコン基板 ２ エピタキシャルシリコン層 ３ ベース拡散層 ４ エミッタ拡散層 ５ 絶縁膜 ６ ベース電極 ７ エミッタ電極 ８ 裏面のコレクタ電極 ９ 電流検出用電極 １０ａ〜１０ｃ 接合温度検出用ダイオード １１ａ〜１１ｅ 接合温度検出用抵抗 １２ 接合温度検出用ダイオードから信号を取り出すた
めの電極 １３ 接合温度検出用抵抗から信号を取り出すための電
極

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 コレクタ層となるシリコン基板上にベー
    ス層を選択拡散し、さらにその上にエミッタ層を選択拡
    散したプレーナ型トランジスタにおいて、 トランジスタチップ表面のコレクタ層に、前記シリコン
    基板の抵抗による電圧降下を電流検出信号として取り出
    すための電極が設けられたことを特徴とするパワートラ
    ンジスタ。
  2. 【請求項２】 コレクタ層となるシリコン基板上にベー
    ス層を選択拡散し、さらにその上にエミッタ層を選択拡
    散したプレーナ型トランジスタにおいて、 トランジスタチップ表面のコレクタ層に、トランジスタ
    の接合温度を検出するためのダイオード部と、このダイ
    オード部から信号を取り出すための電極とが設けられた
    ことを特徴とするパワートランジスタ。
  3. 【請求項３】 コレクタ層となるシリコン基板上にベー
    ス層を選択拡散し、さらにその上にエミッタ層を選択拡
    散したプレーナ型トランジスタにおいて、 トランジスタチップ表面のコレクタ層に、トランジスタ
    の接合温度を検出するための抵抗部と、この抵抗部から
    信号を取り出すための電極とが設けられたことを特徴と
    するパワートランジスタ。
JP8270991A 1996-10-14 1996-10-14 パワートランジスタ Pending JPH10116917A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8270991A JPH10116917A (ja) 1996-10-14 1996-10-14 パワートランジスタ
TW086113892A TW343385B (en) 1996-10-14 1997-09-24 Power transistor
EP19970307833 EP0836230A3 (en) 1996-10-14 1997-10-03 Power transistor
KR1019970051388A KR100272052B1 (ko) 1996-10-14 1997-10-04 파워 트랜지스터
CNB971211361A CN1148803C (zh) 1996-10-14 1997-10-14 功率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8270991A JPH10116917A (ja) 1996-10-14 1996-10-14 パワートランジスタ

Publications (1)

Publication Number Publication Date
JPH10116917A true JPH10116917A (ja) 1998-05-06

Family

ID=17493882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8270991A Pending JPH10116917A (ja) 1996-10-14 1996-10-14 パワートランジスタ

Country Status (5)

Country Link
EP (1) EP0836230A3 (ja)
JP (1) JPH10116917A (ja)
KR (1) KR100272052B1 (ja)
CN (1) CN1148803C (ja)
TW (1) TW343385B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203446A (ja) * 2004-01-13 2005-07-28 Toyota Industries Corp 温度検出機能付き半導体装置
JP2008205148A (ja) * 2007-02-20 2008-09-04 New Japan Radio Co Ltd 縦型ｐｎｐバイポーラトランジスタ用静電破壊保護素子
US9153688B2 (en) 2013-07-10 2015-10-06 Renesas Electronics Corporation Detecting and driving load using MOS transistor
JP2017505449A (ja) * 2014-12-25 2017-02-16 シャオミ・インコーポレイテッド 電圧検出装置、電池及び電圧検出方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777161B1 (ko) * 2006-06-21 2007-11-16 주식회사 케이이씨 파워 트랜지스터가 내장된 집적회로 및 그 제조 방법
JP5714280B2 (ja) * 2010-09-17 2015-05-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
TWI455286B (zh) * 2010-10-11 2014-10-01 Delta Electronics Inc 功率模組及功率模組之製造方法
DE102012222481A1 (de) * 2012-12-06 2014-06-12 Robert Bosch Gmbh Verfahren zum Ermitteln einer Sperrschichttemperatur eines Leistungshalbleiters unter Berücksichtigung der Degradation und Mittel zu dessen Implementierung
CN103050423B (zh) * 2012-12-20 2016-05-04 上海华虹宏力半导体制造有限公司 晶圆温度的检测方法
CN105810727B (zh) * 2014-12-30 2019-01-22 展讯通信（上海）有限公司 一种双极型晶体管
US9344078B1 (en) * 2015-01-22 2016-05-17 Infineon Technologies Ag Inverse current protection circuit sensed with vertical source follower
CN106329942A (zh) * 2016-08-31 2017-01-11 洛阳隆盛科技有限责任公司 一种高效率低纹波高可靠性微型高压电源
CN109004021A (zh) * 2018-08-07 2018-12-14 深圳市南硕明泰科技有限公司 一种双极型晶体管的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228451A (en) * 1978-07-21 1980-10-14 Monolithic Memories, Inc. High resistivity semiconductor resistor device
JPS5574059U (ja) * 1978-11-15 1980-05-21
IT1202895B (it) * 1979-02-27 1989-02-15 Ates Componenti Elettron Dispositivo di protezione termica per un componente elettronico a semiconduttore
JPS5674958A (en) * 1979-11-26 1981-06-20 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5732669A (en) * 1980-08-06 1982-02-22 Mitsubishi Electric Corp Semiconductor device
JPS5810860A (ja) * 1981-07-14 1983-01-21 Toshiba Corp 半導体集積回路
JPS6139565A (ja) * 1984-07-31 1986-02-25 Nec Corp ピンチ抵抗
DE3615049C2 (de) * 1986-05-03 1994-04-07 Bosch Gmbh Robert Integrierte Widerstandsanordnung mit Schutzelement gegen Verpolung und Über- bzw. Unterspannung
JPH01198071A (ja) * 1988-02-03 1989-08-09 Mitsubishi Electric Corp クリップダイオード内蔵形トランジスタ
US5061863A (en) * 1989-05-16 1991-10-29 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor provided with a current detecting function
JPH0515422U (ja) * 1991-08-07 1993-02-26 株式会社東海理化電機製作所 温度検出端子付バイポーラトランジスタ
JPH05299431A (ja) * 1992-04-16 1993-11-12 Toyota Autom Loom Works Ltd 電流検出機能付トランジスタ
JPH07240520A (ja) * 1994-03-01 1995-09-12 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3156487B2 (ja) * 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH0864754A (ja) * 1994-08-25 1996-03-08 Matsushita Electric Works Ltd 過熱検知回路
DE69518064T2 (de) * 1995-03-22 2000-12-21 Cons Ric Microelettronica Verfahren und Anordnung zum dynamischen automatischen Vorspannen von Gebieten in integrierte Schaltungen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203446A (ja) * 2004-01-13 2005-07-28 Toyota Industries Corp 温度検出機能付き半導体装置
JP2008205148A (ja) * 2007-02-20 2008-09-04 New Japan Radio Co Ltd 縦型ｐｎｐバイポーラトランジスタ用静電破壊保護素子
US9153688B2 (en) 2013-07-10 2015-10-06 Renesas Electronics Corporation Detecting and driving load using MOS transistor
US9300279B2 (en) 2013-07-10 2016-03-29 Renesas Electronics Corporation Detecting and driving load using MOS transistor
US9515650B2 (en) 2013-07-10 2016-12-06 Renesas Electronics Corporation Detecting and driving load using transistor
JP2017505449A (ja) * 2014-12-25 2017-02-16 シャオミ・インコーポレイテッド 電圧検出装置、電池及び電圧検出方法

Also Published As

Publication number Publication date
KR19980032607A (ko) 1998-07-25
KR100272052B1 (ko) 2000-11-15
CN1181631A (zh) 1998-05-13
EP0836230A2 (en) 1998-04-15
CN1148803C (zh) 2004-05-05
EP0836230A3 (en) 1998-08-05
TW343385B (en) 1998-10-21

Similar Documents

Publication Publication Date Title
JPH10116917A (ja) パワートランジスタ
JP2000353778A (ja) パワー半導体モジュール
JPH10256574A (ja) ダイオード装置
JP2008235856A (ja) 半導体装置
JPH07153920A (ja) 半導体装置
JP2677735B2 (ja) 混成集積回路装置
JPH08306861A (ja) チップ抵抗体
JP2722453B2 (ja) 半導体装置
EP0278086B1 (en) Current limited semiconductor circuit
JPH03179767A (ja) 大電力用半導体装置
JPH11121683A (ja) 半導体集積回路
JP3114966B2 (ja) 直流安定化電源装置
JP3375560B2 (ja) 半導体装置
JP2002064180A (ja) 半導体モジュール
JP3042256B2 (ja) パワートランジスタ温度保護回路装置
JP3477002B2 (ja) 半導体装置
JP2715603B2 (ja) 半導体装置
EP0395862A2 (en) Semiconductor device comprising a lead member
JP3300651B2 (ja) 安定化電源装置
JP3207970B2 (ja) 半導体集積回路
JPH0629466A (ja) 半導体集積回路
JPH06169057A (ja) 半導体装置
JP3263554B2 (ja) チップ部品およびその製造方法
JP3198266B2 (ja) 電力用半導体モジュール
JP2901275B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees