JP3198266B2 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール

Info

Publication number
JP3198266B2
JP3198266B2 JP09268597A JP9268597A JP3198266B2 JP 3198266 B2 JP3198266 B2 JP 3198266B2 JP 09268597 A JP09268597 A JP 09268597A JP 9268597 A JP9268597 A JP 9268597A JP 3198266 B2 JP3198266 B2 JP 3198266B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wire
power
power switching
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09268597A
Other languages
English (en)
Other versions
JPH10209372A (ja
Inventor
三郎 奥村
昭二 柴田
享史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP09268597A priority Critical patent/JP3198266B2/ja
Publication of JPH10209372A publication Critical patent/JPH10209372A/ja
Application granted granted Critical
Publication of JP3198266B2 publication Critical patent/JP3198266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は基板の上にＩＧＢ
Ｔ，ＭＯＳＦＥＴ等の電力スイッチング用半導体チップ
と，この半導体チップと逆並列に設けられたフリーホイ
リングダイオードとを１組以上配置した電力用半導体モ
ジュールに関するものである。
【０００２】
【従来の技術】従来この種の電力用半導体モジュールと
しては，例えば図３に示す構造のものがある。同図は，
ＩＧＢＴ，ＭＯＳＦＥＴ等の電力スイッチグ用半導体チ
ップ１と，フリーホイリングダイオード２とが逆並列に
組み合わされたものであり，電力スイッチング用半導体
チップ１のコレクタと，フリーホイリングダイオード２
のカソードとは，絶縁性で熱伝導性の基板１１上に設け
られた銅回路１２に，半田付けされて配置されている。
そして，電力スイッチング用半導体チップ１には制御用
ゲート接触部１３と，エミッタ接触部１４が設けられ，
フリーホイリングダイオード２にはアノード接触部１
５，１６が設けられている。制御用ゲート接触部１３は
制御用ゲート端子Ｇ１とワイヤ１８で接続され，エミッ
タ接触部１４はアノード接触部１５とワイヤ１９で接続
され，さらにアノード接触部１６はエミッタ端子Ｅ１と
ワイヤ２０で接続されている。また，エミッタ端子Ｅ１
には，制御信号用に制御用エミッタ端子ＥＳ１が設けら
れている。
【０００３】このような構造の電力用半導体モジュール
の動作について述べると，制御信号が制御用ゲート端子
Ｇ１と制御用エミッタ端子ＥＳ１の間に入力されると，
この制御信号により，電力用半導体モジュールはオンオ
フされる。そして制御された電流がコレクタ端子Ｃ１か
ら電力スイッチング用半導体チップ１，ワイヤ１９，ワ
イヤ２０，エミツタ端子Ｅ１に流れたり，切れたりする
のである。
【０００４】このような従来の電力用半導体モジュール
においては，ワイヤ１９，２０には浮遊インダクタンス
を有している。その等価回路は図４に示すように電力ス
イッチング半導体チップ１のエミッタとフリーホイリン
グダイオード２のアノードとの間に接続されるワイヤ１
９によるインダクタンスＬ１と，フリーホイリングダイ
オード２のアノードとエミッタ端子Ｅ１との間に接続さ
れるワイヤ２０によるインダクタンスＬ２とを有する回
路となる。
【０００５】このような半導体モジュールは，モータ制
御装置，無停電電源装置，インバータ回路等に使用さ
れ，図５に示すように電力スイツチング半導体チップと
フリーホイリングダイオードとが２個対に構成されるこ
とが多い。また，半導体モジュールの負荷には波形補
正，変圧器，リアクトル，モータ等のインダクタンス分
を有するものが接続される。
【０００６】今，電力スイッチング用半導体チップ１に
制御信号が入力し，オンしている状態から制御信号がオ
フすると，電力スイッチング用半導体チップ１に流れて
いた電流はオフする。この時，図示しない負荷にインダ
クタンス分を有している場合，負荷を介してエミッタ端
子Ｅ１，ワイヤ２０，フリーホイリングダイオードチッ
プ２，コリクタ端子Ｃ１に図６のイに示すように電流１
１が流れる。
【０００７】この後，電力スイッチング用半導体チップ
１と対となる電力スイッチング用半導体チップ３に制御
信号を入力させてオンさせると，フリーホイリングダイ
オードチップ２に流れていた電流は，対となる電力スイ
ッチング用半導体チップ３を介して流れ，図６のロに示
すように減少する。このフリーホイリングダイオードチ
ップ２に流れる電流は，時刻ｔ０で電流が０，時刻ｔ１
でフリーホイリングダイオードチップ２のカソードから
アノードに流れる電流の最大値Ｉｒｒとなり，時刻ｔ２
で０となる。
【０００８】
【発明が解決しようとする課題】ところで，時刻ｔ１〜
ｔ２において，電力スイッチング用半導体チップ１の制
御信号は０で，制御用ゲート端子Ｇ１と制御用エミッタ
端子ＥＳ１間は抵抗等で短絡されている。一方，ワイヤ
２０によるインダクタンスＬ２に誘起する電圧は，ワイ
ヤ２０，制御エミッタ端子ＥＳ１，外部接続素子（抵
抗），制御用ゲート端子Ｇ１を介して電力スイッチング
用半導体チップ１の制御用ゲートとエミッタとの間に印
加する。この電圧は，５０Ｖ程度になることもあり，電
力スイッチング用半導体チップのゲート・エミッタ間電
圧の定格を越え，半導体チップ１を破損することもあっ
た。
【０００９】
【課題を解決するための手段】この発明の電力半導体ミ
ジュールは，基板に設けられたコレクタ端子上に，電力
スイッチング用半導体チップと，フリーホイリングダイ
オードチップが逆並列に配置されている電力用半導体モ
ジュールにおいて，上記電力スイッチング用半導体チッ
プ上に設けられた制御用ゲート接触部と，上記基板上に
設けられた制御ゲート端子とが第一のワイヤにより接続
され，上記フリーホイリングダイオードチップ上に設け
られたアノード接触部と，上記基板上に設けられたエミ
ッタ端子とが第２のワイヤにより接続され，，上記電力
スイッチング用半導体チップ上に設けられたエミッタ接
触部と上記フリーホイリングダイオードチップ上に設け
られたアノード接触部とが第４のワイヤにより接続さ
れ，上記基板上で上記エミッタ端子から分離された制御
用エミッタ端子と，上記フリーホイリングダイオードチ
ップの上記アノード接触部又は上記電力スイッチング用
半導体チップ上に設けられたエミッタ接触部とが第３の
ワイヤにより接続されているものである。
【００１０】電力スイッチング用半導体チップとフリー
ホイリングダイオードチップが基板上で逆並列に配置さ
れている。電力スイッチング用半導体チップ上に設けら
れた制御用ゲート接続部と，基板上に設けられた制御ゲ
ート端子とが第１のワイヤにより接続されている。ま
た，フリーホイリングダイオードチップ上に設けられた
アノード接続部と，基板上に設けられたエミッタ端子と
が第２のワイヤにより接続されている。さらにエミッタ
端子から分離された制御用エミッタ端子と，上記アノー
ド接続部又は電力スイッチング用半導体チップ上に設け
られエミッタ接触部とが第３のワイヤにより接続されて
いる。従って第２のワイヤと第３のワイヤとが分離され
るため，フリーホイリングダイオードチップに逆方向に
流れる電流によって誘起する第２のワイヤの電圧は，電
力スイッチング用半導体チップのゲートとエミッタに過
大な電圧が印加することがない。
【００１１】
【発明の実施の形態】以下，この発明をその一実施の形
態を図１に基づいて説明する。図１において，図３と同
一符号は同一機能のものを示している。そして，異なる
点は図３ではエミッタ端子Ｅ１と，制御用エミッタ端子
ＥＳ１とは共通の銅回路２５の上に設けられていたが，
図１では銅回路を２６と２７に分離して，エミッタ端子
Ｅ１と制御用エミッタ端子ＥＳ１とを分離した点と，銅
回路２７の制御用エミッタ端子ＥＳ１と，フリーホイリ
ングダイオードチップ２のアノード接触部１５又は１６
とをワイヤ２１により接続した点にある。なお，図１に
示すワイヤ２０は図３と同じく，エミッタ端子Ｅ１が設
けられた銅回路２６に接続されている。
【００１２】このような構成の電力用半導体モジュール
の動作について述べると，制御信号が制御用ゲート端子
Ｇ１と制御用エミッタ端子ＥＳ１との間に入力される
と，この制御信号により電力用半導体モジュールはオン
される。そして，制御された電流がコレクタ端子Ｃ１か
ら電力スイッチング用半導体チップ１，ワイヤ１９，ワ
イヤ２０，エミッタ端子Ｅ１に流れる。この電力用半導
体モジュールでも，ワイヤ１９，２０にも浮遊インダク
タンスを有しており，その等価回路は図２に示すように
なる。
【００１３】今，電力スイッチング用半導体チップ１が
オンしている状態から制御信号がオフすると，電力スイ
ッチング用半導体チップ１に流れていた電流はオフす
る。このとき，図示しない負荷にインダクタンス分を有
している場合，負荷を介してエミッタ端子Ｅ１，ワイヤ
２０，フリーホイリングダイオードチップ２，コレクタ
端子Ｃ１に電流が流れる。
【００１４】この後，電力スイッチング用半導体チップ
１と対となる電力スイッチング用半導体チップに制御信
号を入力させてオンさせると，フリーホイリングダイオ
ードチップ２に流れていた電流は対となる電力スイッチ
ング用半導体チップを介して流れて減少する。
【００１５】このフリーホリングダイオードチップ２に
流れる電流が減少し，さらに逆電流が流れた時にワイヤ
２０に誘起する電圧は，エミッタ端子Ｅ１を介して負荷
側に出力する。このため，電力スイッチング用半導体チ
ップ１の制御ゲート端子と，エミッタに過大な信号が入
力することがない。
【００１６】上記の実施の形態では，制御エミッタ端子
はワイヤ２１によりフリーホイリングダイオードチップ
２のアノード接触部１５又は１６と接続していたが，図
１の破線で示すように電力スイッチング用半導体チップ
１のエミッタ接触部１４からワイヤ２２により接触させ
てもよい。なお，その等価回路は図２の破線で示す回路
となる。
【００１７】
【発明の効果】以上説明したように，この発明の電力用
半導体モジュールは，フリーホイリングダイオードに流
れる電流によりフリーホイリングダイオードのアノード
とエミッタ端子間に接続されたワイヤに誘起する電圧
は，電力スイッチング用半導体チッブの制御ゲートとエ
ミッタに印加することがなく，半導体チップを破損する
ことがなくなる。
【図面の簡単な説明】
【図１】本発明の電力用半導体モジュールの一実施の形
態の概略図である。
【図２】図１の等価回路図である。
【図３】従来の電力用半導体モジュールの概略図であ
る。
【図４】図３の等価回路図である。
【図５】本発明の電力用半導体モジュールが使用される
回路図である。
【図６】フリーホイリングダイオードに流れる電流のタ
イムチャート図である。
【符号の説明】
１ 電力スイッチング用半導体チップ ２ フリーホイリングダイオードチップ １１ 基板 １２ 銅回路 １３ 制御ゲート接触部 １４ エミッタ接触部 １５，１６ アノード接触部 １８ （第１の）ワイヤ １９ （第４の）ワイヤ ２０ （第２の）ワイヤ ２１，２２ （第３の）ワイヤ ２５，２６，２７ 銅回路 Ｃ１ コレクタ端子 Ｅ１ エミッタ端子 Ｇ１ 制御用ゲート端子 ＥＳ１ 制御用エミッタ端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板に設けられたコレクタ端子上に，電
    力スイッチング用半導体チップと，フリーホイリングダ
    イオードチップが逆並列に配置されている電力用半導体
    モジュールにおいて，上記電力スイッチング用半導体チ
    ップ上に設けられた制御用ゲート接触部と上記基板上に
    設けられた制御ゲート端子とが第一のワイヤにより接続
    され，上記フリーホイリングダイオードチップ上に設け
    られたアノード接触部と上記基板上に設けられたエミッ
    タ端子とが第２のワイヤにより接続され，上記電力スイ
    ッチング用半導体チップ上に設けられたエミッタ接触部
    と上記フリーホイリングダイオードチップ上に設けられ
    たアノード接触部とが第４のワイヤにより接続され，上
    記基板上で上記エミッタ端子から分離された制御用エミ
    ッタ端子と，上記フリーホイリングダイオードチップの
    上記アノード接触部又は上記電力スイッチング用半導体
    チップ上に設けられたエミッタ接触部とが第３のワイヤ
    により接続されていることを特徴とする電力用半導体モ
    ジュール。
JP09268597A 1997-01-17 1997-01-17 電力用半導体モジュール Expired - Fee Related JP3198266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09268597A JP3198266B2 (ja) 1997-01-17 1997-01-17 電力用半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09268597A JP3198266B2 (ja) 1997-01-17 1997-01-17 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JPH10209372A JPH10209372A (ja) 1998-08-07
JP3198266B2 true JP3198266B2 (ja) 2001-08-13

Family

ID=14061355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09268597A Expired - Fee Related JP3198266B2 (ja) 1997-01-17 1997-01-17 電力用半導体モジュール

Country Status (1)

Country Link
JP (1) JP3198266B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5260246B2 (ja) * 2008-11-28 2013-08-14 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JPH10209372A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US6054890A (en) Electronic switching circuit with reduction of switching transients
JP3193827B2 (ja) 半導体パワーモジュールおよび電力変換装置
US4965710A (en) Insulated gate bipolar transistor power module
USRE41770E1 (en) Cascoded rectifier
US4816984A (en) Bridge arm with transistors and recovery diodes
JP3074736B2 (ja) 半導体装置
JP6742528B2 (ja) 電力変換装置
JPH02266712A (ja) 半導体装置
US6249024B1 (en) Power module with repositioned positive and reduced inductance and capacitance
US5617293A (en) Bridge module
JPH0290570A (ja) 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路
US6740902B2 (en) Semiconductor package for series-connected diodes
JP3198266B2 (ja) 電力用半導体モジュール
JP2001321452A5 (ja)
JP3421544B2 (ja) 半導体モジュール
JPH10145206A (ja) 半導体装置の保護回路
JPH084122B2 (ja) 半導体装置
JPH0638707B2 (ja) 逆導通形ゲートターンオフ形サイリスタの制御方法
JPS58127376A (ja) Ｇｔｏサイリスタ
JPS6060763A (ja) モノリシツク低電力ゼロ交差トライアツク
US5898582A (en) Device comprising a stack of thyristors and freewheel diodes
JPS59143356A (ja) 電力用半導体モジュ−ル
JPH09130217A (ja) 半導体装置
JP2001028437A (ja) 過電流保護装置
US5373201A (en) Power transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees