JPH09130217A

JPH09130217A - 半導体装置

Info

Publication number: JPH09130217A
Application number: JP28001195A
Authority: JP
Inventors: Naoki Sakurai; 直樹桜井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-10-27
Filing date: 1995-10-27
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】並列接続された複数の半導体能動素子に関す
る電流検出値がそれぞれ異なっていても各半導体能動素
子を同時に遮断できること。【解決手段】ＩＧＢＴ１、２、３の電流を電流検出回
路７、８、９により検出し、全ての電流検出値が過電流
設定値を超えたときにＡＮＤ回路１０からハイレベルの
信号を出力し、ゲート電圧低下回路１１を動作させて、
ＩＧＢＴ１、２、３のゲート電圧を低下させ、各ＩＧＢ
Ｔ１、２、３の電流が同時に小さくなった時点でＩＧＢ
Ｔ１、２、３を遮断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に係
り、特に、半導体能動素子のうち電圧駆動型の能動素子
を複数個並列に接続し、各半導体能動素子共通の制御信
号に従って複数個の半導体能動素子を並列駆動するに好
適な半導体装置に関する。

【０００２】

【従来の技術】電圧駆動型の半導体能動素子として、例
えば、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌ
ａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓ
ｔｏｒ以下ＩＧＢＴと称する。）が知られている。この
ＩＧＢＴは、ゲートに印加されるゲート電圧によって駆
動されるため、電流駆動型のバイポーラトランジスタや
ゲート・ターンオフサイリスタ（ＧＴＯ）より駆動電力
が小さく、駆動回路を簡単にできる。また、ＩＧＢＴ
は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴ
ｒａｎｓｉｓｔｏｒ）に比べてオン電圧が小さく損失が
少ないため、電源装置やインバータ装置などの分野に多
く採用されている。

【０００３】しかし、ＩＧＢＴは、過電流や短絡電流が
流れたときに、電流を急激に遮断すると、安全動作領域
を超えて破壊することがある。このため、ＩＧＢＴを用
いるに際しては、例えば特開平２−２６６７１２号公報
に記載されているように、ＩＧＢＴと並列に、過電流保
護回路を用いることが行なわれている。

【０００４】この過電流保護回路は、大電流用ＩＧＢＴ
のコレクタ端子とエミッタ端子間にエミッタ抵抗を介し
て並列接続された小電流用ＩＧＢＴ、大電流用ＩＧＢＴ
のゲート端子とエミッタ端子間に挿入されて互いに直列
接続されたツェナーダイオードとＮ型ＭＯＳＦＥＴを備
えている。そしてＭＯＳＦＥＴのゲートとソースがエミ
ッタ抵抗の両端に接続され、ドレインがツェナーダイオ
ードのアノード電極に接続され、ツェナーダイオードの
カソード電極が小電流用ＩＧＢＴのゲートおよび大電流
用ＩＧＢＴのゲート端子にそれぞれ接続されている。

【０００５】この過電流保護回路によれば、大電流用Ｉ
ＧＢＴの電流の増加に応じて小電流用ＩＧＢＴの電流が
増加し、エミッタ抵抗両端の電圧降下が大きくなる。そ
してエミッタ抵抗を流れる電流が過電流設定値を超える
とＭＯＳＦＥＴがオンになり、ツェナーダイオードのア
ノード電極がほぼ０Ｖまで低下し、各ＩＧＢＴのゲート
に、ツェナーダイオードのツェナー電圧に近似した電圧
が印加される。すなわち、大電流用ＩＧＢＴに過電流が
流れたときには、各ＩＧＢＴのゲートに印加されるゲー
ト電圧を一旦低下させることで、各ＩＧＢＴに流れる電
流を小さくし、電流が小さくなったときに、大電流用Ｉ
ＧＢＴを遮断するようになっている。このため大電流用
ＩＧＢＴに過電流が流れても、大電流用ＩＧＢＴの電流
が小さくなったときに大電流用ＩＧＢＴを遮断すること
ができ、跳上り電圧によって大電流用ＩＧＢＴが安全動
作領域を超えるのを防止することができる。

【０００６】

【発明が解決しようとする課題】従来技術は、大電流用
ＩＧＢＴを複数個並列接続したときの保護について十分
配慮されておらず、例えば、大電流用ＩＧＢＴを三個並
列に接続した場合、第１〜第３の大電流用ＩＧＢＴにそ
れぞれ第１〜第３の過電流保護回路を設け、各過電流保
護回路毎に、各大電流用ＩＧＢＴを過電流から保護する
構成となっている。このような構成を採用すると、各過
電流保護回路を構成する素子のばらつきによっては、各
過電流保護回路の検出による過電流検出レベルが回路ご
とに異なることがある。そして、このような状態で、各
大電流用ＩＧＢＴを遮断すると、過電流検出タイミング
が遅れた過電流保護回路に対応した大電流用ＩＧＢＴに
電流が集中することがある。

【０００７】例えば、第１〜第３の過電流保護回路に設
定された過電流検出レベルが第１の過電流保護回路＜第
２の過電流保護回路＜第３の過電流保護回路の順にばら
ついた場合、まず、最も検出レベルの低い第１の過電流
保護回路が動作し、第１の大電流用ＩＧＢＴには、過電
流時に流れる電流Ｉ／３よりも小さい電流Ｉ０が流れ
る。すなわち第１の大電流用ＩＧＢＴには、過電流時に
おけるＩＧＢＴ全体の電流をＩとしたときに、過電流時
にはＩ／３の過電流が流れるが、遮断時には、第１の過
電流保護回路の動作により、Ｉ／３よりも小さい電流Ｉ
０が流れる。しかし、この電流Ｉ０は第２、第３の大電
流用ＩＧＢＴにも流れる。このため第２、第３の大電流
用ＩＧＢＴに流れる電流は、Ｉ／３からＩ／３＋（Ｉ／
３−Ｉ０）／２だけ増加する。電流の増加に伴って、第
２の過電流保護回路が動作すると、第２の大電流用ＩＧ
ＢＴの電流はＩ０に低下する。このとき第３の過電流保
護回路は動作状態となっていないので、第３の大電流用
ＩＧＢＴにはＩ−２×Ｉ０の電流が流れる。このあと第
３の過電流保護回路が動作状態となって第３の大電流用
ＩＧＢＴが遮断されると、第３の大電流用ＩＧＢＴは、
他のＩＧＢＴを流れる電流が集中した状態で遮断される
ことになる。このため、第３の大電流用ＩＧＢＴの遮断
時には高電圧による跳上り電圧が生じ、この跳上り電圧
によって第３の大電流用ＩＧＢＴが破壊する恐れがあ
る。

【０００８】本発明の目的は、並列接続された複数の半
導体能動素子に関する電流検出値がそれぞれ異なっても
各半導体能動素子を同時に遮断することができる半導体
装置およびこの半導体装置を用いた電力変換装置を提供
することにある。

【０００９】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、複数個の半導体能動素子を並列接続し、
各半導体能動素子共通の制御信号に従って複数個の半導
体能動素子を並列駆動する半導体装置において、前記各
半導体能動素子の電流を検出し、各電流検出値が全て過
電流設定値を超えたときに、前記各半導体能動素子に対
する制御信号を同時に低下させてなる過電流保護手段を
備えていることを特徴とする半導体装置。

【００１０】半導体能動素子の電流を直接検出するに際
しては、過電流保護手段として以下の要素を備えたもの
で構成することできる。

【００１１】各半導体能動素子の電流をそれぞれ検出す
る複数の電流検出手段と、各電流検出手段の電流検出値
が全て過電流設定値を超えたことを条件に過電流検知信
号を出力する過電流検知手段と、過電流検知手段からの
過電流検知信号に応答して各半導体能動素子に対する制
御信号を同時に低下させる制御手段とを備えている。

【００１２】半導体能動素子の電流を間接的に検出する
に際しては、過電流保護手段としては、以下の要素を備
えているもので構成することができる。

【００１３】各半導体能動素子の電流に対応した電流と
して各半導体能動素子に実際に流れる電流より小さい電
流をそれぞれ検出する複数の電流検出手段と、各電流検
出手段の電流検出値が全て過電流設定値を超えたことを
条件に過電流検知信号を出力する過電流検知手段と、過
電流検知手段からの過電流検知信号に応答して各半導体
能動素子に対する制御信号を同時に低下させる制御手段
とを備えている。

【００１４】半導体能動素子の電流を間接的に検出する
過電流保護手段を構成するに際しては、以下の要素を付
加することができる。

【００１５】（１）複数の電流検出手段は、それぞれ各
半導体能動素子に並列に設けられた複数の電流検出用素
子から構成されており、前記複数の電流検出用素子のう
ち一方の電流検出用素子は、補助半導体能動素子とし
て、各半導体能動素子に印加される制御信号に応答して
駆動される電圧駆動型半導体能動素子で構成され、他方
の電流検出用素子は、一方の電流検出用素子と直列接続
された抵抗素子で構成され、抵抗素子の電圧降下に応じ
た電圧が過電流検知手段に入力されている。

【００１６】（２）各半導体能動素子と各補助半導体能
動素子がそれぞれ対をなして複数のグループを構成し、
各グループの半導体能動素子と補助半導体能動素子がグ
ループ毎に同一のチップに集積され、前記各電流検出手
段のうち抵抗素子が前記各グループのチップとは異なる
チップに集積されている。

【００１７】（３）各半導体能動素子と各補助半導体能
動素子がそれぞれ対をなして複数のグループを構成し、
各グループの半導体能動素子と補助半導体能動素子がグ
ループ毎に同一のチップに集積されており、前記制御手
段と前記過電流検知手段及び前記各電流検出手段のうち
抵抗素子がそれぞれ同一のチップに集積されている。

【００１８】また、前記各半導体装置を構成するに際し
ては、以下の要素を付加することができる。

【００１９】各半導体能動素子は、複数の電極のうちゲ
ートに印加される電圧により駆動される電圧駆動型の能
動素子で構成されており、前記制御手段は、過電流信号
に応答して、前記各半導体能動素子のゲートに印加され
る制御信号を各半導体能動素子が非導通状態となるレベ
ルに低下させてなる。

【００２０】また、前記各半導体装置は、電力変換用ア
ームを構成するスイッチング素子およびこのスイッチン
グ素子を保護する素子を備えた電力変換装置に適用する
ことができる。

【００２１】前記した手段によれば、各半導体能動素子
に関する電流検出値が全て過電流設定値を超えたことを
条件に、各半導体能動素子に対する制御信号を同時に低
下させるようにしているため、各半導体能動素子に関す
る電流検出値がそれぞれ異なっても、各半導体能動素子
を同時に遮断することができる。このため特定の半導体
能動素子に電流が集中するにを防止することができ、遮
断時の跳上り電圧によって半導体能動素子が破壊される
のを防止することができる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２３】図１は本発明の実施の形態の一例を示す半
導体装置の全体構成図である。

【００２４】図１において、半導体装置は複数のＩＧＢ
Ｔ１、２、３、エミッタ端子４、コレクタ端子５、ゲー
ト端子６を備えており、各ＩＧＢＴ１、２、３が互いに
並列接続されている。各ＩＧＢＴ１、２、３のゲートは
それぞれゲート端子６に接続され、コレクタはそれぞれ
コレクタ端子５に接続され、エミッタは電流検出回路
７、８、９を介してエミッタ端子４に接続されている。
エミッタ端子４とコレクタ端子５は電源に接続され、ゲ
ート端子６には制御信号としてゲート電圧が印加される
ようになっている。

【００２５】各電流検出回路７、８、９は、各ＩＧＢＴ
１、２、３の電流を直接検出する電流検出手段として、
例えばカレントトランスで構成されており、各電流検出
信号７、８、９の検出電流がＡＮＤ回路１０に入力され
ている。ＡＮＤ回路１０は、各電流検出回路７、８、９
の検出値が全て過電流設定値を超えたときに、過電流検
知信号としてハイレベルの信号をゲート信号低下回路１
１へ出力する過電流検知手段として構成されている。ゲ
ート電圧低下回路１１は、エミッタ端子４とゲート端子
６に接続され、例えば、Ｎ型ＭＯＳＦＥＴとツェナーダ
イオードとを直列接続したもので構成されている。すな
わち、ゲート電圧低下回路１１は、ＡＮＤ回路１０から
ハイレベルの信号が出力されたときに、この信号に応答
して、ＭＯＳＦＥＴがオンとなってツェナーダイオード
のアノード電極をエミッタ端子４のレベル、例えば０Ｖ
まで低下させる制御手段として構成されている。

【００２６】このように、図１において、電流検出回路
７、８、９、ＡＮＤ回路１０、ゲート電圧低下回路１１
は、ＩＧＢＴ１、２、３の電流を直接検出し、各電流検
出値が全て過電流設定値を超えたときに、各ＩＧＢＴ
１、２、３のゲートに印加されるゲート電圧を、各ＩＧ
ＢＴ１、２、３が非導通状態となるレベルまで同時に低
下させる過電流保護手段として構成されている。

【００２７】上記構成において、ゲート端子６に各ＩＧ
ＢＴ１、２、３を導通状態にするためのゲート電圧が印
加されると、各ＩＧＢＴ１、２、３が導通状態となり、
各ＩＧＢＴ１、２、３に電流が流れる。各ＩＧＢＴ１，
２，３に流れる電流が電流検出回路７、８、９により直
接検出される。この検出電流の値が過電流設定値を超え
ないときには、ＡＮＤ回路１０の出力はロウレベルで、
ゲート電圧低下回路１１のＭＯＳＦＥＴはオフの状態に
ある。このため、所定のゲート電圧が各ＩＧＢＴ１、
２、３のゲートに印加され、各ＩＧＢＴ１、２、３が導
通状態に維持される。

【００２８】次に、図２の（ａ）に示されるように、ゲ
ート端子６にゲート電圧Ｖｇ１が印加されているとき
に、図２の（ｂ）〜（ｄ）に示すように、各ＩＧＢＴ
１、２、３に、過電流として電流Ｉ１、Ｉ２、Ｉ３が流
れると、これらの電流が電流検出回路７、８、９により
検出され、検出電流がＡＮＤ回路１０に供給される。Ａ
ＮＤ回路１０は、各電流検出回路７、８、９の検出電流
が全て過電流設定値を超えたことを条件に、過電流検知
信号としてハイレベルの信号をゲート電圧低下回路１１
へ出力する。この信号にゲート電圧低下回路１１が応答
し、ＭＯＳＦＥＴがオンになると、ツェナーダイオード
によって設定される電圧までゲート電圧が低下する。

【００２９】すなわち、図２の（ａ）に示すように、ゲ
ート端子６に印加されるゲート電圧はＶｇ１からＶｇ２
まで低下する。これにより、各ＩＧＢＴ１、２、３の電
流Ｉ１、Ｉ２、Ｉ３は、図２の（ｂ）〜（ｄ）に示すよ
うに、それぞれ同時にＩ０まで低下する。そして各ＩＧ
ＢＴ１、２、３の電流がＩ０まで低下することによって
各ＩＧＢＴ１、２、３が同時に遮断される。このため、
図２の（ｅ）に示すように、各ＩＧＢＴ１、２、３の電
流が同時にＩ０まで低下したときに、各ＩＧＢＴ１、
２、３が同時に遮断されるので、遮断時の跳上り電圧が
高くなるのを抑制することができ、遮断時にＩＧＢＴ
１、２、３が安全動作領域を超えるのを防止することが
できる。

【００３０】また、図１の例によれば、各ＩＧＢＴ１、
２、３の電流が全て過電流設定値を超えたときにのみゲ
ート電圧を低下させるようにしているため、例えば、各
ＩＧＢＴ１、２、３に対する配線が異なっていたり、チ
ップのばらつきが生じたりし、本来正常動作にかかわら
ず、特定のチップに電流が集中しても、これを過電流と
みなして誤動作するのを防止することができる。

【００３１】次に、本発明の他の実施の形態例を図３に
従って説明する。

【００３２】本実施の形態例は、ＩＧＢＴ１、２、３の
電流を間接的に検出するために、ＩＧＢＴ１、２、３の
電流よりも小さい電流を検出する電流検出手段として、
電流検出用ＩＧＢＴ１２、１３、１４、抵抗１５、１
６、１７を設け、さらに、ゲート電圧低下回路１１とし
て、Ｎ型ＭＯＳＦＥＴ１８、ツェナーダイオード１９を
設けたものであり、他の構成は図１のものと同様である
ので、図１と同一のものには同一符号を付してそれらの
説明は省略する。

【００３３】ＩＧＢＴ１２、１３、１４は補助半導体能
動素子として各ＩＧＢＴ１、２、３とそれぞれ並列に接
続されており、各抵抗１５、１６、１７は抵抗素子とし
てＩＧＢＴ１２、１３、１４と直列に接続されている。
すなわちＩＧＢＴ１２、１３、１４のゲートとコレクタ
はそれぞれＩＧＢＴ１、２、３のゲートとコレクタに接
続されている。ＩＧＢＴ１２、１３、１４のエミッタは
抵抗１５、１６、１７を介してエミッタ端子４に接続さ
れており、エミッタと抵抗１５、１６、１７との接続点
がＡＮＤ回路１０に接続されている。そして、抵抗１
５、１６、１７の電圧降下に応じた電圧がＡＮＤ回路１
０に入力されている。

【００３４】ＡＮＤ回路１０は、各抵抗１５、１６、１
７の検出による検出電流が全て過電流設定値を超えたと
きに、ハイレベルの信号をＭＯＳＦＥＴ１８のゲートへ
出力するようになっている。ＭＯＳＦＥＴ１８は、ＡＮ
Ｄ回路１０の出力がハイレベルとなったときに導通状態
となり、ツェナーダイオード１９のアノード電極をほぼ
０Ｖまで低下させるようになっている。ツェナーダイオ
ード１９のアノード電極がほぼ０Ｖまで低下すると、ゲ
ート端子６に印加されるゲート電圧は、図２の（ａ）に
示すように、Ｖｇ１からＶｇ２まで低下する。ゲート電
圧が非導通状態のレベル（Ｖｇ２）まで低下すると、各
ＩＧＢＴ１、２、３、１２、１３、１４は非導通状態と
なる。すなわちＩＧＢＴ１、２、３は電流がＩ１、Ｉ
２、Ｉ３からＩ０まで低下した状態で同時に遮断され
る。

【００３５】このように、本実施の形態例においても、
ＩＧＢＴ１、２、３に過電流が流れ、抵抗１５、１６、
１７の検出による検出電流の値が全て過電流設定値を超
えたことを条件にゲート電圧が低下し、各ＩＧＢＴ１、
２、３の電流が小さくなったときに同時にＩＧＢＴ１、
２、３が遮断されるため、遮断時に、跳上り電圧によっ
てＩＧＢＴ１、２、３が安全動作領域を超えるのを防止
することができる。また、各ＩＧＢＴ１、２、３のうち
特定のＩＧＢＴに電流が集中して特定のＩＧＢＴが破壊
されるのを防止することができる。

【００３６】次に、図３に示す半導体装置を実際に集積
化したときの実施例を図４および図５に従って説明す
る。

【００３７】図４および図５において、ＩＧＢＴ１、１
２、ＩＧＢＴ２、１３、ＩＧＢＴ３、１４はそれぞれ対
をなして複数のグループを構成し、グループごとに同一
のチップ２０、２１、２２に形成されている。さらに抵
抗１５、１６、１７、ＡＮＤ回路１０、ＭＯＳＦＥＴ１
８、ツェナーダイオード１９はそれぞれチップ２３上に
形成されている。ＩＧＢＴ１、２、３のエミッタは、そ
れぞれ４個のエミッタパットＥ１、Ｅ２、Ｅ３から構成
されており、各エミッタパットＥ１、Ｅ２、Ｅ３がそれ
ぞれワイヤボンディングによりエミッタ端子４に接続さ
れている。各ＩＧＢＴ１、２、３、１２、１３、１４の
ゲートはゲートパットＧ１、Ｇ２、Ｇ３により構成され
ており、各ゲートパットＧ１、Ｇ２、Ｇ３がそれぞれワ
イヤボンディングによりゲート端子６に接続されてい
る。ＩＧＢＴ１２、１３、１４のエミッタはそれぞれエ
ミッタパットＥ１２、Ｅ１３、Ｅ１４から構成されてお
り、各エミッタパットＥ１２、Ｅ１３、Ｅ１４はそれぞ
れワイヤボンディングにより端子Ｔ１、Ｔ２、Ｔ３に接
続されている。またＩＧＢＴ１、２、３、１２、１３、
１４のコレクタはそれぞれチップ２０、２１、２２の裏
面にてコレクタ端子５と接続されている。

【００３８】チップ２０、２１、２２、２３として４グ
ループに分割されたチップのうち、チップ２０、２１、
２２はコレクタ端子１５を介して絶縁基板３０上に形成
され、チップ２３は金属板３１を介して絶縁板３０上に
形成されている。なお、エミッタ端子４、ゲート端子６
はそれぞれ直接絶縁板３０上に形成されている。

【００３９】本実施例によれば、半導体装置を構成する
各種素子を個別に構成することなく、複数のグループに
分けて集積化したため、全ての素子を個別部品で構成す
るときよりも小型化および低コスト化を図ることができ
る。

【００４０】次に、図３に示す半導体装置を３つのグル
ープに分け、各グループをモジュール化したときの実施
例を図６および図７に従って説明する。

【００４１】図６および図７において、半導体装置は３
つのモジュール４０、４１、４２に分割されており、各
モジュール４０、４１、４２が並列に接続され、大電流
を得るのに適した構成となっている。モジュール４０は
ＩＧＢＴ１、１２、抵抗１５、ＡＮＤ回路１０、ＭＯＳ
ＦＥＴ１８、ツェナーダイオード１９から構成され、モ
ジュール４１はＩＧＢＴ２、１３、抵抗１６から構成さ
れ、モジュール４２はＩＧＢＴ３、１４、抵抗１７から
構成されている。またモジュール４０にはエミッタ端子
Ｅ１、コレクタ端子Ｃ１、ゲート端子Ｇ１、接続用端子
Ｔ４、Ｔ５が形成されている。モジュール４１にはエミ
ッタ端子Ｅ２、コレクタ端子Ｃ２、ゲート端子Ｇ２、接
続用端子Ｔ６が形成されており、モジュール４２にはエ
ミッタ端子Ｅ３、コレクタ端子Ｃ３、ゲート端子Ｇ３、
接続用端子Ｔ７が形成されている。エミッタ端子Ｅ１、
Ｅ２、Ｅ３はそれぞれ金属板３２を介して連結され、ボ
ルト３３、３４、３５によりモジュール４０、４１、４
２に固定されている。さらにコレクタ端子Ｃ１、Ｃ２、
Ｃ３はそれぞれ金属板３２を介して連結され、ボルト３
７、３８、３９によりモジュール４０、４１、４２に固
定されている。ゲート端子Ｇ１、Ｇ２、Ｇ３はそれぞれ
配線５１、５２を介して接続されている。端子Ｔ４と端
子Ｔ７は配線５３を介して接続され、端子Ｔ５と端子Ｔ
６は配線５４を介して接続されている。

【００４２】またモジュール４０、４１、４２を構成す
るに際しては、ＩＧＢＴ１、２、３、１２、１３、１４
と抵抗１５、１６、１７とをそれぞれ別のチップに形成
し、各ＩＧＢＴ１、２、３、１２、１３、１４から発生
する熱によって、抵抗１５、１６、１７の抵抗値が変化
して正確な電流検出ができなくなるのを防止するように
することが望ましい。

【００４３】本実施例によれば、半導体装置を３つのモ
ジュール４０、４１、４２に分割し、各モジュール４
０、４１、４２を並列接続するようにしたため、各ＩＧ
ＢＴ１、２、３に大電流を流したときに適した構成とす
ることができる。

【００４４】次に、図１または図３に示す半導体装置を
電力変換器に適応したときの応用例を図８に従って説明
する。

【００４５】図８において、モータ駆動用インバータ装
置は、三相の電力変換用上アーム構成するスイッチング
素子として、ＩＧＢＴ２００ａ、２００ｂ、２００ｃを
備えているとともに、下アームを構成するスイッチング
素子として、ＩＧＢＴ２００ｄ、２００ｅ、２００ｆを
備えている。各ＩＧＢＴ２００ａ〜２００ｆにはダイオ
ード２０１ａ〜２０１ｆが逆並列接続されている。そし
て各ＩＧＢＴ２００ａ〜２００ｃとＩＧＢＴ２００ｄ〜
２００ｆとの接続点がそれぞれＵ相、Ｖ相、Ｗ相の出力
としてモータ２０６に接続されている。ＩＧＢＴ２００
ａ〜２００ｃのゲートはそれぞれ上アーム駆動回路２０
４に接続され、ＩＧＢＴ２００ｄ〜２００ｆのゲートは
下アーム駆動回路２０５に接続されている。さらにＩＧ
ＢＴ２００ａ〜２００ｃのコレクタは共通に接続され
て、整流回路２０３の高電位側に接続されている。一
方、ＩＧＢＴ２００ｄ〜２００ｆのエミッタは共通であ
り、各エミッタは整流回路２０３のアース側に接続され
ている。整流回路２０３は交流電源２０２に接続されて
いる。

【００４６】図８に示すインバータ装置は、交流電源２
０２からの交流を整流回路２０３で直流に変換し、この
直流をＩＧＢＴ２００ａ〜２００ｆのスイッチング動作
により、交流に再度変換してモータ２０６を駆動するよ
うになっている。ＩＧＢＴ２００ａ〜２００ｆのスイッ
チング動作はそれぞれ上アーム駆動回路２０４、下アー
ム駆動回路２０５からのゲートパルスによって制御され
るようになっている。

【００４７】図８においては、ＩＧＢＴ２００ａ〜２０
０ｆとして各アームにＩＧＢＴを１個しか図示していな
いが、大電流を流すときには、各ＩＧＢＴを複数個並列
接続して構成することになる。さらに、上アーム駆動回
路２０４、下アーム駆動回路２０５には、図１または図
３に示す過電流保護手段を設けることにより、各ＩＧＢ
Ｔ２００ａ〜２００ｆを過電流から保護することができ
る。

【００４８】また前記各例においては、半導体能動素子
として、ＩＧＢＴを用いるものについてのみ述べたが、
絶縁ゲートを有する電圧駆動型の能動素子として、例え
ば、ＭＯＳＦＥＴやＭＯＳＧＴＯを用いることもでき
る。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
並列接続された半導体能動素子に過電流が流れたとき
に、各半導体能動素子に関する電流検出値が全て過電流
設定値を超えたことを条件にのみ各半導体素子に印加さ
れる制御信号を同時に低下されるようにしたため、各半
導体能動素子に関する電流検出値がそれぞれ異なってい
ても、各半導体能動素子を同時に遮断することができ、
遮断時に跳上り電圧によって半導体能動素子が安全動作
領域を超えるのを防止することができ、半導体能動素子
の信頼性の向上に寄与することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態例を示す全体構成図であ
る。

【図２】図１に示す装置の動作を説明するための波形図
である。

【図３】本発明の他の実施の形態例を示す全体構成図で
ある。

【図４】図３に示す装置のチップ構成を説明するための
回路図である。

【図５】図３に示す装置のチップ構成を説明するための
斜視図である。

【図６】図３に示す装置をモジュール化したときの回路
構成図である。

【図７】図３に示す装置のモジュール化したときの斜視
図である。

【図８】本発明の応用例を示すモータ駆動用インバータ
装置の回路構成図である。

【符号の説明】

１、２、３、１２、１３、１４ＩＧＢＴ４エミッタ端子５コレクタ端子６ゲート端子７、８、９電流検出回路１０ＡＮＤ回路１１ゲート電圧低下回路１５、１６、１７抵抗１８ＭＯＳＦＥＴ１９ツェナーダイオード２０、２１、２２、２３チップ４０、４１、４２モジュール

Claims

【特許請求の範囲】

【請求項１】複数個の半導体能動素子を並列接続し、
各半導体能動素子共通の制御信号に従って複数個の半導
体能動素子を並列駆動する半導体装置において、前記各
半導体能動素子の電流を検出し、各電流検出値が全て過
電流設定値を超えたときに、前記各半導体能動素子に対
する制御信号を同時に低下させる過電流保護手段を備え
ていることを特徴とする半導体装置。
【請求項２】複数個の半導体能動素子を並列接続し、
各半導体能動素子共通の制御信号に従って複数個の半導
体能動素子を並列駆動する半導体装置において、前記各
半導体能動素子の電流をそれぞれ検出する複数の電流検
出手段と、各電流検出手段の電流検出値が全て過電流設
定値を超えたことを条件に過電流検知信号を出力する過
電流検知手段と、過電流検知手段からの過電流検知信号
に応答して各半導体能動素子に対する制御信号を同時に
低下させる制御手段とを備えていることを特徴とする半
導体装置。
【請求項３】複数個の半導体能動素子を並列接続し、
各半導体能動素子共通の制御信号に従って複数個の半導
体能動素子を並列駆動する半導体装置において、前記各
半導体能動素子の電流に対応した電流として前記各半導
体能動素子に実際に流れる電流より小さい電流をそれぞ
れ検出する複数の電流検出手段と、各電流検出手段の電
流検出値が全て過電流設定値を超えたことを条件に過電
流検知信号を出力する過電流検知手段と、過電流検知手
段からの過電流検知信号に応答して各半導体能動素子に
対する制御信号を同時に低下させる制御手段とを備えて
いることを特徴とする半導体装置。
【請求項４】前記複数の電流検出手段は、それぞれ各
半導体能動素子に並列に設けられた複数の電流検出用素
子から構成されており、前記複数の電流検出用素子のう
ち一方の電流検出用素子は、補助半導体能動素子とし
て、各半導体能動素子に印加される制御信号に応答して
駆動される電圧駆動型半導体能動素子で構成され、他方
の電流検出用素子は、一方の電流検出用素子と直列接続
された抵抗素子で構成され、抵抗素子の電圧降下に応じ
た電圧が過電流検知手段に入力されていることを特徴と
する請求項３記載の半導体装置。
【請求項５】各半導体能動素子と各補助半導体能動素
子がそれぞれ対をなして複数のグループを構成し、各グ
ループの半導体能動素子と補助半導体能動素子がグルー
プ毎に同一のチップに集積され、前記各電流検出手段の
うち抵抗素子が前記各グループのチップとは異なるチッ
プに集積されていることを特徴とする請求項４記載の半
導体装置。
【請求項６】各半導体能動素子と各補助半導体能動素
子がそれぞれ対をなして複数のグループを構成し、各グ
ループの半導体能動素子と補助半導体能動素子がグルー
プ毎に同一のチップに集積されており、前記制御手段と
前記過電流検知手段及び前記各電流検出手段のうち抵抗
素子がそれぞれ同一のチップに集積されていることを特
徴とする請求項４記載の半導体装置。
【請求項７】前記各半導体能動素子は、複数の電極の
うちゲートに印加される電圧により駆動される電圧駆動
型の能動素子で構成されており、前記制御手段は、過電
流信号に応答して、前記各半導体能動素子のゲートに印
加される制御信号を各半導体能動素子が非導通状態とな
るレベルに低下させてなることを特徴とする請求項１、
２、３、４、５または６記載の半導体装置。
【請求項８】電力変換用アームを構成するスイッチン
グ素子およびこのスイッチング素子を保護するための素
子群として、請求項１乃至７のうちいずれか１項記載の
半導体装置を用いてなることを特徴とする電力変換装
置。