JP2004063687A - パワーモジュールのゲート駆動回路 - Google Patents
パワーモジュールのゲート駆動回路 Download PDFInfo
- Publication number
- JP2004063687A JP2004063687A JP2002218674A JP2002218674A JP2004063687A JP 2004063687 A JP2004063687 A JP 2004063687A JP 2002218674 A JP2002218674 A JP 2002218674A JP 2002218674 A JP2002218674 A JP 2002218674A JP 2004063687 A JP2004063687 A JP 2004063687A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- main current
- electromotive force
- wiring
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Abstract
【課題】ＩＧＢＴを用いたパワーモジュールの負荷短絡時などの過電流を抑制し、パワーモジュール内のＩＧＢＴの熱的破壊を防止したゲート駆動回路を提供すること。
【解決手段】ＩＧＢＴ１０のゲート配線１６の一部に、主電流回路配線１７の周りに電気的に絶縁した状態で巻回したコイル部１８を組み込み接続し、コイル部の一端をゲート端子１２に接続し、他端をゲート駆動電流抑制用抵抗ＲＧを介してゲートバイアス電源１５に接続し、コイル部１８はＩＧＢＴの主電流のみに基いて誘導起電力を誘起する構成とし、主電流の時間変化に応じたコイル部の起電力を使ってゲートを制御することにより、負荷短絡時などにリアルタイムに主電流の時間変化を抑制する。
【選択図】 図１
【解決手段】ＩＧＢＴ１０のゲート配線１６の一部に、主電流回路配線１７の周りに電気的に絶縁した状態で巻回したコイル部１８を組み込み接続し、コイル部の一端をゲート端子１２に接続し、他端をゲート駆動電流抑制用抵抗ＲＧを介してゲートバイアス電源１５に接続し、コイル部１８はＩＧＢＴの主電流のみに基いて誘導起電力を誘起する構成とし、主電流の時間変化に応じたコイル部の起電力を使ってゲートを制御することにより、負荷短絡時などにリアルタイムに主電流の時間変化を抑制する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はパワーモジュールのゲート駆動回路に関し、特に、絶縁ゲート形バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以後「ＩＧＢＴ」と略記する）等のパワースイッチング素子を用いたパワーモジュールにおいて、主電流の時間変化に応じてゲートバイアスをリアルタイムに変化させ、負荷短絡時の過電流を抑制し、パワーモジュールの耐量を改善したゲート駆動回路に関するものである。
【０００２】
【従来の技術】
一般に、モータを駆動するモータ制御回路等のパワーエレクトロニクスでは、スイッチング素子として、定格電圧が３００Ｖ以上の領域では、その特性からＩＧＢＴ等の電力用半導体素子が主に用いられている。また、ＩＧＢＴやダイオード等の電力半導体素子は一つのパッケージ内に搭載され、パワーモジュールとして電力変換装置等に使用される場合が多い。
【０００３】
一般にパワースイッチング素子は高電圧・高電流を高いスイッチング周波数で通電制御するので、スイッチングタイム、スイッチング損失が小さいことが望ましい。しかし、スイッチング素子の高速化を進めると、ターンオン・ターンオフ応答速度の速いスイッチング素子では、ターンオン・ターンオフ時の電流の時間変化ｄｉ／ｄｔが増大し、これにより発生するサージ電圧により素子破壊や誤動作の原因となることがある。
【０００４】
即ち、スイッチング素子であるＩＧＢＴがオン・オフ動作をする場合、オフ側の素子に並列接続したフライホイールダイオード（ＦＷＤ）の逆回復時に非常に高い電圧の時間変化ｄｖ／ｄｔが生成される。このｄｖ／ｄｔの電圧時間変化でコレクタ・ゲート間の接合容量を充電するように流れる電流が、ゲート・エミッタ間の電圧をゲート閾値以上に高めて誤動作させ、素子の直列短絡を引起す場合があった。
【０００５】
また、スイッチング素子を各種装置に組み込んで使用する場合は、素子のターンオン速度等の動作特性を適用装置の動作条件に適合させる必要があった。
【０００６】
図５は従来のパワーモジュールのゲート駆動回路の回路構成例を示す。同図に示すゲート駆動回路において、５０はＩＧＢＴ、５１はＩＧＢＴの主端子の１つであるエミッタ端子、５２は制御信号が入力されるゲート端子、５３はＩＧＢＴの主端子の１つであるコレクタ端子、５４はゲートバイアスの基準となるエミッタ端子側とゲートバイアス電源５５間に接続されたリード配線、５６はゲート電流抑制抵抗ＲＧを有するゲート配線、５７はコレクタ・エミッタ間に並列接続されたフライホイールダイオード（ＦＷＤ）である。
【０００７】
従来のパワーモジュールでは、図５に示すように、ＩＧＢＴ５０のエミッタ端子５１側の電位を基準とし、この基準電位に対し、ゲートバイアス電源５５からゲート配線５６のゲート電流抑制抵抗ＲＧを介してゲート端子５２にバイアスを与え、ＩＧＢＴ５０のゲート酸化膜（不図示）に電荷を充填、電荷の放出を行うことにより、ＩＧＢＴのオン・オフ制御を行っている。
【０００８】
【発明が解決しようとする課題】
このように従来は、エミッタ端子５１側に流れる主電流の時間変化ｄｉ／ｄｔは、主に、ゲート電流抑制抵抗ＲＧの抵抗値の大きさによって決定していた。しかし、このような構成では、オン電圧が低くできる反面、ゲート容量および短絡電流が増大するという問題がある。即ち、パワーモジュールの負荷短絡時など主電流の時間変化が大きい場合でも通常時と同一のゲート制御を行うので、ＩＧＢＴは活性領域において自己のもつ伝達特性に応じて主電流をエミッタ端子側に流すこととなる。このため、主電流（ＩＣ）と電源電圧（ＶＣＥ）との積の時間積分として算出される発熱量がＩＧＢＴの熱耐量の限界を超えた場合、パワーモジュールのＩＧＢＴ自体が熱的破壊に至るといった課題があった。
【０００９】
本発明は、上記課題を解決するためになされたもので、ゲート容量や短絡電流を制御でき、ＩＧＢＴを用いたパワーモジュールの負荷短絡時などの過電流を抑制し、パワーモジュール内のＩＧＢＴの熱的破壊を防止したゲート駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様によるゲート駆動回路は、ゲートバイアス電源からゲート配線を介してパワースイッチング素子のゲート端子にバイアス電圧を供給してゲート駆動制御を行い、パワースイッチング素子のエミッタ端子と外部負荷とを接続する主電流回路配線と、ゲート配線の一部が、主電流回路配線の周りに電気的に絶縁された状態で巻回されて形成された起電力誘導コイル部とを有する。この起電力誘導コイル部の一端がゲート端子に接続され、他端がゲート駆動電流抑制抵抗を介してゲートバイアス電源に接続され、起電力誘導コイル部はパワースイッチング素子の主電流のみに基いて誘導起電力を誘起することを特徴とする。
【００１１】
本発明の第１の態様によれば、主電流の時間変化に応じたコイルの起電力を使ってゲートを制御するため、負荷短絡時などにリアルタイムに主電流の時間変化を抑制することができる。このため短絡時のＩＧＢＴの自己発熱を抑制でき、短絡耐量が向上する。また、主電流回路をコイル中に通すことにより、コイルに発生される起電力は、主回路とコイルとの距離に影響されず、コイルの巻数、直径により決定されるため、安定した起電力が得られる。
【００１２】
上記第１の態様において、好ましくは、パワースイッチング素子はコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点は、起電力誘導コイル部の巻回位置よりも外部負荷側に位置した構成としてもよい。
【００１３】
このように構成することにより、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオードの電流には影響されないので、さらに安定した起電力が得られる。
【００１４】
上記第１の態様において、好ましくは、ゲートバイアス電源とエミッタ端子側の主電流回路配線間に接続されて、ゲートバイアスの基準となるゲートバイアス基準配線を有し、このゲートバイアス基準配線と主電流回路配線上の接合点は、起電力誘導コイル部の巻回位置よりもエミッタ端子側に近い箇所に位置している構成としてもよい。
【００１５】
これにより、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００１６】
本発明の第２の態様によるゲート駆動回路は、パワースイッチング素子のチップ上に搭載されたパワーモジュールのゲート駆動回路であって、ゲートバイアス電源からパワースイッチング素子のゲート端子にバイアス電圧を供給するためのゲート配線を接続したゲートパッドと、パワースイッチング素子のエミッタ端子と外部負荷とを接続する主電流回路配線を接続したエミッタパッドと、ゲート配線の一部がエミッタパッドの周りに電気的に絶縁された状態で配置された構成の起電力誘導部とを有する。この起電力誘導部の一端がゲート端子に接続され、他端がゲートパッドに接続され、起電力誘導部はパワースイッチング素子の主電流のみに基いて誘導起電力を誘起することを特徴とする。
【００１７】
上記構成により、各ＩＧＢＴチップ毎に主電流の時間変化を抑制することができるので、並列チップ搭載のモジュールの場合の短絡耐量が向上する効果を奏する。
【００１８】
上記第２の態様において、好ましくは、パワースイッチング素子はコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点は、エミッタパッド位置よりも外部負荷側に位置した構成としてもよい。
【００１９】
このように構成することにより、フライホイールダイオードのカソードと主電流回路配線上の接続点は、起電力誘導部となるゲート配線の巻回位置に相当するエミッタパッド位置よりも外部負荷側に位置しているので、起電力誘導部に発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオードの電流には影響されず、さらに安定した起電力が得られる。
【００２０】
上記第２の態様において、好ましくは、起電力誘導部はエミッタパッドの一部の周りに電気的絶縁状態で巻回配置したコイル部を有する構成としてもよい。
【００２１】
これにより、主電流の時間変化を任意に選ぶことができるので、回路設計・製作においてコイル部のゲート配線内への組み込みの自由度が増えるといった効果を奏する。
【００２２】
また、上記第２の態様において、好ましくは、ゲートバイアス電源とエミッタ端子側の主電流回路配線間に接続されて、ゲートバイアスの基準となるゲートバイアス基準配線を有し、ゲートバイアス基準配線と主電流回路配線上の接合点は、起電力誘導部となるゲート配線の巻回位置に相当するエミッタパッド位置よりもエミッタ端子側に近い箇所に位置している構成としてもよい。
【００２３】
上記構成により、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００２４】
【発明の実施の形態】
モータ制御回路等において使用される、ＩＧＢＴを搭載した本発明に係るパワーモジュールのゲート駆動回路は、ＩＧＢＴのゲートにバイアスを与えるゲート配線の一部に、主電流回路配線の周りに主電流回路配線とは電気的に絶縁された状態で巻回されたコイル部を組み込み接続し、上記コイル部の一端をＩＧＢＴのゲート端子に接続し、他端をゲート配線のゲート駆動電流抑制抵抗を介してゲートバイアス電源に接続しいる。
【００２５】
このように、ＩＧＢＴのエミッタ端子側の主電流回路配線の周りに主電流回路配線と電気的に絶縁された状態で配置されたコイル部をゲート配線に組み込むことにより、パワーモジュールの負荷短絡時などの主電流の時間変化を、コイル部に発生する誘起電圧に変換することにより抑制し、ゲートバイアスをリアルタイムに変化させる構成である。これにより、パワーモジュールの負荷短絡時などの過電流を抑制し、モジュールの耐量を改善してパワーモジュール内のＩＧＢＴの熱的破壊を防止する。
【００２６】
また、ＩＧＢＴはコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点は、起電力誘導コイル部の巻回位置よりも外部負荷側に位置している。
【００２７】
このように構成することにより、フライホイールダイオード（ＦＷＤ）のカソードと主電流回路配線上の接続点は、起電力誘導コイル部の巻回位置よりも外部負荷側、即ち、エミッタ端子と反対側に位置しているので、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起される。よって、ダイオード（ＦＷＤ）の電流には影響されないので、さらに安定した誘導起電力が得られる。
【００２８】
また、ゲートバイアスの基準となるエミッタ端子側のリード配線は、主電流回路配線上の接合点（以後、「エミッタ補助端子」とも呼ぶ）とゲートバイアス電源端子間を接続するゲートバイアス基準配線であり、これと主電流回路配線上の接合点は、主電流回路配線上において、コイルの巻回位置とＩＧＢＴのエミッタ端子との間に位置している。このように構成することにより、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる。
【００２９】
以下、図１乃至図４を用いて本発明の実施の形態について説明する。ただし、本発明の実施の形態ではパワースイッチング素子としてＩＧＢＴを用いた場合を例示して説明しているが、本発明はこれに限定されるものではなく、他のＭＯＳトランジスタ等の素子を用いた場合にも適用可能である。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００３０】
（実施の形態１）
図１は本発明の実施の形態１に係るゲート駆動回路１の回路図、図２は本実施の形態１のゲート駆動回路を用いたときと、図６に示す従来構成を用いた場合との時間変化に関する動作特性を比較した波形図を示す。
【００３１】
図１に示すゲート駆動回路１において、１０はＩＧＢＴ、１１はＩＧＢＴ１０のエミッタ端子（主端子）、１２はゲート端子、１３はコレクタ端子、１４はゲートバイアスの基準となるエミッタ端子側の接続点であるエミッタ補助端子２１とゲートバイアス電源１５間を接続するリード配線、１５ａ及び１５ｂはゲートバイアス電源端子、１６はゲート電流抑制抵抗ＲＧを有するゲート配線、１７はエミッタ端子１１側と外部負荷（不図示）間に接続され主電流が流れる主電流回路配線、１８はゲート配線１６に組み込まれたコイル部、１９はコレクタ端子１３と主電流回路配線１７上の接続点２０間に接続されたフライホイールダイオード（ＦＷＤ）であり、この主電流回路配線１７上の接続点２０は、コイル部１８の巻回位置よりも外部側（エミッタ端子１１より遠い側）に位置している。
【００３２】
図１に示すように、本実施の形態１に係るゲート駆動回路１において、ＩＧＢＴ１０のゲート端子１２にゲートバイアス電源１５からバイアス電圧を与えるゲート配線１６の所定箇所にコイル部１８を組み込み、コイル部１８はエミッタ端子１１側の主電流回路配線１７の所定部の周りに巻回され、主電流回路配線と電気的に絶縁した状態で相互誘導するように配置している。コイル部１８の一端をＩＧＢＴのゲート端子１２に接続し、コイル部の他端をゲート駆動電流抑制用抵抗ＲＧを介してゲートバイアス電源１５の電源端子１５ａに接続している。このように主電流の流れる主電流回路配線１７がコイル部１８の各ターン中心部を貫通するように絶縁配置し、コイル部１８に発生する誘導起電力の大きさは外部負荷抵抗に瞬間的に流れる電流の大きさに比例するように構成している。
【００３３】
ここで、ゲートバイアスの基準となるエミッタ端子側のリード配線１４は、ゲートバイアス電源１５の電源端子１５ｂと主電流回路配線１７上の接合点であるエミッタ補助端子２１間を接続する配線であり、上記接合点（エミッタ補助端子）２１は、本実施の形態では、主電流回路配線１７上において、コイル部１８の巻回位置よりもＩＧＢＴのエミッタ端子１１側に近い箇所に位置している。これにより、ゲートの基準バイアスがより安定し、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００３４】
また、フライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部１８の巻回位置よりも外部側、即ち、エミッタ端子１１と反対側に位置しているので、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されない。
【００３５】
上記構成において、ＩＧＢＴ１０のゲートバイアスを与えるゲート配線１６中に付加したコイル部１８としては、例えば、各ターンの直径は１μｍ程度で巻数が４ターンで、ビニール等の絶縁材料で被覆したコイルが使用可能である。このようにコイル部１８をゲート配線１６中に組み込むことにより、主電流回路配線１７に流れる主電流に基いてコイルに発生する誘導起電力を利用して、ゲートバイアスをリアルタイムに変化させている。
【００３６】
次に、コイル部１８に発生する誘導起電力の作用について図２を用いて説明する。図２の動作特性を比較する波形図では、主電流、ゲート電圧、及び（主電流×電源電圧）の時間積（＝発熱量）の波形変化を示し、実線は従来構成の場合、点線は本発明の構成における各波形を示す。ここで、コイルに発生する誘導起電力をＶＬ、エミッタ電流（主電流）をｉ、インダクタンスをＬとすると、ＶＬ＝Ｌ・ｄｉ／ｄｔとして表される。また、ゲートバイアス電源１５の電源電圧ＶＣＥは、制御信号としてゲート端子１２とエミッタ補助端子２１間に外部から印可したステップ状のドライブ電圧である。ゲートバイアスＶＧＥはゲートバイアス電源１５からゲート配線１６を介してＩＧＢＴのゲート端子１２に印可される電圧である。
【００３７】
ＩＧＢＴ１０がスイッチング動作する場合、コレクタ端子１３とエミッタ端子１１の主端子に流れる主電流が変化するとき、ゲートバイアスを与えるゲート配線１６中のコイル１８に誘導起電力が誘起し、この誘導起電力が、ゲート端子１２に入力されるゲート制御信号（ゲートバイアスＶＧＥ）の急峻な立ち上がり及び立ち下り勾配を低減するように作用する。
【００３８】
ターンオン時にゲート端子１２とエミッタ補助端子２１間に急峻に立ち上がるステップ状のドライブ電源電圧ＶＣＥを印可してコレクタ・エミッタ電流（主電流）ｉが流れ始めると、コイル１８に誘導起電力ＶＬが誘起してドライブ電源電圧ＶＣＥに対して逆向きに作用する。これにより、ゲート端子１２に印可されるゲートバイアス電圧ＶＧＥは立ち上がり勾配が穏やかになり、これに比例してコレクタ・エミッタ電流（主電流）ｉの時間変化ｄｉ／ｄｔが抑制される。なお、ターンオフ時はこれと逆の作用によりコレクタ・エミッタ電流（主電流）ｉの急峻な立ち下がりを緩和する。
【００３９】
このようなゲート駆動回路を用いてＩＧＢＴ１０を負荷短絡状態でオン動作させた場合は、ゲート配線にコイル部を設けていない従来例（図５に示す）の場合に比べ、図２の特性比較から明らかなように、主電流Ｉｃの増加期間（ｔ１〜ｔ２の間）にゲートバイアスＶＧＥが小さくなり、主電流の時間変化が抑制されている。これによりＩＧＢＴのオン動作後約３μ秒までの（主電流×電源電圧）の時間積 ∫（Ｉｃ×ＶＣＥ）、即ち、発熱量が１０％程度抑制される。このように、本実施の形態によれば、パワースイッチング素子内での過大なサージ電圧を抑制して素子の破壊、誤動作を防止する効果を奏する。
【００４０】
更に、コイルの巻数に応じてコイルのインダクタンスを調整することによりゲートバイアスの増減が調整でき、それに伴い主電流の時間変化を調整することができる。また、通常のインダクタンス負荷スイッチング方式では主電流の時間変化が少なく、ゲートバイアスの減少がないため、コイルの影響によるスイッチング速度の遅れやオン動作時のロス（ターンオンロス）の増加は見られない。
【００４１】
このように、本実施の形態１によれば、負荷短絡時など主電流の時間変化が大きな場合、主電流と電源電圧との積の時間積分として算出される発熱量がＩＧＢＴの熱耐量の限界を超えて破壊に至るといった従来の問題を解消し、耐圧ショートの発生等を効果的に抑制することが可能となる。
【００４２】
（実施の形態２）
図３は本発明の実施の形態２に係るゲート駆動回路の構成を模式的に示す平面図である。図３に示すように、ＩＧＢＴチップ３０上にゲートバイアス電源に接続用のゲートパッド３１と、ゲート配線３２と、ＩＧＢＴのエミッタ端子（１１）側の回路配線接続用のエミッタパッド３３とを備え、エミッタパッド３３は複数個に分割して並列配置されている。ゲート配線３２はゲートパッド３１からＩＧＢＴチップ内に配置された各セルのゲート端子１２（図１参照）とを接続するとともに、ゲート配線３２の一部が、エミッタパッド３３の周りに電気的絶縁状態で巻回したコイル部３４を有して起電力誘導部を構成している。即ち、この起電力誘導コイル部３４の一端がＩＧＢＴのゲート端子（１２）に接続され、他端がゲートパッド３１に接続されている。
【００４３】
また、起電力誘導コイル部３４は、ＩＧＢＴのエミッタ電流（主電流）が流れたときにＩＧＢＴの主電流のみに基いて誘導起電力を誘起するように構成している。即ち、前述の実施の形態１で図１を参照して説明したように、ＩＧＢＴのフライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部３４の巻回位置よりも外部側（エミッタ端子１１と反対側）に位置するように構成することで、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されることがない。
【００４４】
好ましい実施の形態では、ＩＧＢＴチップ３０上のゲート駆動回路において、チップ上に薄膜状のコイル部３４を設け、ＩＧＢＴのゲート端子にバイアス電圧を与えるゲート配線３２の一部にこのコイル部３４を組み込み配置して起電力誘導部を構成する。このコイル部３４を、エミッタ電極側に接続されたエミッタ電流経路である主電流回路配線（１７）の周りに主電流回路配線とは電気的に絶縁された状態で巻回配置し、コイル部３４の一端をＩＧＢＴのゲート端子１２に接続し、他端をゲートパッド３１に接続した構成としてもよい。
【００４５】
図３に示す構成のＩＧＢＴチップを用いて負荷短絡状態でオン動作させると、前述の実施の形態１で図２を用いて説明したように、従来に比べ主電流の増加期間にゲートバイアスが小さくなり、各ＩＧＢＴチップごとに主電流の時間変化を抑制することができる。よって、並列チップ搭載のモジュールの場合の短絡耐量が向上する。また、通常のインダクタンス負荷のスイッチングでは主電流の時間変化が少なく、ゲートバイアスの減少がないため、コイルの影響によるスイッチング速度の遅れやオン動作時のロス（ターンオンロス）の増加は見られない。
【００４６】
（実施の形態３）
図４は本発明の実施の形態３に係るゲート駆動回路の構成を模式的に示す平面図である。本実施の形態３の基本構成は、前述の実施の形態２と同様であり、相違点は、本実施の形態３では、図４に示すように、ＩＧＢＴチップ４０上にゲートパッド４１と、ゲートパッド４１からＩＧＢＴチップ内に配置された各セルのゲート端子とを接続するゲート配線４２を設け、ゲート配線４２は複数個に分割、並列配置されたエミッタパッド４３の周りに絶縁配置されるとともに、ゲート配線４２の一部は分離配置された１つのエミッタパッド部４３’の周りにコイル状に絶縁配置したことである。
【００４７】
具体的には、ゲート配線４２の一部が、ＩＧＢＴのエミッタ端子（１１）側接続用のエミッタパッド４３の１つのパッド４３’の周りに電気的絶縁状態で配置された起電力誘導コイル部４４を有し、起電力誘導コイル部４４の一端がＩＧＢＴのゲート端子（１２）に接続され、他端がゲートパッド４１に接続されている。
【００４８】
また、前述の実施の形態１で図１を参照して説明したように、ＩＧＢＴのフライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部３４の巻回位置よりも外部側（エミッタ端子１１と反対側）に位置するように構成することで、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されることがない。
【００４９】
このように、本実施の形態では、ＩＧＢＴチップ４０内のゲート駆動回路において、起電力誘導コイル部４４はエミッタパッドの一部４３’の周りに電気的絶縁状態で巻回配置したコイルである。
【００５０】
好ましい実施の形態では、ＩＧＢＴチップ４０内のゲート駆動回路において、ゲート配線４２の一部に薄膜状のコイル部４４を組み込み配置し、このコイル部４４を、エミッタ電極側に接続された主電流回路配線１７の一部の周りに主電流回路配線とは電気的に絶縁された状態で巻回配置し、上記コイル部４４の一端をＩＧＢＴのゲート端子１２に接続し、他端をゲートパッド４１に接続した構成としてもよい。
【００５１】
上記構成により、主電流の時間変化を任意に選定できるため、コイルの組込みの自由度が増える。また、このようなＩＧＢＴチップを用いて負荷短絡状態でオン動作させると、図２に示すように、従来に比べ主電流の増加期間にゲートバイアスが小さくなり、主電流の時間変化が抑制される。また、通常のインダクタンス負荷のスイッチングでは主電流の時間変化が少なく、ゲートバイアスの減少がないため、コイルの影響によるスイッチング速度の遅れやオン動作時のロス（ターンオンロス）の増加は見られない。
【００５２】
（実施の形態４）
前述の実施の形態２及び実施の形態３において、ゲートバイアスの基準となるエミッタ端子側のリード配線１４（図１参照）は、ゲートバイアス電源１５の電源端子１５ｂと主電流回路配線１７上の接合点であるエミッタ補助端子２１との間に接続され、上記接合点２１は、本実施の形態では、主電流回路配線１７上において、コイル１８の巻回位置よりもＩＧＢＴのエミッタ端子側に近い箇所に位置した構成とする。これにより、ゲートの基準バイアスがより安定することができ、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００５３】
また、前述の実施の形態１で図１を参照して説明したように、ＩＧＢＴのフライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部３４の巻回位置よりも外部側（エミッタ端子１１と反対側）に位置するように構成することで、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されることがない。
【００５４】
なお、本発明の実施例１〜４ではＣＳＴＢＴを代表例として説明しているが、本発明はこれに限定されるものではなく、トレンチゲートを有するＴＩＧＢＴやＭＯＳＦＥＴ等にもマスキングの設計を変更するだけで容易に適用できるものである。
【００５５】
【発明の効果】
以上説明したように、本発明の第１の態様によれば、主電流の時間変化に応じたコイルの起電力を使ってゲートを制御するため、負荷短絡時などにリアルタイムに主電流の時間変化を抑制することができる。このため短絡時のＩＧＢＴの自己発熱を抑制でき、短絡耐量が向上する。また、主電流回路をコイル中に通すことにより、コイルに発生される起電力は、主回路とコイルとの距離に影響されず、コイルの巻数、直径により決定されるため、安定した起電力が得られる。
【００５６】
上記第１の態様において、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点が、前記起電力誘導コイル部の巻回位置よりも外部負荷側に位置している構成では、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）の電流には影響されないので、さらに安定した起電力が得られる。
【００５７】
また、上記第１の態様において、ゲートバイアス基準配線と主電流回路配線上の接合点が、起電力誘導コイル部の巻回位置よりもエミッタ端子側に近い箇所に位置している構成では、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００５８】
本発明の第２の態様によれば、ゲート配線の一部が、エミッタパッドの周りに電気的絶縁状態で配置構成された起電力誘導部を有し、起電力誘導部の一端がゲート端子に接続され、他端がゲートパッドに接続され、起電力誘導部はＩＧＢＴの主電流のみに基いて誘導起電力を誘起する構成により、各ＩＧＢＴチップ毎に主電流の時間変化を抑制することができるので、並列チップ搭載のモジュールの場合の短絡耐量が向上する。
【００５９】
上記第２の態様において、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点が、エミッタパッド位置よりも外部負荷側に位置している構成では、起電力誘導部に発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）の電流には影響されないので、安定した起電力が得られる。
【００６０】
また、上記第２の態様において、起電力誘導部がエミッタパッドの一部の周りに電気的絶縁状態で巻回配置したコイル部を有する構成では、主電流の時間変化を任意に選ぶことができるので、回路設計・製作においてコイル部のゲート配線内への組み込みの自由度が増える。
【００６１】
また、上記第２の態様において、ゲートバイアス基準配線と主電流回路配線上の接合点が、起電力誘導部を構成するゲート配線の巻回位置に相当するエミッタパッド位置よりもエミッタ端子側に近い箇所に位置している構成では、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るゲート駆動回路の回路図。
【図２】本発明の実施の形態１のゲート駆動回路を用いたときと従来構成を用いた場合との時間変化に関する動作特性を比較した波形図。
【図３】本発明の実施の形態２に係るパワーモジュールのゲート駆動回路構成を模式的に示す平面図。
【図４】本発明の実施の形態３に係るパワーモジュールのゲート駆動回路構成を模式的に示す平面図。
【図５】従来のパワーモジュールのゲート駆動回路の回路図。
【符号の説明】
１ ゲート駆動回路、 １０ ＩＧＢＴ、 １１，５１ エミッタ端子、 １２，５２ ゲート端子、 １３，５３ コレクタ端子、 １４，５４ ゲートバイアス基準配線、 １５，５５ ゲートバイアス電源、 １５ａ，１５ｂ ゲートバイアス電源端子、 １６，３２，４２，５６ ゲート配線、 １７ 主電流回路配線、 １８，３４，４４ コイル部、 １９，５７ フライホイールダイオード、 ２０，２１ 主電流回路配線上の接続点、 ３０，４０ ＩＧＢＴチップ、 ３１，４１ ゲートパッド、 ３３，４３，４３’ エミッタパッド。
【発明の属する技術分野】
本発明はパワーモジュールのゲート駆動回路に関し、特に、絶縁ゲート形バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以後「ＩＧＢＴ」と略記する）等のパワースイッチング素子を用いたパワーモジュールにおいて、主電流の時間変化に応じてゲートバイアスをリアルタイムに変化させ、負荷短絡時の過電流を抑制し、パワーモジュールの耐量を改善したゲート駆動回路に関するものである。
【０００２】
【従来の技術】
一般に、モータを駆動するモータ制御回路等のパワーエレクトロニクスでは、スイッチング素子として、定格電圧が３００Ｖ以上の領域では、その特性からＩＧＢＴ等の電力用半導体素子が主に用いられている。また、ＩＧＢＴやダイオード等の電力半導体素子は一つのパッケージ内に搭載され、パワーモジュールとして電力変換装置等に使用される場合が多い。
【０００３】
一般にパワースイッチング素子は高電圧・高電流を高いスイッチング周波数で通電制御するので、スイッチングタイム、スイッチング損失が小さいことが望ましい。しかし、スイッチング素子の高速化を進めると、ターンオン・ターンオフ応答速度の速いスイッチング素子では、ターンオン・ターンオフ時の電流の時間変化ｄｉ／ｄｔが増大し、これにより発生するサージ電圧により素子破壊や誤動作の原因となることがある。
【０００４】
即ち、スイッチング素子であるＩＧＢＴがオン・オフ動作をする場合、オフ側の素子に並列接続したフライホイールダイオード（ＦＷＤ）の逆回復時に非常に高い電圧の時間変化ｄｖ／ｄｔが生成される。このｄｖ／ｄｔの電圧時間変化でコレクタ・ゲート間の接合容量を充電するように流れる電流が、ゲート・エミッタ間の電圧をゲート閾値以上に高めて誤動作させ、素子の直列短絡を引起す場合があった。
【０００５】
また、スイッチング素子を各種装置に組み込んで使用する場合は、素子のターンオン速度等の動作特性を適用装置の動作条件に適合させる必要があった。
【０００６】
図５は従来のパワーモジュールのゲート駆動回路の回路構成例を示す。同図に示すゲート駆動回路において、５０はＩＧＢＴ、５１はＩＧＢＴの主端子の１つであるエミッタ端子、５２は制御信号が入力されるゲート端子、５３はＩＧＢＴの主端子の１つであるコレクタ端子、５４はゲートバイアスの基準となるエミッタ端子側とゲートバイアス電源５５間に接続されたリード配線、５６はゲート電流抑制抵抗ＲＧを有するゲート配線、５７はコレクタ・エミッタ間に並列接続されたフライホイールダイオード（ＦＷＤ）である。
【０００７】
従来のパワーモジュールでは、図５に示すように、ＩＧＢＴ５０のエミッタ端子５１側の電位を基準とし、この基準電位に対し、ゲートバイアス電源５５からゲート配線５６のゲート電流抑制抵抗ＲＧを介してゲート端子５２にバイアスを与え、ＩＧＢＴ５０のゲート酸化膜（不図示）に電荷を充填、電荷の放出を行うことにより、ＩＧＢＴのオン・オフ制御を行っている。
【０００８】
【発明が解決しようとする課題】
このように従来は、エミッタ端子５１側に流れる主電流の時間変化ｄｉ／ｄｔは、主に、ゲート電流抑制抵抗ＲＧの抵抗値の大きさによって決定していた。しかし、このような構成では、オン電圧が低くできる反面、ゲート容量および短絡電流が増大するという問題がある。即ち、パワーモジュールの負荷短絡時など主電流の時間変化が大きい場合でも通常時と同一のゲート制御を行うので、ＩＧＢＴは活性領域において自己のもつ伝達特性に応じて主電流をエミッタ端子側に流すこととなる。このため、主電流（ＩＣ）と電源電圧（ＶＣＥ）との積の時間積分として算出される発熱量がＩＧＢＴの熱耐量の限界を超えた場合、パワーモジュールのＩＧＢＴ自体が熱的破壊に至るといった課題があった。
【０００９】
本発明は、上記課題を解決するためになされたもので、ゲート容量や短絡電流を制御でき、ＩＧＢＴを用いたパワーモジュールの負荷短絡時などの過電流を抑制し、パワーモジュール内のＩＧＢＴの熱的破壊を防止したゲート駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様によるゲート駆動回路は、ゲートバイアス電源からゲート配線を介してパワースイッチング素子のゲート端子にバイアス電圧を供給してゲート駆動制御を行い、パワースイッチング素子のエミッタ端子と外部負荷とを接続する主電流回路配線と、ゲート配線の一部が、主電流回路配線の周りに電気的に絶縁された状態で巻回されて形成された起電力誘導コイル部とを有する。この起電力誘導コイル部の一端がゲート端子に接続され、他端がゲート駆動電流抑制抵抗を介してゲートバイアス電源に接続され、起電力誘導コイル部はパワースイッチング素子の主電流のみに基いて誘導起電力を誘起することを特徴とする。
【００１１】
本発明の第１の態様によれば、主電流の時間変化に応じたコイルの起電力を使ってゲートを制御するため、負荷短絡時などにリアルタイムに主電流の時間変化を抑制することができる。このため短絡時のＩＧＢＴの自己発熱を抑制でき、短絡耐量が向上する。また、主電流回路をコイル中に通すことにより、コイルに発生される起電力は、主回路とコイルとの距離に影響されず、コイルの巻数、直径により決定されるため、安定した起電力が得られる。
【００１２】
上記第１の態様において、好ましくは、パワースイッチング素子はコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点は、起電力誘導コイル部の巻回位置よりも外部負荷側に位置した構成としてもよい。
【００１３】
このように構成することにより、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオードの電流には影響されないので、さらに安定した起電力が得られる。
【００１４】
上記第１の態様において、好ましくは、ゲートバイアス電源とエミッタ端子側の主電流回路配線間に接続されて、ゲートバイアスの基準となるゲートバイアス基準配線を有し、このゲートバイアス基準配線と主電流回路配線上の接合点は、起電力誘導コイル部の巻回位置よりもエミッタ端子側に近い箇所に位置している構成としてもよい。
【００１５】
これにより、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００１６】
本発明の第２の態様によるゲート駆動回路は、パワースイッチング素子のチップ上に搭載されたパワーモジュールのゲート駆動回路であって、ゲートバイアス電源からパワースイッチング素子のゲート端子にバイアス電圧を供給するためのゲート配線を接続したゲートパッドと、パワースイッチング素子のエミッタ端子と外部負荷とを接続する主電流回路配線を接続したエミッタパッドと、ゲート配線の一部がエミッタパッドの周りに電気的に絶縁された状態で配置された構成の起電力誘導部とを有する。この起電力誘導部の一端がゲート端子に接続され、他端がゲートパッドに接続され、起電力誘導部はパワースイッチング素子の主電流のみに基いて誘導起電力を誘起することを特徴とする。
【００１７】
上記構成により、各ＩＧＢＴチップ毎に主電流の時間変化を抑制することができるので、並列チップ搭載のモジュールの場合の短絡耐量が向上する効果を奏する。
【００１８】
上記第２の態様において、好ましくは、パワースイッチング素子はコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点は、エミッタパッド位置よりも外部負荷側に位置した構成としてもよい。
【００１９】
このように構成することにより、フライホイールダイオードのカソードと主電流回路配線上の接続点は、起電力誘導部となるゲート配線の巻回位置に相当するエミッタパッド位置よりも外部負荷側に位置しているので、起電力誘導部に発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオードの電流には影響されず、さらに安定した起電力が得られる。
【００２０】
上記第２の態様において、好ましくは、起電力誘導部はエミッタパッドの一部の周りに電気的絶縁状態で巻回配置したコイル部を有する構成としてもよい。
【００２１】
これにより、主電流の時間変化を任意に選ぶことができるので、回路設計・製作においてコイル部のゲート配線内への組み込みの自由度が増えるといった効果を奏する。
【００２２】
また、上記第２の態様において、好ましくは、ゲートバイアス電源とエミッタ端子側の主電流回路配線間に接続されて、ゲートバイアスの基準となるゲートバイアス基準配線を有し、ゲートバイアス基準配線と主電流回路配線上の接合点は、起電力誘導部となるゲート配線の巻回位置に相当するエミッタパッド位置よりもエミッタ端子側に近い箇所に位置している構成としてもよい。
【００２３】
上記構成により、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００２４】
【発明の実施の形態】
モータ制御回路等において使用される、ＩＧＢＴを搭載した本発明に係るパワーモジュールのゲート駆動回路は、ＩＧＢＴのゲートにバイアスを与えるゲート配線の一部に、主電流回路配線の周りに主電流回路配線とは電気的に絶縁された状態で巻回されたコイル部を組み込み接続し、上記コイル部の一端をＩＧＢＴのゲート端子に接続し、他端をゲート配線のゲート駆動電流抑制抵抗を介してゲートバイアス電源に接続しいる。
【００２５】
このように、ＩＧＢＴのエミッタ端子側の主電流回路配線の周りに主電流回路配線と電気的に絶縁された状態で配置されたコイル部をゲート配線に組み込むことにより、パワーモジュールの負荷短絡時などの主電流の時間変化を、コイル部に発生する誘起電圧に変換することにより抑制し、ゲートバイアスをリアルタイムに変化させる構成である。これにより、パワーモジュールの負荷短絡時などの過電流を抑制し、モジュールの耐量を改善してパワーモジュール内のＩＧＢＴの熱的破壊を防止する。
【００２６】
また、ＩＧＢＴはコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点は、起電力誘導コイル部の巻回位置よりも外部負荷側に位置している。
【００２７】
このように構成することにより、フライホイールダイオード（ＦＷＤ）のカソードと主電流回路配線上の接続点は、起電力誘導コイル部の巻回位置よりも外部負荷側、即ち、エミッタ端子と反対側に位置しているので、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起される。よって、ダイオード（ＦＷＤ）の電流には影響されないので、さらに安定した誘導起電力が得られる。
【００２８】
また、ゲートバイアスの基準となるエミッタ端子側のリード配線は、主電流回路配線上の接合点（以後、「エミッタ補助端子」とも呼ぶ）とゲートバイアス電源端子間を接続するゲートバイアス基準配線であり、これと主電流回路配線上の接合点は、主電流回路配線上において、コイルの巻回位置とＩＧＢＴのエミッタ端子との間に位置している。このように構成することにより、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる。
【００２９】
以下、図１乃至図４を用いて本発明の実施の形態について説明する。ただし、本発明の実施の形態ではパワースイッチング素子としてＩＧＢＴを用いた場合を例示して説明しているが、本発明はこれに限定されるものではなく、他のＭＯＳトランジスタ等の素子を用いた場合にも適用可能である。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００３０】
（実施の形態１）
図１は本発明の実施の形態１に係るゲート駆動回路１の回路図、図２は本実施の形態１のゲート駆動回路を用いたときと、図６に示す従来構成を用いた場合との時間変化に関する動作特性を比較した波形図を示す。
【００３１】
図１に示すゲート駆動回路１において、１０はＩＧＢＴ、１１はＩＧＢＴ１０のエミッタ端子（主端子）、１２はゲート端子、１３はコレクタ端子、１４はゲートバイアスの基準となるエミッタ端子側の接続点であるエミッタ補助端子２１とゲートバイアス電源１５間を接続するリード配線、１５ａ及び１５ｂはゲートバイアス電源端子、１６はゲート電流抑制抵抗ＲＧを有するゲート配線、１７はエミッタ端子１１側と外部負荷（不図示）間に接続され主電流が流れる主電流回路配線、１８はゲート配線１６に組み込まれたコイル部、１９はコレクタ端子１３と主電流回路配線１７上の接続点２０間に接続されたフライホイールダイオード（ＦＷＤ）であり、この主電流回路配線１７上の接続点２０は、コイル部１８の巻回位置よりも外部側（エミッタ端子１１より遠い側）に位置している。
【００３２】
図１に示すように、本実施の形態１に係るゲート駆動回路１において、ＩＧＢＴ１０のゲート端子１２にゲートバイアス電源１５からバイアス電圧を与えるゲート配線１６の所定箇所にコイル部１８を組み込み、コイル部１８はエミッタ端子１１側の主電流回路配線１７の所定部の周りに巻回され、主電流回路配線と電気的に絶縁した状態で相互誘導するように配置している。コイル部１８の一端をＩＧＢＴのゲート端子１２に接続し、コイル部の他端をゲート駆動電流抑制用抵抗ＲＧを介してゲートバイアス電源１５の電源端子１５ａに接続している。このように主電流の流れる主電流回路配線１７がコイル部１８の各ターン中心部を貫通するように絶縁配置し、コイル部１８に発生する誘導起電力の大きさは外部負荷抵抗に瞬間的に流れる電流の大きさに比例するように構成している。
【００３３】
ここで、ゲートバイアスの基準となるエミッタ端子側のリード配線１４は、ゲートバイアス電源１５の電源端子１５ｂと主電流回路配線１７上の接合点であるエミッタ補助端子２１間を接続する配線であり、上記接合点（エミッタ補助端子）２１は、本実施の形態では、主電流回路配線１７上において、コイル部１８の巻回位置よりもＩＧＢＴのエミッタ端子１１側に近い箇所に位置している。これにより、ゲートの基準バイアスがより安定し、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００３４】
また、フライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部１８の巻回位置よりも外部側、即ち、エミッタ端子１１と反対側に位置しているので、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されない。
【００３５】
上記構成において、ＩＧＢＴ１０のゲートバイアスを与えるゲート配線１６中に付加したコイル部１８としては、例えば、各ターンの直径は１μｍ程度で巻数が４ターンで、ビニール等の絶縁材料で被覆したコイルが使用可能である。このようにコイル部１８をゲート配線１６中に組み込むことにより、主電流回路配線１７に流れる主電流に基いてコイルに発生する誘導起電力を利用して、ゲートバイアスをリアルタイムに変化させている。
【００３６】
次に、コイル部１８に発生する誘導起電力の作用について図２を用いて説明する。図２の動作特性を比較する波形図では、主電流、ゲート電圧、及び（主電流×電源電圧）の時間積（＝発熱量）の波形変化を示し、実線は従来構成の場合、点線は本発明の構成における各波形を示す。ここで、コイルに発生する誘導起電力をＶＬ、エミッタ電流（主電流）をｉ、インダクタンスをＬとすると、ＶＬ＝Ｌ・ｄｉ／ｄｔとして表される。また、ゲートバイアス電源１５の電源電圧ＶＣＥは、制御信号としてゲート端子１２とエミッタ補助端子２１間に外部から印可したステップ状のドライブ電圧である。ゲートバイアスＶＧＥはゲートバイアス電源１５からゲート配線１６を介してＩＧＢＴのゲート端子１２に印可される電圧である。
【００３７】
ＩＧＢＴ１０がスイッチング動作する場合、コレクタ端子１３とエミッタ端子１１の主端子に流れる主電流が変化するとき、ゲートバイアスを与えるゲート配線１６中のコイル１８に誘導起電力が誘起し、この誘導起電力が、ゲート端子１２に入力されるゲート制御信号（ゲートバイアスＶＧＥ）の急峻な立ち上がり及び立ち下り勾配を低減するように作用する。
【００３８】
ターンオン時にゲート端子１２とエミッタ補助端子２１間に急峻に立ち上がるステップ状のドライブ電源電圧ＶＣＥを印可してコレクタ・エミッタ電流（主電流）ｉが流れ始めると、コイル１８に誘導起電力ＶＬが誘起してドライブ電源電圧ＶＣＥに対して逆向きに作用する。これにより、ゲート端子１２に印可されるゲートバイアス電圧ＶＧＥは立ち上がり勾配が穏やかになり、これに比例してコレクタ・エミッタ電流（主電流）ｉの時間変化ｄｉ／ｄｔが抑制される。なお、ターンオフ時はこれと逆の作用によりコレクタ・エミッタ電流（主電流）ｉの急峻な立ち下がりを緩和する。
【００３９】
このようなゲート駆動回路を用いてＩＧＢＴ１０を負荷短絡状態でオン動作させた場合は、ゲート配線にコイル部を設けていない従来例（図５に示す）の場合に比べ、図２の特性比較から明らかなように、主電流Ｉｃの増加期間（ｔ１〜ｔ２の間）にゲートバイアスＶＧＥが小さくなり、主電流の時間変化が抑制されている。これによりＩＧＢＴのオン動作後約３μ秒までの（主電流×電源電圧）の時間積 ∫（Ｉｃ×ＶＣＥ）、即ち、発熱量が１０％程度抑制される。このように、本実施の形態によれば、パワースイッチング素子内での過大なサージ電圧を抑制して素子の破壊、誤動作を防止する効果を奏する。
【００４０】
更に、コイルの巻数に応じてコイルのインダクタンスを調整することによりゲートバイアスの増減が調整でき、それに伴い主電流の時間変化を調整することができる。また、通常のインダクタンス負荷スイッチング方式では主電流の時間変化が少なく、ゲートバイアスの減少がないため、コイルの影響によるスイッチング速度の遅れやオン動作時のロス（ターンオンロス）の増加は見られない。
【００４１】
このように、本実施の形態１によれば、負荷短絡時など主電流の時間変化が大きな場合、主電流と電源電圧との積の時間積分として算出される発熱量がＩＧＢＴの熱耐量の限界を超えて破壊に至るといった従来の問題を解消し、耐圧ショートの発生等を効果的に抑制することが可能となる。
【００４２】
（実施の形態２）
図３は本発明の実施の形態２に係るゲート駆動回路の構成を模式的に示す平面図である。図３に示すように、ＩＧＢＴチップ３０上にゲートバイアス電源に接続用のゲートパッド３１と、ゲート配線３２と、ＩＧＢＴのエミッタ端子（１１）側の回路配線接続用のエミッタパッド３３とを備え、エミッタパッド３３は複数個に分割して並列配置されている。ゲート配線３２はゲートパッド３１からＩＧＢＴチップ内に配置された各セルのゲート端子１２（図１参照）とを接続するとともに、ゲート配線３２の一部が、エミッタパッド３３の周りに電気的絶縁状態で巻回したコイル部３４を有して起電力誘導部を構成している。即ち、この起電力誘導コイル部３４の一端がＩＧＢＴのゲート端子（１２）に接続され、他端がゲートパッド３１に接続されている。
【００４３】
また、起電力誘導コイル部３４は、ＩＧＢＴのエミッタ電流（主電流）が流れたときにＩＧＢＴの主電流のみに基いて誘導起電力を誘起するように構成している。即ち、前述の実施の形態１で図１を参照して説明したように、ＩＧＢＴのフライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部３４の巻回位置よりも外部側（エミッタ端子１１と反対側）に位置するように構成することで、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されることがない。
【００４４】
好ましい実施の形態では、ＩＧＢＴチップ３０上のゲート駆動回路において、チップ上に薄膜状のコイル部３４を設け、ＩＧＢＴのゲート端子にバイアス電圧を与えるゲート配線３２の一部にこのコイル部３４を組み込み配置して起電力誘導部を構成する。このコイル部３４を、エミッタ電極側に接続されたエミッタ電流経路である主電流回路配線（１７）の周りに主電流回路配線とは電気的に絶縁された状態で巻回配置し、コイル部３４の一端をＩＧＢＴのゲート端子１２に接続し、他端をゲートパッド３１に接続した構成としてもよい。
【００４５】
図３に示す構成のＩＧＢＴチップを用いて負荷短絡状態でオン動作させると、前述の実施の形態１で図２を用いて説明したように、従来に比べ主電流の増加期間にゲートバイアスが小さくなり、各ＩＧＢＴチップごとに主電流の時間変化を抑制することができる。よって、並列チップ搭載のモジュールの場合の短絡耐量が向上する。また、通常のインダクタンス負荷のスイッチングでは主電流の時間変化が少なく、ゲートバイアスの減少がないため、コイルの影響によるスイッチング速度の遅れやオン動作時のロス（ターンオンロス）の増加は見られない。
【００４６】
（実施の形態３）
図４は本発明の実施の形態３に係るゲート駆動回路の構成を模式的に示す平面図である。本実施の形態３の基本構成は、前述の実施の形態２と同様であり、相違点は、本実施の形態３では、図４に示すように、ＩＧＢＴチップ４０上にゲートパッド４１と、ゲートパッド４１からＩＧＢＴチップ内に配置された各セルのゲート端子とを接続するゲート配線４２を設け、ゲート配線４２は複数個に分割、並列配置されたエミッタパッド４３の周りに絶縁配置されるとともに、ゲート配線４２の一部は分離配置された１つのエミッタパッド部４３’の周りにコイル状に絶縁配置したことである。
【００４７】
具体的には、ゲート配線４２の一部が、ＩＧＢＴのエミッタ端子（１１）側接続用のエミッタパッド４３の１つのパッド４３’の周りに電気的絶縁状態で配置された起電力誘導コイル部４４を有し、起電力誘導コイル部４４の一端がＩＧＢＴのゲート端子（１２）に接続され、他端がゲートパッド４１に接続されている。
【００４８】
また、前述の実施の形態１で図１を参照して説明したように、ＩＧＢＴのフライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部３４の巻回位置よりも外部側（エミッタ端子１１と反対側）に位置するように構成することで、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されることがない。
【００４９】
このように、本実施の形態では、ＩＧＢＴチップ４０内のゲート駆動回路において、起電力誘導コイル部４４はエミッタパッドの一部４３’の周りに電気的絶縁状態で巻回配置したコイルである。
【００５０】
好ましい実施の形態では、ＩＧＢＴチップ４０内のゲート駆動回路において、ゲート配線４２の一部に薄膜状のコイル部４４を組み込み配置し、このコイル部４４を、エミッタ電極側に接続された主電流回路配線１７の一部の周りに主電流回路配線とは電気的に絶縁された状態で巻回配置し、上記コイル部４４の一端をＩＧＢＴのゲート端子１２に接続し、他端をゲートパッド４１に接続した構成としてもよい。
【００５１】
上記構成により、主電流の時間変化を任意に選定できるため、コイルの組込みの自由度が増える。また、このようなＩＧＢＴチップを用いて負荷短絡状態でオン動作させると、図２に示すように、従来に比べ主電流の増加期間にゲートバイアスが小さくなり、主電流の時間変化が抑制される。また、通常のインダクタンス負荷のスイッチングでは主電流の時間変化が少なく、ゲートバイアスの減少がないため、コイルの影響によるスイッチング速度の遅れやオン動作時のロス（ターンオンロス）の増加は見られない。
【００５２】
（実施の形態４）
前述の実施の形態２及び実施の形態３において、ゲートバイアスの基準となるエミッタ端子側のリード配線１４（図１参照）は、ゲートバイアス電源１５の電源端子１５ｂと主電流回路配線１７上の接合点であるエミッタ補助端子２１との間に接続され、上記接合点２１は、本実施の形態では、主電流回路配線１７上において、コイル１８の巻回位置よりもＩＧＢＴのエミッタ端子側に近い箇所に位置した構成とする。これにより、ゲートの基準バイアスがより安定することができ、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００５３】
また、前述の実施の形態１で図１を参照して説明したように、ＩＧＢＴのフライホイールダイオード（ＦＷＤ）１９と主電流回路配線１７上の接続点２０は、コイル部３４の巻回位置よりも外部側（エミッタ端子１１と反対側）に位置するように構成することで、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）１９の電流には影響されることがない。
【００５４】
なお、本発明の実施例１〜４ではＣＳＴＢＴを代表例として説明しているが、本発明はこれに限定されるものではなく、トレンチゲートを有するＴＩＧＢＴやＭＯＳＦＥＴ等にもマスキングの設計を変更するだけで容易に適用できるものである。
【００５５】
【発明の効果】
以上説明したように、本発明の第１の態様によれば、主電流の時間変化に応じたコイルの起電力を使ってゲートを制御するため、負荷短絡時などにリアルタイムに主電流の時間変化を抑制することができる。このため短絡時のＩＧＢＴの自己発熱を抑制でき、短絡耐量が向上する。また、主電流回路をコイル中に通すことにより、コイルに発生される起電力は、主回路とコイルとの距離に影響されず、コイルの巻数、直径により決定されるため、安定した起電力が得られる。
【００５６】
上記第１の態様において、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点が、前記起電力誘導コイル部の巻回位置よりも外部負荷側に位置している構成では、コイルに発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）の電流には影響されないので、さらに安定した起電力が得られる。
【００５７】
また、上記第１の態様において、ゲートバイアス基準配線と主電流回路配線上の接合点が、起電力誘導コイル部の巻回位置よりもエミッタ端子側に近い箇所に位置している構成では、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【００５８】
本発明の第２の態様によれば、ゲート配線の一部が、エミッタパッドの周りに電気的絶縁状態で配置構成された起電力誘導部を有し、起電力誘導部の一端がゲート端子に接続され、他端がゲートパッドに接続され、起電力誘導部はＩＧＢＴの主電流のみに基いて誘導起電力を誘起する構成により、各ＩＧＢＴチップ毎に主電流の時間変化を抑制することができるので、並列チップ搭載のモジュールの場合の短絡耐量が向上する。
【００５９】
上記第２の態様において、フライホイールダイオードのカソード端子側配線と主電流回路配線上の接続点が、エミッタパッド位置よりも外部負荷側に位置している構成では、起電力誘導部に発生する誘導起電力はＩＧＢＴの主電流のみに基いて誘起され、ダイオード（ＦＷＤ）の電流には影響されないので、安定した起電力が得られる。
【００６０】
また、上記第２の態様において、起電力誘導部がエミッタパッドの一部の周りに電気的絶縁状態で巻回配置したコイル部を有する構成では、主電流の時間変化を任意に選ぶことができるので、回路設計・製作においてコイル部のゲート配線内への組み込みの自由度が増える。
【００６１】
また、上記第２の態様において、ゲートバイアス基準配線と主電流回路配線上の接合点が、起電力誘導部を構成するゲート配線の巻回位置に相当するエミッタパッド位置よりもエミッタ端子側に近い箇所に位置している構成では、ゲートの基準バイアスがより安定するので、パワーモジュール内のＩＧＢＴの誤動作を確実に防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るゲート駆動回路の回路図。
【図２】本発明の実施の形態１のゲート駆動回路を用いたときと従来構成を用いた場合との時間変化に関する動作特性を比較した波形図。
【図３】本発明の実施の形態２に係るパワーモジュールのゲート駆動回路構成を模式的に示す平面図。
【図４】本発明の実施の形態３に係るパワーモジュールのゲート駆動回路構成を模式的に示す平面図。
【図５】従来のパワーモジュールのゲート駆動回路の回路図。
【符号の説明】
１ ゲート駆動回路、 １０ ＩＧＢＴ、 １１，５１ エミッタ端子、 １２，５２ ゲート端子、 １３，５３ コレクタ端子、 １４，５４ ゲートバイアス基準配線、 １５，５５ ゲートバイアス電源、 １５ａ，１５ｂ ゲートバイアス電源端子、 １６，３２，４２，５６ ゲート配線、 １７ 主電流回路配線、 １８，３４，４４ コイル部、 １９，５７ フライホイールダイオード、 ２０，２１ 主電流回路配線上の接続点、 ３０，４０ ＩＧＢＴチップ、 ３１，４１ ゲートパッド、 ３３，４３，４３’ エミッタパッド。
Claims (7)
- ゲートバイアス電源からゲート配線を介してパワースイッチング素子のゲート端子にバイアス電圧を供給してゲート駆動制御を行うゲート駆動回路であって、
前記パワースイッチング素子のエミッタ端子と外部負荷とを接続する主電流回路配線と、
前記ゲート配線の一部が、前記主電流回路配線の周りに電気的に絶縁されて巻回されて形成された起電力誘導コイル部とを有し、
前記起電力誘導コイル部の一端が前記ゲート端子に接続され、他端がゲート駆動電流抑制抵抗を介して前記ゲートバイアス電源に接続され、前記起電力誘導コイル部は前記パワースイッチング素子の主電流のみに基いて誘導起電力を誘起することを特徴とするゲート駆動回路。 - 前記パワースイッチング素子はコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、該フライホイールダイオードのカソード端子側配線と前記主電流回路配線上の接続点は、前記起電力誘導コイル部の巻回位置よりも外部負荷側に位置している請求項１記載のゲート駆動回路。
- 前記ゲートバイアス電源と前記エミッタ端子側の前記主電流回路配線間に接続されて、前記ゲートバイアスの基準となるゲートバイアス基準配線を有し、該ゲートバイアス基準配線と前記主電流回路配線上の接合点は、前記起電力誘導コイル部の巻回位置よりも前記エミッタ端子側に近い箇所に位置していることを特徴とする請求項１記載のゲート駆動回路。
- パワースイッチング素子チップ上に搭載されたパワーモジュールのゲート駆動回路であって、
ゲートバイアス電源からパワースイッチング素子のゲート端子にバイアス電圧を供給するためのゲート配線を接続したゲートパッドと、
前記パワースイッチング素子のエミッタ端子と外部負荷とを接続する主電流回路配線を接続したエミッタパッドと、
前記ゲート配線の一部が、前記エミッタパッドの周りに電気的絶縁状態で配置構成された起電力誘導部とを有し、
前記起電力誘導部の一端が前記ゲート端子に接続され、他端が前記ゲートパッドに接続され、前記起電力誘導部は前記パワースイッチング素子の主電流のみに基いて誘導起電力を誘起することを特徴とするパワーモジュールのゲート駆動回路。 - 前記パワースイッチング素子はコレクタ・エミッタ間に接続されたフライホイールダイオードを有し、該フライホイールダイオードのカソード端子側配線と前記主電流回路配線上の接続点は、前記エミッタパッド位置よりも外部負荷側に位置している請求項４記載のゲート駆動回路。
- 前記起電力誘導部は前記エミッタパッドの一部の周りに電気的絶縁状態で巻回配置したコイル部を有する請求項４記載のゲート駆動回路。
- 前記ゲートバイアス電源と前記エミッタ端子側の前記主電流回路配線間に接続されて、前記ゲートバイアスの基準となるゲートバイアス基準配線を有し、該ゲートバイアス基準配線と前記主電流回路配線上の接合点は、前記起電力誘導部を構成するゲート配線の巻回位置に相当するエミッタパッド位置よりも前記エミッタ端子側に近い箇所に位置していることを特徴とする請求項４〜６のいずれか１項に記載のゲート駆動回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218674A JP3710439B2 (ja) | 2002-07-26 | 2002-07-26 | パワーモジュールのゲート駆動回路 |
| TW092117531A TWI224423B (en) | 2002-07-26 | 2003-06-27 | Gate driving circuit in power module |
| KR1020030044510A KR20040010128A (ko) | 2002-07-26 | 2003-07-02 | 파워모듈의 게이트 구동회로 |
| US10/614,032 US20040017245A1 (en) | 2002-07-26 | 2003-07-08 | Gate driving circuit in power module |
| DE10333819A DE10333819A1 (de) | 2002-07-26 | 2003-07-24 | Gateansteuerungsschaltung in Leistungsmodulen |
| CNA031328989A CN1477771A (zh) | 2002-07-26 | 2003-07-25 | 功率组件的栅极驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218674A JP3710439B2 (ja) | 2002-07-26 | 2002-07-26 | パワーモジュールのゲート駆動回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004063687A true JP2004063687A (ja) | 2004-02-26 |
| JP2004063687A5 JP2004063687A5 (ja) | 2005-07-14 |
| JP3710439B2 JP3710439B2 (ja) | 2005-10-26 |
Family
ID=30767994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002218674A Expired - Fee Related JP3710439B2 (ja) | 2002-07-26 | 2002-07-26 | パワーモジュールのゲート駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040017245A1 (ja) |
| JP (1) | JP3710439B2 (ja) |
| KR (1) | KR20040010128A (ja) |
| CN (1) | CN1477771A (ja) |
| DE (1) | DE10333819A1 (ja) |
| TW (1) | TWI224423B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086746A (ja) * | 2009-10-15 | 2011-04-28 | Toyota Motor Corp | 半導体装置 |
| WO2013076916A1 (ja) * | 2011-11-24 | 2013-05-30 | 株式会社デンソー | スイッチング素子の駆動回路 |
| JP2014230138A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社デンソー | 半導体モジュールおよびスイッチング素子の駆動装置 |
| CN106209040A (zh) * | 2016-07-22 | 2016-12-07 | 北京精密机电控制设备研究所 | 一种基于fpga的高可靠igbt驱动电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224225B2 (en) * | 2005-04-26 | 2007-05-29 | Intel Corporation | Differential inductor based low noise amplifier |
| US9094005B2 (en) * | 2013-07-30 | 2015-07-28 | Denso Corporation | Semiconductor element module and gate drive circuit |
| JP6233330B2 (ja) * | 2015-02-12 | 2017-11-22 | トヨタ自動車株式会社 | 電力変換装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07336996A (ja) * | 1994-06-06 | 1995-12-22 | Toshiba Corp | 電圧駆動形電力用スイッチ素子のゲート駆動回路 |
| JP2000134075A (ja) * | 1998-08-18 | 2000-05-12 | Pop Denshi Kk | スイッチ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2785447B1 (fr) * | 1998-10-30 | 2000-12-15 | Alstom Technology | Procede de raccordement electrique de puces de transistor igbt montees sur une plaquette de circuits integres |
| EP1198059A3 (en) * | 2000-10-11 | 2004-03-17 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for position-sensorless motor control |
| US7085824B2 (en) * | 2001-02-23 | 2006-08-01 | Power Measurement Ltd. | Systems for in the field configuration of intelligent electronic devices |
-
2002
- 2002-07-26 JP JP2002218674A patent/JP3710439B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-27 TW TW092117531A patent/TWI224423B/zh not_active IP Right Cessation
- 2003-07-02 KR KR1020030044510A patent/KR20040010128A/ko not_active Application Discontinuation
- 2003-07-08 US US10/614,032 patent/US20040017245A1/en not_active Abandoned
- 2003-07-24 DE DE10333819A patent/DE10333819A1/de not_active Withdrawn
- 2003-07-25 CN CNA031328989A patent/CN1477771A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07336996A (ja) * | 1994-06-06 | 1995-12-22 | Toshiba Corp | 電圧駆動形電力用スイッチ素子のゲート駆動回路 |
| JP2000134075A (ja) * | 1998-08-18 | 2000-05-12 | Pop Denshi Kk | スイッチ装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086746A (ja) * | 2009-10-15 | 2011-04-28 | Toyota Motor Corp | 半導体装置 |
| WO2013076916A1 (ja) * | 2011-11-24 | 2013-05-30 | 株式会社デンソー | スイッチング素子の駆動回路 |
| JP2013110684A (ja) * | 2011-11-24 | 2013-06-06 | Denso Corp | スイッチング素子の駆動回路 |
| JP2014230138A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社デンソー | 半導体モジュールおよびスイッチング素子の駆動装置 |
| US9373570B2 (en) | 2013-05-23 | 2016-06-21 | Denso Corporation | Semiconductor module and driving device for switching element |
| CN106209040A (zh) * | 2016-07-22 | 2016-12-07 | 北京精密机电控制设备研究所 | 一种基于fpga的高可靠igbt驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3710439B2 (ja) | 2005-10-26 |
| DE10333819A1 (de) | 2004-02-26 |
| KR20040010128A (ko) | 2004-01-31 |
| US20040017245A1 (en) | 2004-01-29 |
| CN1477771A (zh) | 2004-02-25 |
| TW200402934A (en) | 2004-02-16 |
| TWI224423B (en) | 2004-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10931200B2 (en) | Current detection FET and resonant converter using the FET | |
| JP5783997B2 (ja) | 電力用半導体装置 | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP2960375B2 (ja) | 電力モジュール | |
| US20100148846A1 (en) | Gate drive circuit | |
| JP2004014547A (ja) | 半導体装置及び容量調節回路 | |
| JP2000012780A (ja) | 半導体スナバ装置及び半導体装置 | |
| JP5925364B2 (ja) | 電力用半導体装置 | |
| JP2003319638A (ja) | 半導体素子のゲート駆動回路 | |
| JPWO2014136252A1 (ja) | 半導体装置 | |
| JPH0653795A (ja) | 半導体装置 | |
| JP2004063687A (ja) | パワーモジュールのゲート駆動回路 | |
| CN111030431B (zh) | 半导体装置 | |
| JP2014013796A (ja) | ワンチップイグナイタ及び内燃機関点火装置 | |
| JP7044049B2 (ja) | 半導体装置 | |
| US11863166B2 (en) | Power semiconductor module and power converter | |
| JP3325303B2 (ja) | 保護機能を備えたスイッチ装置 | |
| JP6733825B2 (ja) | パワーモジュール、逆導通ｉｇｂｔ、及びドライブ回路 | |
| EP0920114A1 (en) | Power converter wherein mos gate semiconductor device is used | |
| US20120256493A1 (en) | Switching device and switching module | |
| JP2894402B2 (ja) | 半導体装置 | |
| JPH09130217A (ja) | 半導体装置 | |
| JP2015226067A (ja) | パワーモジュール | |
| JP2005341635A (ja) | スナバ回路 | |
| JP2004242382A (ja) | インバータ装置及びこれを用いたモータ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |