WO2013076916A1

WO2013076916A1 - スイッチング素子の駆動回路

Info

Publication number: WO2013076916A1
Application number: PCT/JP2012/006810
Authority: WO
Inventors: 晃弘山口; 卓也笹谷
Original assignee: 株式会社デンソー
Priority date: 2011-11-24
Filing date: 2012-10-24
Publication date: 2013-05-30
Also published as: US20140306739A1; JP2013110684A; JP5316628B2; DE112012004901B4; US9203399B2; DE112012004901T5

Abstract

　スイッチング素子（Ｍ１）の駆動回路は、平坦面を備え前記スイッチング素子（Ｍ１）の主電流を通電する主電流配線（６）と、前記主電流配線（６）の前記平坦面に搭載される平坦面を有しコイル（Ｌ）が内部に配設された基板とを備える。前記コイル（Ｌ）は、前記スイッチング素子（Ｍ１）の主電流に応じて生じる磁束と鎖交するように配設されると共に、前記信号源（Ｓ）のパルス信号を受信して前記スイッチング素子（Ｍ１）の制御端子（Ｍ１ｄ）に送信するように電気的に接続されている。

Description

スイッチング素子の駆動回路

関連出願の相互参照

　本開示は、２０１１年１１月２４日に出願された日本出願番号２０１１－２５６１４７号に基づくもので、ここにその記載内容を援用する。

　本開示は、スイッチング素子の駆動回路に関する。

　スイッチング素子の駆動回路は、スイッチング素子の制御端子に印加する電圧を制御することでスイッチング素子をオンオフする。この場合、スイッチング素子のオンオフ時間を決定する主要因は寄生容量に応じた充放電時間である。

　寄生容量の充電時間は、駆動回路からスイッチング素子の制御端子に流れ込む電流値の大小に応じて決定される。したがって、充電時間を短縮するためには、制御端子に流れ込む電流値を増加すると良い。この種の技術は例えば特許文献１に記載されている。この特許文献１には、スイッチング素子の制御端子の印加電圧を強制的に電源電圧に近づける構成が開示されている。

　すなわち、従来の駆動回路は、スイッチング素子の制御端子から寄生容量に流れる電流値を増すことでスイッチング動作の高速化を図っている。しかし、この場合には駆動回路の電流供給能力を増加しなければならない。この問題の解決を図るため、特許文献２では、スイッチング素子の主電流が流れる電流経路の周囲にインダクタを設け、このインダクタに発生する誘導起電圧をスイッチング素子の制御端子の印加電圧に重畳している。このように動作させることで、駆動回路の電流供給能力を増加させることなく、スイッチング素子を高速動作できることが提案されている。

　特許文献２記載の技術を実用化するには、主電流経路に対しインダクタをどのように配置するかが課題となる。特許文献２記載の技術においては、リング状のフェライトコアとこのリング状コアに巻回されたコイルを用いているが、コアがリング状に成形されているため固定が困難となる。しかも、主電流経路の周囲にコアを設置しているため配置スペースを多く必要とする。

日本特開２００６－２５０７１号公報日本特開２００８－２３５９９７号公報

　本開示の目的は、コイルの固定が容易で且つ設置スペースを削減できるようにしたスイッチング素子の駆動回路を提供することにある。

　本開示の一態様による駆動回路は、スイッチング素子と、主電流配線と、基板とを備える。前記スイッチング素子は、信号源から送信されるパルス信号に応じてオンオフ制御され主電流が流れる。前記主電流配線は平坦面を備え、前記スイッチング素子の主電流を通電する。前記基板は、前記主電流配線の前記平坦面に搭載される平坦面を有し、コイルが内部に配設される。前記コイルは、前記スイッチング素子の主電流に応じて生じる磁束と鎖交するように配設されると共に、前記信号源のパルス信号を受信して前記スイッチング素子の制御端子に送信するように電気的に接続されている。

　この場合、主電流配線と基板の平坦面間が密着面となっているため、設置スペースを削減できる。しかも、基板と主電流配線の間の密着面が互いに平坦面であるため容易に固定できる。

　本開示における上記あるいは他の目的、構成、利点は、下記の図面を参照しながら、以下の詳細説明から、より明白となる。図面において、
図１は、本開示の第１実施形態に係るスイッチング素子の駆動回路の一例を示す回路図である。図２（ａ）は、第１実施形態に係るスイッチング素子の駆動回路の、スイッチング素子とコイルの接続部分を含む部分の平面図であり、図２（ｂ）は、ディスクリートスイッチング素子の構造例を示す図であり、図２（ｃ）は、主電流通電基板に対する多層配線板の設置例を示す斜視図である。図３（ａ）は、多層配線板内の第１層の配線パターンを示す平面図であり、図３（ｂ）は、多層配線板内の第２層の配線パターンを示す平面図であり、図３（ｃ）は、多層配線板内の第３層の配線パターンを示す平面図であり、図３（ｄ）は、多層配線板内の第４層の配線パターンを示す平面図である。図４は、多層配線板の構造を示す縦断面図である。図５は、主電流配線の周囲に発生する磁束の方向を説明するための図である。図６は、多層配線板内のコイルに鎖交する磁束のイメージ図である。図７は、コイルと主電流配線の配置関係を示す平面図である。図８（ａ）は、スイッチング素子のオン動作を説明するタイミングチャートであり、図８（ｂ）は、コイルの寄生成分を考慮した等価回路である。図９（ａ）は、本開示の第２実施形態に係るスイッチング素子の駆動回路の多層配線板内の第１層の配線パターンを示す平面図であり、図９（ｂ）は、多層配線板内の第２層の配線パターンを示す平面図であり、図９（ｃ）は、多層配線板内の第３層の配線パターンを示す平面図であり、図９（ｄ）は、多層配線板内の第４層の配線パターンを示す平面図である。図１０は、本開示の第３実施形態に係るスイッチング素子の駆動回路の、スイッチング素子とコイルの接続部分を含む部分の平面図である。図１１は、本開示の第４実施形態に係るスイッチング素子の駆動回路の一例を示す回路図である。図１２は、本開示の第５実施形態に係るスイッチング素子の駆動回路の多層配線板の層構造を示す分解斜視図である。図１３は、本開示の第６実施形態に係るスイッチング素子の駆動回路におけるコイルと主電流配線の配置関係を示す斜視図である。

　（第１実施形態）
　以下、第１実施形態に係るスイッチング素子Ｍ１の駆動回路１について図１～図８を参照しながら説明する。図１に示すように、スイッチング素子Ｍ１は、例えばＮチャネル型のＭＯＳトランジスタを用いて構成され、誘導性負荷２と直列接続されている。誘導性負荷２には還流ダイオードＤが並列接続されている。

　これらのスイッチング素子Ｍ１と誘導性負荷２との直列接続回路には、直流電圧Ｅ１が与えられている。直流電圧Ｅ１はこの直列接続回路の主電源電圧である。このスイッチング素子Ｍ１のゲート端子（制御端子）Ｍ１ｇには信号源Ｓおよび駆動回路１が接続されている。

　信号源Ｓは、直流電圧源Ｅ２の正負両側端子間に直列接続された制御スイッチＳＷ１およびＳＷ２を備えておりパルス信号を出力する。駆動回路１は、この信号源Ｓに加えてゲート抵抗ＲｇおよびコイルＬを組み合わせて構成され、スイッチング素子Ｍ１のゲートにパルス信号（例えばＰＷＭ信号）を印加することによりスイッチング素子Ｍ１をオンオフ駆動する。なお、駆動回路１には信号源Ｓを構成要件として含んでも含まなくても良い。

　コイルＬは、後述する多層配線板８内に構成され、スイッチング素子Ｍ１のソース端子（出力端子）Ｍ１ｓに流れる主電流の電流経路３の周辺に設置され、電流経路３の通電電流の電磁誘導作用により当該通電電流の変化に応じた誘導起電圧を発生する。

　コイルＬの一端子Ｌｔ１はスイッチング素子Ｍ１のゲート端子Ｍ１ｇに接続され、他端子Ｌｔ２はゲート抵抗Ｒｇの信号出力側に接続されている。

　主電流通電基板４は、例えばガラスエポキシ製の樹脂を基材として構成される。図２（ａ）に示すように、この基材上に銅箔などの金属によって配線パターンが形成されている。主電流通電基板４の表面にはドレイン電流通電用の主電流配線（配線パターン）５が形成され、ソース電流通電用の主電流配線（配線パターン）６が形成されている。また、主電流通電基板４の表面および裏面には、ゲート電圧印加用配線（配線パターン）７が、各主電流配線５、６の配線幅よりも幅の狭いパターンによって形成されている。

　このゲート電圧印加用配線７は、複数の配線７ａ～７ｃを含む。配線７ａは、その一端にゲート接続用のランドＬａｇが構成され、他端にはコイルＬとの接続端子が設けられている。配線７ａは、その一部がソース電流通電用の主電流配線６の電流通電方向（図２（ａ）の上下方向）と同一方向に延伸し、当該主電流配線６と平行に形成されている。

　配線７ａは、その他端が多層配線板８内に構成されるコイルＬの接続端子９ａと半田により接続されており、これにより配線７ａはコイルＬの一端子Ｌｔ１と電気的に接続されている。多層配線板８内の構造および配置位置については後述する。配線７ｂは、その一端がコイルＬの接続端子９ｂと半田により接続されており、これによりコイルＬの他端子Ｌｔ２と電気的に接続されている。配線７ｂの他端には、主電流通電基板４の辺部内側に配置されたゲート抵抗Ｒｇ接続用のランド４ａが構成されている。

　配線７ｃは、主電流通電基板４の裏面に配置されるもので、その一端にはランドＬａｓが構成されると共に、その他端には主電流通電基板４の辺部に位置してランド４ｂが構成されている。ランドＬａｓは主電流配線６のパターン端部にも設けられ、ランドＬａｓはスルーホールにより表面および裏面が貫通して接続されている。これにより、ソース電流通電用の主電流配線６と配線７ｃとが電気的に接続されている。主電流配線５は、そのパターン端部にドレイン接続用のランドＬａｄが構成され、ドレイン接続用のランドＬａｄにはスルーホールが設けられている。

　図２（ｂ）に示すように、スイッチング素子Ｍ１は、例えばＴＯ(Transistor Outline)系パッケージ等の内部に電気的に構成され、複数本のリード端子Ｌｅｇ（ゲート）、Ｌｅｄ（ドレイン）、Ｌｅｓ（ソース）がパッケージの外方に延出して構成され、これらのリード端子Ｌｅｇ，Ｌｅｄ，Ｌｅｓが、図２（ａ）に示す主電流通電基板４の各ランドＬａｇ，Ｌａｄ，Ｌａｓに構成されたスルーホールにそれぞれ挿通され半田付けされることによって固定される。

　図２（ａ）および図２（ｃ）に示すように、主電流通電基板４の主電流配線６上には多層配線板８が搭載されている。この多層配線板８は、図１に示すコイルＬが金属配線により内部に構成されている。

　図３（ａ）～図３（ｄ）に示すように、多層配線板８の第１層８ａ～第４層８ｄは、それぞれガラスエポキシ樹脂を基材としてそれぞれ平板状をなして構成され、それぞれこの基材の上面に金属による配線パターンを形成して構成されている。

　第１層８ａの下面が平坦面に成形されており、主電流配線６（主電流通電基板４）の上面に搭載する搭載面となる。これらの第１層８ａ～第４層８ｄ間は、多層配線板８の接続端子９ａおよび９ｂ側からその反対側にかけてジグザグに配置されたスルーホール（ビアに相当）Ｈ１～Ｈ６を通じて連接されている。また、接続端子９ａおよび９ｂが構成されており、接続端子９ａおよび９ｂは第１層８ａ～第４層８ｄ間を貫通するスルーホールにより連接されている。

　図３（ａ）に示すように、第１層８ａの表面においては、金属配線１０が、スルーホールＨ１およびＨ２間、Ｈ３およびＨ４間、Ｈ５およびＨ６間を連結している。また、図３（ｃ）に示す第３層８ｃの表面においては、金属配線１０が、接続端子９ａおよびスルーホールＨ６間を連結している。

　さらに、図３（ｄ）に示すように、第４層８ｄの表面においては、金属配線１０が、接続端子９ｂおよびスルーホールＨ１間、スルーホールＨ２およびＨ３間、並びに、スルーホールＨ４およびＨ５間を連結している。

　すると、電流の通電経路は、接続端子９ａ、スルーホールＨ６、第１層８ａのＨ６およびＨ５間の金属配線１０、スルーホールＨ５、第４層８ｄのＨ５およびＨ４間の金属配線１０、スルーホールＨ４、…、スルーホールＨ１、第４層８ｄのＨ１および接続端子９ｂ間の金属配線１０、を通じて構成される。

　したがって、金属配線１０およびスルーホールＨ１～Ｈ６によってループ状に電流経路を形成することでコイルＬを構成できる。コイルＬの一端子Ｌｔ１は接続端子９ａに接続され、他端子Ｌｔ２は接続端子９ｂに接続される。説明を容易化するため、コイルＬの配線を３回巻回した例を示しているが、実用的には感度を向上するため３を超える巻数のコイルＬを用いても良い。また、逆に設置スペースの削減のため、３未満の巻数のコイルＬを用いても良い。

　図４に示すように、主電流配線６上には多層配線板８が密着して搭載されている。多層配線板８の第１層（最下層）８ａはガラスエポキシ樹脂を基材として構成されているが、これらの第１層８ａと主電流配線６との間には、ソルダーレジスト等による回路パターン保護のため絶縁膜が設けられている。これにより、主電流配線６と多層配線板８との間の絶縁性が保たれている。また、絶縁性を強化するためポリイミドなどの薄い絶縁層を別途設けても良い。

　図４に示すように、コイルＬは、各層８ａ～８ｄの金属配線１０およびスルーホールＨ１～Ｈ６に囲われてループ状に結合して構成されている。図５に示すように、電流が主電流配線６に流れると、この主電流配線６の周囲に磁束φが発生し、多層配線板８内に構成されたコイルＬの開口面Ｌａに鎖交する。すると、コイルＬは誘導起電圧を発生する。

　図６に示すように、磁束は多層配線板内のコイルの開口面に鎖交する。磁束の鎖交方向は、図６の掲載面の垂直方向となるが、コイルＬの開口面Ｌａが大きければ磁束φの鎖交数も増加するため、電流変動に応じた誘導起電圧の感度を高めることができる。

　したがって、多層配線板８は４層構造のものを適用したが、これに限られるものではなく、磁束が通過するための面積を増加する場合、５層以上の多層配線板を用いても良い。逆に、主電流配線６の周囲のスペースを有効活用するためには多層配線板８を薄くすると良く、この観点では多層配線板８を２層の両面基板、または、３層多層基板で構成し、この内部にコイルＬを配設すると良い。すなわち、多層配線板８の層数は適宜選定すると良い。

　コイルと主電流配線は、図７に示すように配置される。前述したように、コイルＬは多層配線板８内に３回（複数）以上巻回されていると良いが、このコイルＬの巻回端部間の長さｌは主電流配線６の配線幅Ｗと一致またはそれ未満の長さであり、また、平面的に配線幅Ｗ内に収めて設置されていると良い。

　図２等には省略しているが、主電流通電基板４には他の回路（図示せず）が搭載される。この他の回路に流れる電流に応じた磁束φがコイルＬに鎖交しにくくなる。これにより、他の配線の通電電流の影響を極力抑制できる。また、コイルＬのコイル幅ｗと主電流配線６の配線幅Ｗとの関係はどちらが長くても良いしほぼ同一長としても良い。

　上記構成の動作について、図８（ａ）及び図８（ｂ）を参照して説明する。

　図８（ｂ）の等価回路に示すように、コイルＬには寄生容量Ｃｐ１、寄生容量Ｃｐ２、寄生インダクタＬｐが図示形態で存在する。制御スイッチＳＷ１をオンすると共に制御スイッチＳＷ２をオフすることで、図８（ａ）に示すように、駆動回路１が電圧源Ｅ２からステップ状のゲート電圧Ｖｄｒをスイッチング素子Ｍ１の制御端子（ＭＯＳＦＥＴのゲート）に印加すると、スイッチング素子Ｍ１のゲート入力容量には電荷が充電され、スイッチング素子Ｍ１のゲートソース間電圧が徐々に増加する（図８（ａ）のＡ区間）。この間、スイッチング素子Ｍ１の出力電流（ソース電流Ｉｓ（≒ドレイン電流Ｉｄ））はほとんど流れない。

　その後、スイッチング素子Ｍ１のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈを上回ると、ソース電流Ｉｓ（≒ドレイン電流Ｉｄ）が増加し始める。このため、当該ソース電流Ｉｓの変化量ｄＩｓ／ｄｔに依存した誘導起電圧Ｋｐ×ｄＩｓ／ｄｔが正方向に重畳される（図８（ａ）のＢ区間）。すると、ソース電流Ｉｓ，ドレイン電流Ｉｄの上昇度を増すことができる。これにより、スイッチング素子Ｍ１を高速スイッチングできる。

　本実施形態では、多層配線板８の下面が主電流経路６上に搭載する搭載面とされているため、その多層配線板８の搭載面を平坦面にすることができる。したがって、主電流配線６（主電流通電基板４）は、その上面が平坦な設置面として形成されていれば、単に多層配線板８の搭載面を主電流配線６の上面に配置することで密着して設置できる。これにより、主電流配線６の周囲に設置スペースを多く必要としない。多層配線板８を主電流配線６（主電流通電基板４）上に配置できるため、コイルＬに多くの磁束を鎖交させることができる。

　コイルＬは、その巻回端部間の長さｌが主電流配線６の配線幅Ｗ以下の長さであり、主電流配線６の配線幅Ｗ内に設置されているため、主電流配線６に流れる電流に応じて発生する磁束を多くコイルＬに鎖交させることができ、逆に主電流配線６以外の電流経路に通電する電流に応じて発生する磁束を出来る限り鎖交させないようにできる。したがって、コイルＬによる検出精度を高めることができ耐ノイズ性を向上できる。

　コイルＬが、多層配線板８の複数の各層８ａ～８ｄに形成された金属配線（配線パターン）１０と、この金属配線１０をループ状に結合するスルーホールＨ１～Ｈ６を組み合わせて構成されるため、コイルＬを多層配線板８内にコンパクトに組込むことができる。これによりコイルＬを安価に構成できる。また、鉄心コア、フェライトコアなどが不要となり低コスト化を実現できる。

　製法上においても巻き加工を不要にできるため低コスト化を実現できる。なお、主電流配線６の上面はソルダーレジストなどの絶縁材によりコーティングされているため、コイルＬと主電流配線６等との間の絶縁性を保持できる。

　（第２実施形態）
　本開示の第２実施形態に係るスイッチング素子の駆動回路について、図９（ａ）～図９（ｄ）を参照して説明する。

　図９（ａ）～図９（ｄ）に示すように、接続端子１１ａおよび１１ｂが、接続端子９ａおよび９ｂにそれぞれ隣接して構成されており、これらの接続端子１１ａおよび１１ｂは第１層８ａ～第４層８ｄを貫通するスルーホールによって連接されている。

　図９（ａ）～図９（ｄ）に示すように、スルーホールＨ１～Ｈ６は、前述実施形態と同様にジグザグに配置されており、第１層８ａおよび第３層８ｃにおいて金属配線１０が各スルーホールＨ１～Ｈ６を順に連結しているが、本実施形態ではこれに加えてスルーホールＨ１～Ｈ６に対してスルーホールＨ７をさらにジグザグに配置し、金属配線１０が当該スルーホールＨ７と接続端子９ａとを連結している。また、金属配線１０がスルーホールＨ１と接続端子１１ｂとを連結している。

　すると、電流の通電経路は、接続端子９ａ、スルーホールＨ７、第３層８ｃのＨ７およびＨ６間の金属配線１０、スルーホールＨ６、第１層８ａのＨ６およびＨ５間の金属配線１０、スルーホールＨ５、第３層８ｃのＨ５およびＨ４間の金属配線１０、スルーホールＨ４、…、スルーホールＨ１、第３層８ｃのＨ１および接続端子１１ｂ間の金属配線１０、を通じて構成される。

　したがって、図９（ａ）に示す第１層８ａと図９（ｃ）に示す第３層８ｃとの間で所定の一方向（図９（ａ）～図９（ｄ）中の左側から見た場合、時計回り方向：右巻き）に巻回された部分コイルＬ１を構成できる。

　図９（ａ）～図９（ｄ）に示すように、多層配線板８の各層８ａ～８ｄは、多層配線板８の接続端子９ａおよび９ｂ側からその反対側にかけて平面的にジグザグに配置されたスルーホールＨ８～Ｈ１５を通じてそれぞれ連接されている。

　第２層８ｂでは、金属配線１０が、スルーホールＨ８およびＨ９間、Ｈ１０およびＨ１１間、Ｈ１２およびＨ１３間、Ｈ１４およびＨ１５間を連結しており、第４層８ｄでは、金属配線１０がスルーホールＨ９およびＨ１０間、Ｈ１１およびＨ１２間、Ｈ１３およびＨ１４間、スルーホールＨ１５および接続端子１１ａ間を連結している。

　すると、電流の通電経路は、接続端子１１ａ、第４層８ｄの接続端子１１ａおよびスルーホールＨ１５間の金属配線１０、スルーホールＨ１５、第２層８ｂのＨ１５およびＨ１４間の金属配線１０、スルーホールＨ１４、第４層８ｄのＨ１４およびＨ１３間の金属配線１０、スルーホールＨ１３、…、スルーホールＨ８、スルーホールＨ８および接続端子９ｂ間の金属配線１０、を通じて形成される。

　したがって、図９（ｂ）に示す第２層８ｂと図９（ｄ）に示す第４層８ｄとの間で、前記の一方向とは逆方向（図９（ａ）～図９（ｄ）中の左側から見た場合、反時計回り方向：左巻き）に巻回された部分コイルＬ２を構成できる。

　実装時には、接続端子１１ａおよび１１ｂ間を連結して短絡することで部分コイルＬ１およびＬ２を直列接続した状態でコイルを構成できる。本実施形態においては、部分コイルＬ１と部分コイルＬ２とが直列接続して構成されている。また、部分コイルＬ１と部分コイルＬ２とが互いに逆方向に巻回して構成されているため、外乱ノイズに対する耐性を高めることができる。また、部分コイルＬ１が第１層８ａ－第３層８ｃ間、部分コイルＬ２が第２層８ｂ－第４層８ｄ間にそれぞれ構成されているため、部分コイルＬ１－Ｌ２間の磁束鎖交領域をオーバーラップして設けることができ、外乱ノイズに対する耐性を高めることができる。

　部分コイルＬ１を第１層８ａと第３層８ｃの間、部分コイルＬ２を第２層８ｂと第４層８ｄの間に構成した実施形態を示したが、部分コイルＬ１を第１層８ａと第２層８ｂの間、部分コイルＬ２を第３層８ｃと第４層８ｄの間に構成しても良い。

　（第３実施形態）
　本開示の第３実施形態に係るスイッチング素子の駆動回路について図１０を参照して説明する。

　図１０では、図２（ａ）に示した多層配線板８の構成を除いて示している。図１０に示すように、スリット１２が、主電流配線６の電流経路の脇に位置して当該主電流配線６に沿って形成されている。このスリット１２は、ソース電流Ｉｓが流れる主電流配線６と、配線７ａおよび７ｂとの間に形成されている。このスリット１２は、ソースリード端子Ｌｅｓの接続用のランドＬａｓと配線７ａとの間にも形成される。これにより、ゲート電圧印加用配線７と主電流配線６との間の容量結合を抑制できる。

　特に、ゲート電圧印加用配線７の配線７ａ～７ｃの一部または全部が主電流配線６と並走している場合、容量結合によってゲート印加電圧Ｖｇｉｎにノイズが重畳する虞がある。このため、本実施形態では、スリット１２を設けて絶縁することでノイズの影響を極力抑制できる。
　（第４実施形態）
　本開示の第４実施形態に係るスイッチング素子の駆動回路について図１１を参照して説明する。図１１に示すように、コイルＬの一端子Ｌｔ１および他端子Ｌｔ２間には、ツェナーダイオードＤ１およびＤ２が互いに逆方向に接続されている。すると、コイルＬに誘導起電圧が過大に生じたときに誘導起電圧を所定電圧でクランプできる。

　（第５実施形態）
　本開示の第５実施形態に係るスイッチング素子の駆動回路について図１２を参照して説明する。

　図１２に示すように、本実施形態の多層配線板１３は第１層１３ａ、第２層１３ｂ、第３層１３ｃ、第４層１３ｄおよび第５層１３ｅの５層構造となっている。ここで、第２層１３ｂ～第５層１３ｅの各層には、図９（ａ）～図９（ｄ）に示す第１層８ａ～第４層８ｄの各層とそれぞれ同様の配線パターン（金属配線１０、スルーホールＨ１～Ｈ１５）が形成されている。第１層１３ａには、主電流通電基板４に形成された配線パターン（主電流配線５，６、ゲート電流印加用配線７）と同様のパターンが形成されている。

　したがって、第１層１３ａ～第５層１３ｅが多層配線板１３に一体化されていると、コイルＬ（部分コイルＬ１、Ｌ２）と主電流配線６を多層配線板１３に共に実装できるようになり、コイルＬと主電流配線６を別々に実装する手間がなくなる。

　（第６実施形態）
　本開示の第６実施形態に係るスイッチング素子の駆動回路について図１３を参照して説明する。本実施形態では、コイルＬが主電流配線に埋め込まれている。

　前述の実施形態では、主電流配線５、６を主電流通電基板４上の銅箔により形成した実施形態を示したが、これに限られるものではない。すなわち、図１３に示すように、前述実施形態の主電流配線５，６に代えて所定厚さの導電板１４を構成し、その一部に凹部１４ａを成形し、この凹部１４ａの上に多層配線板８を搭載しても良い。

　導電板１４の凹部１４ａの下面が多層配線板８の搭載面となる。この導電板１４の凹部１４ａはその凹面が平坦面に構成されており、多層配線板８が凹部１４ａの下面上に搭載される。コイルＬの誘導起電圧は配線１５を接続することで取得できる。このような形態であっても、導電板１４の通電電流に応じて発生する磁束を多層配線板８内のコイルＬに鎖交させることができる。

　（他の実施形態）
　本開示は、前記の実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。コイルＬの巻数、コイル幅ｗは適宜変更しても良い。ソース電流Ｉｓ用の主電流配線６の上に多層配線板８を密着して搭載することで、ソース電流Ｉｓに応じた誘導起電圧をゲート印加電圧Ｖｇｉｎに重畳させる実施形態を示したが、これに限られるものではなく、例えば、ドレイン電流Ｉｄ用の主電流配線５の上に多層配線板８を密着して搭載し、ドレイン電流Ｉｄに応じた誘導起電圧をゲート印加電圧Ｖｇｉｎに重畳させるようにしても良い。

　多層配線板８の複数層構造を全て貫通するスルーホールＨ１～Ｈ６と金属配線１０を用いてコイルＬを構成した実施形態を示したが、多層配線層８の層間（例えば第１層８ａおよび第２層８ｂ間、第２層８ｂおよび第３層８ｃ間、第３層８ｃおよび第４層８ｄ間）のうち何れかを結合するビアを用いてコイルＬを構成しても良い。

　前記実施形態では、本開示を誘導性負荷２を駆動するための駆動回路１に適用したが、特にこれに限られるものではなく、本開示は、ＤＣＤＣコンバータなどスイッチング素子Ｍ１を具備した回路を駆動する駆動回路にも適用できる。

Claims

　信号源（Ｓ）から送信されるパルス信号に応じてオンオフ制御され主電流が流れるスイッチング素子（Ｍ１）と、
　平坦面を備え前記スイッチング素子（Ｍ１）の主電流を通電する主電流配線（６）と、
　前記主電流配線（６）の前記平坦面に搭載される平坦面を有し、コイル（Ｌ）が内部に配設された基板と、を備え、
　前記コイル（Ｌ）は、前記スイッチング素子（Ｍ１）の主電流に応じて生じる磁束と鎖交するように配設されると共に、前記信号源（Ｓ）のパルス信号を受信して前記スイッチング素子（Ｍ１）の制御端子（Ｍ１ｄ）に送信するように電気的に接続されていることを特徴とする駆動回路。
　前記スイッチング素子（Ｍ１）の制御端子（Ｍ１ｇ）に電気的に接続されたゲート抵抗（Ｒｇ）をさらに備え、
　前記コイル（Ｌ）は、前記ゲート抵抗（Ｒｇ）と直列接続されていることを特徴とする請求項１に記載の駆動回路。
　前記コイル（Ｌ）の巻回端部間は前記主電流配線（６）の配線幅以下の長さであり、前記コイル（Ｌ）は前記主電流配線（６）の配線幅内に設置されていることを特徴とする請求項１または２に記載の駆動回路。
　前記基板は多層配線板（８，１３）を備え、
　前記コイル（Ｌ）は、前記多層配線板（８）の複数の各層に形成された配線パターン（１０）と当該各層の配線パターン（１０）をループ状に結合するビア（Ｈ１～Ｈ１５）とを組み合わせて形成されることを特徴とする請求項１ないし３の何れかに記載の駆動回路。
　前記コイル（Ｌ）は、前記多層配線板（８，１３）内に互いに逆方向ループ状に巻回された部分コイルを複数直列接続して構成されることを特徴とする請求項４に記載の駆動回路。
　前記多層配線板（８）は、第１層（８ａ）、第２層（８ｂ）、第３層（８ｃ）および第４層（８ｄ）を順に備え、
　前記コイル（Ｌ）は、前記多層配線板内（８）の第１層（８ａ）と第３層（８ｃ）にそれぞれ形成された配線パターン（１０）をビア（Ｈ１～Ｈ７）によって構造的に接続した第１部分コイル（Ｌ１）と、前記第１部分コイル（Ｌ１）とは逆方向に巻回され前記多層配線板（８）内の第２層（８ｂ）と第４層（８ｄ）にそれぞれ形成された配線パターン（１０）をビア（Ｈ８～Ｈ１５）によって構造的に接続した第２部分コイル（Ｌ２）とを備えることを特徴とする請求項５に記載の駆動回路。
　前記多層配線板（１３）は、前記コイル（Ｌ）と共に前記主電流配線（６）を組み込んで構成されることを特徴とする請求項４ないし６の何れかに記載の駆動回路。
　前記スイッチング素子（Ｍ１）の制御端子に接続すると共に前記主電流配線（６）が形成された主電流通電基板（４）に形成された制御端子接続配線パターン（７）をさらに備え、
　前記制御端子接続配線パターン（７）と前記主電流配線（６）との間にスリット（１２）が設けられていることを特徴とする請求項１ないし７の何れかに記載の駆動回路。
　前記コイル（Ｌ）に生じる誘導起電圧をクランプするツェナーダイオード（Ｄ１，Ｄ２）をさらに備えたことを特徴とする請求項１ないし８の何れかに記載の駆動回路。
　前記信号源（Ｓ）をさらに備えたことを特徴とする請求項１ないし９の何れかに記載の駆動回路。