JPS6060763A - モノリシツク低電力ゼロ交差トライアツク - Google Patents
モノリシツク低電力ゼロ交差トライアツクInfo
- Publication number
- JPS6060763A JPS6060763A JP59173989A JP17398984A JPS6060763A JP S6060763 A JPS6060763 A JP S6060763A JP 59173989 A JP59173989 A JP 59173989A JP 17398984 A JP17398984 A JP 17398984A JP S6060763 A JPS6060763 A JP S6060763A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- thyristor
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/136—Modifications for switching at zero crossing in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Landscapes
- Electronic Switches (AREA)
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
本発明は、一般的にはスイッチング回路に関するもので
あシ、よυ詳細には、セロ交差点近傍で光学的にトリガ
ーが可能なサイリスタに関するものである。
あシ、よυ詳細には、セロ交差点近傍で光学的にトリガ
ーが可能なサイリスタに関するものである。
背景技術
トライアック・ドライバは、固体リレー、工業的制御、
モータ、ソレノイド、及び消費者機器の様な２２０ｖ交
流電線から電力を与えられる機器に対し論理システムの
中間面（ｉｎｔｇｒｆαｃｇ’） で、トライアックと
共に使用するように設計された。トライアック・ドライ
バは、それ自身が逆並列に接続されたトライアック又は
サイリスタであシ、単一ゲート端子又は光の適用の何れ
かにょシトリガされうる。
モータ、ソレノイド、及び消費者機器の様な２２０ｖ交
流電線から電力を与えられる機器に対し論理システムの
中間面（ｉｎｔｇｒｆαｃｇ’） で、トライアックと
共に使用するように設計された。トライアック・ドライ
バは、それ自身が逆並列に接続されたトライアック又は
サイリスタであシ、単一ゲート端子又は光の適用の何れ
かにょシトリガされうる。
高い主端子電圧値におけるトライアックのトリガリング
は、一般に雑音発生及び高い局部電流密度によるデバイ
スの早期故障の可能性のため望ましくない。其故に、交
流の主端子電圧のゼロ交差点に出来る限シ近い所でトラ
イブックをトリガするのは、望ましいことである。サイ
リスタを利用、！ するゼロ交ｆ９イツチング達成のため、多くの構成が設
計された。論理入力と主端子電圧及び負荷間に分離を提
供するため、一般に発光ダイオードが使用される。
は、一般に雑音発生及び高い局部電流密度によるデバイ
スの早期故障の可能性のため望ましくない。其故に、交
流の主端子電圧のゼロ交差点に出来る限シ近い所でトラ
イブックをトリガするのは、望ましいことである。サイ
リスタを利用、！ するゼロ交ｆ９イツチング達成のため、多くの構成が設
計された。論理入力と主端子電圧及び負荷間に分離を提
供するため、一般に発光ダイオードが使用される。
サイリスクが、横形トランジスタと共に縦形トランジス
タよシなる時には、高主端子電圧のトリガリングは、サ
イリスタのゲートと陰極間に接続サレタモノリシックｙ
ｏｓ形電界効果トランジスタ手段によシ抑止されていた
。然し、その降服電圧は、 ＭＯ５形電界効果トランジ
スタのゲート酸化膜の厚さによシ制限されている。ゲー
ト酸化膜が厚ければ厚いほど、しきい値電圧が増加する
から。
タよシなる時には、高主端子電圧のトリガリングは、サ
イリスタのゲートと陰極間に接続サレタモノリシックｙ
ｏｓ形電界効果トランジスタ手段によシ抑止されていた
。然し、その降服電圧は、 ＭＯ５形電界効果トランジ
スタのゲート酸化膜の厚さによシ制限されている。ゲー
ト酸化膜が厚ければ厚いほど、しきい値電圧が増加する
から。
降服電圧がよシ高いデバイスは、ゼロ交差効果を減少す
るであろう。
るであろう。
すでに既知のこの回路のＭＯ５形電界効果トランジスタ
のゲートは、サイリスタのベースに接続されていた。電
界効果トランジスタのゲートに現われる高電圧及びＰＭ
接合を横切るゲート金属の実行不能性は、各サイリスク
に追加のボンデング・バットの使用を強制した。
のゲートは、サイリスタのベースに接続されていた。電
界効果トランジスタのゲートに現われる高電圧及びＰＭ
接合を横切るゲート金属の実行不能性は、各サイリスク
に追加のボンデング・バットの使用を強制した。
それ故必要とされるものは、改良されたゼロ交差効果、
高い降服電圧及び以前に必要とされたものよ多少ないボ
ンデング・バットを具えたトライアック・ドライバであ
る。
高い降服電圧及び以前に必要とされたものよ多少ないボ
ンデング・バットを具えたトライアック・ドライバであ
る。
発明の要約
従って２本発明の目的は、改良されたゼロ交差効果を有
するトライアック・ドライバを提供することである。
するトライアック・ドライバを提供することである。
本発明の他の目的は、高い降服電圧を有するトライアッ
ク・ドライバを提供することである。
ク・ドライバを提供することである。
本発明のさらに他の目的は、より少ししかないボンデン
グ・バットを具えるトライアック・ドライバを提供する
ことである。
グ・バットを具えるトライアック・ドライバを提供する
ことである。
本発明の以上の目的及び他の目的を一形式にて実行する
場合、交流電圧の受電に適する第１及び第２端子を有す
る改良されたトライアック・ドライバが提供される。サ
イリスタは、その第１及び第２端子間に接続される。交
流電圧が実質的にゼロに近くない時、サイリスタを抑止
する手段がサイリスクに結合される。光起電ダイオード
は、サイリスタ抑止手段とに結合される。
場合、交流電圧の受電に適する第１及び第２端子を有す
る改良されたトライアック・ドライバが提供される。サ
イリスタは、その第１及び第２端子間に接続される。交
流電圧が実質的にゼロに近くない時、サイリスタを抑止
する手段がサイリスクに結合される。光起電ダイオード
は、サイリスタ抑止手段とに結合される。
本発明の、上記目的及び他の目的、特徴、及び利点は添
付図面に関連してなされる下記の詳細説明からよりよく
理解されるであろう。
付図面に関連してなされる下記の詳細説明からよりよく
理解されるであろう。
図面の詳細説明
第１図は、光活性化ゼロ交差トライブック・ドライバの
等測的概略図である。トランジスタ１はトランジスタ２
とともに、またトランジスタ１′はトランジスタ２′と
ともに、それぞれ、いわゆる背中合わせ゛または、逆並
列構成と云われる２個のサイリスクを形成する。サイリ
スタは各々単一のＰＮＰＮデバイスであるが、説明を容
易にするため２個のトランジスタで表示されることは理
解されるべきである。トランジスタ１，２を含むサイリ
スタに対する接続及び作動のみが、ここで説明されるで
あろう。然しプライム符号（′）指定を有する他のサイ
リスタも同様の形式にて接続され作動されるであろう。
等測的概略図である。トランジスタ１はトランジスタ２
とともに、またトランジスタ１′はトランジスタ２′と
ともに、それぞれ、いわゆる背中合わせ゛または、逆並
列構成と云われる２個のサイリスクを形成する。サイリ
スタは各々単一のＰＮＰＮデバイスであるが、説明を容
易にするため２個のトランジスタで表示されることは理
解されるべきである。トランジスタ１，２を含むサイリ
スタに対する接続及び作動のみが、ここで説明されるで
あろう。然しプライム符号（′）指定を有する他のサイ
リスタも同様の形式にて接続され作動されるであろう。
トランジスタ１のコレクタ及びベースは、トランジスタ
２のベース及びコレクタにそれぞれ接続される。トラン
ジスタ２のエミッタは、主端子３に接続され、トランジ
スタ１のエミッタは、主端子４に接続される。抵抗５は
トランジスタ１のベースと主端子４との間に結合され。
２のベース及びコレクタにそれぞれ接続される。トラン
ジスタ２のエミッタは、主端子３に接続され、トランジ
スタ１のエミッタは、主端子４に接続される。抵抗５は
トランジスタ１のベースと主端子４との間に結合され。
サイリスク感度を減少し、所望しない信号によるトリガ
リングを妨げるようにするためにあ トランジスタ２を
分路する。電界効果トランジスタ６は。
リングを妨げるようにするためにあ トランジスタ２を
分路する。電界効果トランジスタ６は。
そのソースをトランジスタ１のベースとトランジスタ２
のコレクタの両方に接続させ、ドレインを主端子４に接
続させ、トランジスタ１０ペース・エミッタ接合を分路
する。トランジスタ６は、主端子３，４間の電圧がゼロ
の時は導通せず、主端子６．４間の電圧がトランジスタ
乙のしきい値電圧以上の時導通になるエンハンスメント
形電界効果トランジスタであるのが好ましい。
のコレクタの両方に接続させ、ドレインを主端子４に接
続させ、トランジスタ１０ペース・エミッタ接合を分路
する。トランジスタ６は、主端子３，４間の電圧がゼロ
の時は導通せず、主端子６．４間の電圧がトランジスタ
乙のしきい値電圧以上の時導通になるエンハンスメント
形電界効果トランジスタであるのが好ましい。
光起電ダイオード７は、その陰極をトランジスタスは、
主端子４に接続される。
主端子４に接続される。
このようにして、ＭＯ５形電界効果トランジスタを使用
する１つの利点は、サイリスタがオフ状態にある時、は
んの微少電流のみを引出すことである。通常の発光ダイ
オード（図示せず）は、バイポーラトランジスタ１，２
と結合し、それによシサイリスタをスイッチ・オンさせ
る光子源として働く。発光ダイオードは、既知の技術に
よシサイリスタと同一のカプセル封入内に置かれるであ
ろう。
する１つの利点は、サイリスタがオフ状態にある時、は
んの微少電流のみを引出すことである。通常の発光ダイ
オード（図示せず）は、バイポーラトランジスタ１，２
と結合し、それによシサイリスタをスイッチ・オンさせ
る光子源として働く。発光ダイオードは、既知の技術に
よシサイリスタと同一のカプセル封入内に置かれるであ
ろう。
主端子３の電圧が高い時は、大部分の電圧は。
逆バイヤス状態にあるダイオード７に印加される。
ダイオード７に、トランジスタ１のコレクタ接合と同一
の接合深さ及び同様の幾何学構造を持たせることによシ
アトランジスタ乙のしきい値電圧は。
の接合深さ及び同様の幾何学構造を持たせることによシ
アトランジスタ乙のしきい値電圧は。
ゼロ交差効果を最大にするように制御される。
発光ダイオードがオフで、主端子６．４の交流電圧が高
い時には、ダイオード７の漏れ電流は、トランジスタ６
．８の固有のゲート・キャパシタンス（容量）を充電す
るであろう。トランジスタ８のしきい値電圧は、トラン
ジスタ６のしきい値電圧よシ大きくなるように設計され
る。トランジスタ６．８に印加される電圧が、ひとたび
トランジスタ８のしきい値電圧よシ大きくなれば、トラ
ンジスタ８は導通し、トランジスタ乙のゲート電荷を放
電するであろう。
い時には、ダイオード７の漏れ電流は、トランジスタ６
．８の固有のゲート・キャパシタンス（容量）を充電す
るであろう。トランジスタ８のしきい値電圧は、トラン
ジスタ６のしきい値電圧よシ大きくなるように設計され
る。トランジスタ６．８に印加される電圧が、ひとたび
トランジスタ８のしきい値電圧よシ大きくなれば、トラ
ンジスタ８は導通し、トランジスタ乙のゲート電荷を放
電するであろう。
発光ダイオードがオンで、主端子６，４の電圧が高い時
は、光起電ダイオード７は、電流源として働キ、トラン
ジスタ６のゲート・キャパシタンス（容量）を充電する
。それ故、トランジスタ６は導通になるであろう、また
サイリスタのラッチ動作は抑止される。主端子３，４の
交流電圧が減少すれば、ダイオード７の陰極上の電圧は
、その陽極電圧より低くなるであろう。そこでトランジ
スタ６は導通を停止し、トライアックはラッチするであ
ろう。
は、光起電ダイオード７は、電流源として働キ、トラン
ジスタ６のゲート・キャパシタンス（容量）を充電する
。それ故、トランジスタ６は導通になるであろう、また
サイリスタのラッチ動作は抑止される。主端子３，４の
交流電圧が減少すれば、ダイオード７の陰極上の電圧は
、その陽極電圧より低くなるであろう。そこでトランジ
スタ６は導通を停止し、トライアックはラッチするであ
ろう。
一般に背面結合のサイリスタの動作は下記の通りである
。発光ダイオードがトリガリング手段を提供し、しかも
主端子３，４の交流電圧が高い時には、トランジスタ６
、Ｂ、６’、８’の抑止作用にょ凱サイリスクはラッチ
しないであろう。発光ダイオードがトリガリング手段を
提供し、主端子３，４の交流電圧が低い時、即ち殆んど
ゼロ交差点の近傍にある時には、トランジスタ６．８．
６’、Ｂ’はサイリスタを抑止せず、ラッチング作用が
おこるであろう。トランジスタ１，２を含むサイリスタ
は、主端子３の電圧が正の時に機能し、トランジスタ１
！。
。発光ダイオードがトリガリング手段を提供し、しかも
主端子３，４の交流電圧が高い時には、トランジスタ６
、Ｂ、６’、８’の抑止作用にょ凱サイリスクはラッチ
しないであろう。発光ダイオードがトリガリング手段を
提供し、主端子３，４の交流電圧が低い時、即ち殆んど
ゼロ交差点の近傍にある時には、トランジスタ６．８．
６’、Ｂ’はサイリスタを抑止せず、ラッチング作用が
おこるであろう。トランジスタ１，２を含むサイリスタ
は、主端子３の電圧が正の時に機能し、トランジスタ１
！。
２′を含むサイリスクは、主端子４の電圧が正の時に機
能するであろうことは、容易に理解できるであろう。
能するであろうことは、容易に理解できるであろう。
今まで、改良されたゼロ交差効果、高い降服電圧及びこ
れまで要したボンディング・バットよシ少寿いボンティ
ング・バットを具えるトライアック・ドライバが提供さ
れたことが理解さるべきである。
れまで要したボンディング・バットよシ少寿いボンティ
ング・バットを具えるトライアック・ドライバが提供さ
れたことが理解さるべきである。
第１図は１本発明の好ましい実施例の概略図である。
１．２は逆並列構成のサイリスタ
１ ’ 、２’は逆並列構成のサイリスタ３．４は主端
子 ６、Ｂ、６’、Ｂ’ ハエンハンスメント形電界効果ト
ランジスタ ７．７′ はダイオード 特許出願人 モトローラ・インコーポレーテツド代理人
弁理士玉蟲久五部
子 ６、Ｂ、６’、Ｂ’ ハエンハンスメント形電界効果ト
ランジスタ ７．７′ はダイオード 特許出願人 モトローラ・インコーポレーテツド代理人
弁理士玉蟲久五部
Claims (1)
- 【特許請求の範囲】 １、陽極を第１端子に結合させ、陰極を第２端子に結合
させ、かつベース及びゲートを有する第１サイリスタ；
電流搬送電極を前記第１サイリスタのゲートと陰極間に
接続させた第１電界効果トランジスタ；陰極を前記ベー
スに接続させ、陽極を前記第１電界効果トランジスタの
前記ゲートに接続させた第１光起電ダイオード、を具え
る仁とを特徴とする交流電圧の受電に適合する第１端子
及び第２端子を有するモノリシック・トライブック・ド
ライバ。 ２、電流搬送電極を、前記第１電界効果トランジスタの
ゲートと前記第２端子間に接続させ、ゲートを前記第１
光起電ダイオード前記陽極に接続させた第２電界効果ト
ランジスタを更に具える特許請求の範囲第１項記載のト
ライアック・ドライバ、。 ６、陽極を前記第２端子に接続させ、陰極を前記第１端
子に接続させ、かつベース及びゲートを有する第２ザイ
リスタ；電流搬送電極を前記第２サイリスタの前記ゲー
トと前記陰極間に接続させた第６電界効果トランジスタ
；陰極を前記ベースに接続させ、陽極を前記第６電界効
果トランジスタの前記ゲートに接続させた第２光起電ダ
イオード、を更に具える特許請求の範囲第２項記載のト
ライアック・ドライバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/525,196 US4553041A (en) | 1983-08-22 | 1983-08-22 | Monolithic zero crossing triac driver |
| US525196 | 2000-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060763A true JPS6060763A (ja) | 1985-04-08 |
| JPH0444848B2 JPH0444848B2 (ja) | 1992-07-23 |
Family
ID=24092318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173989A Granted JPS6060763A (ja) | 1983-08-22 | 1984-08-21 | モノリシツク低電力ゼロ交差トライアツク |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4553041A (ja) |
| EP (1) | EP0141926B1 (ja) |
| JP (1) | JPS6060763A (ja) |
| DE (1) | DE3484169D1 (ja) |
| HK (1) | HK77695A (ja) |
| SG (1) | SG38193G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210040451A (ko) * | 2018-11-12 | 2021-04-13 | 오므론 가부시키가이샤 | 센서 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884681A (en) * | 1988-10-28 | 1989-12-05 | Ethicon, Inc. | Retainer for surgical sutures |
| US5204541A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Gated thyristor and process for its simultaneous fabrication with high- and low-voltage semiconductor devices |
| US5686857A (en) * | 1996-02-06 | 1997-11-11 | Motorola, Inc. | Zero-crossing triac and method |
| KR20140077499A (ko) * | 2012-12-14 | 2014-06-24 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3777188A (en) * | 1972-09-15 | 1973-12-04 | Motorola Inc | Light sensitive gating of trial near or at zero crossing point |
| US4015143A (en) * | 1974-03-11 | 1977-03-29 | Hitachi, Ltd. | Semiconductor switch |
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| JPS5233466A (en) * | 1975-09-10 | 1977-03-14 | Hitachi Ltd | Semiconductor switch |
| US4084110A (en) * | 1975-10-01 | 1978-04-11 | Hitachi, Ltd. | Semiconductor switch |
| US4396932A (en) * | 1978-06-16 | 1983-08-02 | Motorola, Inc. | Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other |
| JPS55133131A (en) * | 1979-04-04 | 1980-10-16 | Toshiba Corp | Solid-state switch unit |
| DE2922301C2 (de) * | 1979-05-31 | 1985-04-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtsteuerbarer Thyristor und Verfahren zu seiner Herstellung |
| US4295058A (en) * | 1979-06-07 | 1981-10-13 | Eaton Corporation | Radiant energy activated semiconductor switch |
| JPS5636228A (en) * | 1979-08-31 | 1981-04-09 | Fujitsu Ltd | Photo coupling element |
-
1983
- 1983-08-22 US US06/525,196 patent/US4553041A/en not_active Expired - Lifetime
-
1984
- 1984-08-09 DE DE8484109496T patent/DE3484169D1/de not_active Expired - Lifetime
- 1984-08-09 EP EP84109496A patent/EP0141926B1/en not_active Expired - Lifetime
- 1984-08-21 JP JP59173989A patent/JPS6060763A/ja active Granted
-
1993
- 1993-04-06 SG SG381/93A patent/SG38193G/en unknown
-
1995
- 1995-05-18 HK HK77695A patent/HK77695A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210040451A (ko) * | 2018-11-12 | 2021-04-13 | 오므론 가부시키가이샤 | 센서 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444848B2 (ja) | 1992-07-23 |
| EP0141926A2 (en) | 1985-05-22 |
| SG38193G (en) | 1993-06-11 |
| EP0141926B1 (en) | 1991-02-27 |
| EP0141926A3 (en) | 1987-04-29 |
| DE3484169D1 (de) | 1991-04-04 |
| US4553041A (en) | 1985-11-12 |
| HK77695A (en) | 1995-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180762B2 (en) | Cascoded rectifier | |
| US3614474A (en) | Semiconductor power-switching apparatus | |
| US6963087B2 (en) | Pulsed bistable bidirectional electronic switch | |
| US4603268A (en) | Totem pole output circuit with reduced current spikes | |
| JPH0449266B2 (ja) | ||
| JPS6060763A (ja) | モノリシツク低電力ゼロ交差トライアツク | |
| US4339670A (en) | Zero voltage switching AC relay circuit | |
| US3927332A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| JPH07108098B2 (ja) | 電力用半導体モジュール | |
| US5440440A (en) | High current solid state AC relay with low EMI emission | |
| US4398205A (en) | Gate turn-off device with high turn-off gain | |
| JPH09213960A (ja) | Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造 | |
| Biswas et al. | An autoprotecting gate drive circuit for GTO thyristors | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JP2000200909A (ja) | 制御されたｄｉ／ｄｔを有するパワ―・スイッチ | |
| US4550365A (en) | Static semi-conductor electrical energy converter apparatus | |
| JP2744015B2 (ja) | 半導体スイツチング装置 | |
| EP0401587A2 (en) | Monolithic zero crossing triac driver | |
| JP3657676B2 (ja) | 切換えスイッチング手段と双方向性切換えスイッチング手段 | |
| JPH0345011A (ja) | 複合半導体装置およびスイッチング回路 | |
| GB2069255A (en) | Thyristor circuit | |
| JPS6245220A (ja) | 増幅ゲ−ト型ゲ−トタ−ンオフサイリスタ装置 | |
| JPS5933872A (ja) | 逆導通型半導体装置 | |
| Krishna | Silicon Controlled Rectifiers |