JPH0444848B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般的にはスイツチング回路に関す
るものであり、より具体的には、ゼロクロスポイ
ント（交差点）（zero−crossing point）近傍で
光学的にトリガ可能な（optically triggerable）
モノリシツク低電力ゼロ交差（クロス）トライア
ツクに関するものである。

〔従来の技術〕

トライアツク・ドライバは例えば固体リレー、
工業用制御技術、モータ、ソレノイド、及び消費
者用機器（consumer appliance）の様な220V交
流電源ラインから電力を供給される機器に対し論
理システムのインタフエース（interface）回路
内におけるトライアツクと共に使用するように設
計されている。トライアツク・ドライバは、それ
自身が逆並列に接続されたトライアツク或いはサ
イリスタであり、単一のゲート端子或いは光の照
射のいずれかによつてトリガされるものである。

主端子電圧（main terminal voltages）の高
い電圧値においてトライアツクをトリガ（点弧）
することは、一般的に雑音の発生原因となり、ま
た局部集中電流密度が高くなるためデバイスが早
期に故障する可能性を伴うため望ましいものでは
ない。従つて、交流の主端子電圧のゼロクロスポ
イント（交差点）に出来るだけ近くでトライアツ
クをトリガすることが望ましい。サイリスタを利
用するゼロクロスポイント（交差点）スイツチン
グを達成するためには、数多くの構成方法が設計
されている。論理入力と主端子電圧及び負荷間を
電気的に絶縁分離するため、一般に発光ダイオー
ドが使用されている。

サイリスタが、横形トランジスタと組み合わさ
れた縦形トランジスタから形成されている場合に
は、高主端子電圧においてサイリスタをトリガす
ることは、サイリスタのゲートと陰極間に結合さ
れたモノリシツクのMOS電界効果トランジスタ
によつて抑制されていた。しかしながら、その降
伏電圧はMOS電界効果トランジスタのゲート酸
化膜の厚さによつて制限されている。ゲート酸化
膜が厚ければ厚いほど、MOS電界効果トランジ
スタのしきい値電圧が増加するから、降伏電圧が
より高いデバイスでは、ゼロ交差効果（zero−
crossins effect）が減少するであろう。

第３図は、先行技術を示す回路でであり、同図
においてトランジスタＴ１及びＴ２から成るサイ
リスタを示しており、サイリスタのアノードとカ
ソードは、夫々端子１０及び２０に結合（接続）
され、そのサイリスタのゲートは、回路のアノー
ド３０に接続されている。主端子の高電圧におけ
るトリガリングは、サイリスタのゲートとカソー
ドの間に接続されているMOS電界効果トランジ
スタＴ３により抑制される。然しながら、降伏電
圧（breakdown voltage）は、トランジスタＴ
３のゲート酸化物の厚さにより制限される。

すでに既知のこの回路のMOS電界効果トラン
ジスタのゲートは、サイリスタのベースに接続さ
れていた。そのため電界効果トランジスタのゲー
トに現われる高電圧、及びPN接合間のゲート電
極の実行不可能性は、各サイリスタに対して追加
のボンデングパツドを使用することを強制した。

従つて、必要とされることは、改良されたゼロ
クロス（交差）効果、より高い降伏電圧及び以前
に必要とされたものよりも少ない数のボンデン
グ・パツドを具えたトライアツク・ドライバであ
る。

〔発明が解決しようとする課題〕

従つて、本発明の目的は、改良されたゼロクロ
ス（交差）効果を有するトライアツク・ドライバ
を提供することである。

本発明の他の目的は、より高い降伏電圧を有す
るトライアツク・ドライバを提供することであ
る。

本発明の更に別の目的は、より少ない数のボン
デング・パツドを有するトライアツク・ドライバ
を提供することである。

本発明の以上の目的及び他の目的を１つの形式
において実現する場合には、交流電圧の受信に適
合する第１及び第２の端子を有する改良されたト
ライアツク・ドライバが提供されている。サイリ
スタは、その第１及び第２の端子間に接続され
る。交流（AC）電圧が実質的にゼロ近傍にない
時には、サイリスタを抑止する手段がサイリスタ
に結合されている。光起電（photovoltaic）ダイ
オードが、サイリスタ及びサイリスタ抑止手段に
結合されている。

〔発明の概要〕

背中合せ接続（逆並列接続）のサイリスタを具
え、それらのゲートが、全体の感度を減少するた
めの抵抗と、第１電界効果トランジスタとの両方
によつて分路（shunt）される光学的に励起され
るモノリシツク・ゼロ交差トライアツク・ドライ
バが開示されている。第２電界効果トランジスタ
は、第１電界効果トランジスタのゲートを分路
（shunt）する。光起電ダイオードは、サイリスタ
のベースと、第１、第２電界効果トランジスタの
ゲートとの間に結合（接続）され、第１電界効果
トランジスタのゲート容量を充電（charge）す
る電流源としての働きをする。

本明細書における技術用語は次のように定義さ
れる。降伏電圧は、PN接合を流れる逆方向電流
が急激に増加する点におけるPN接合両端に印加
される所定の逆方向電圧として定義される。ま
た、電界効果トランジスタの降伏電圧は、そのト
ランジスタのゲート酸化膜の厚さにより制限され
る。

ゼロクロス（交差）効果は、交流の主端子電圧
のゼロクロス（交差）点に出来るだけ近づけてト
ライアツクをトリガし、その結果として雑音の発
生や装置（デバイス）の故障を最小限に止めるこ
とが望ましい。従つて、ゼロクロス（交差）効果
は、トライアツクが交流の主端子に印加された電
圧のゼロクロス（交差）点の近傍でトリガされる
時に生じる効果である。

本発明の上記の目的及び他の目的、特徴、及び
利点は添付図面に関連してなされる下記の詳細な
説明からよりよく理解されるであろう。

〔実施例〕

第１図は、光学的に励起されるゼロクロス（交
差）トライアツク及びそのドライバの等価的概略
図である。トランジスタ１はトランジスタ２とと
もに１つのサイリスタを構成し、またトランジス
タ１′はトランジスタ２′とともに別のサイリスタ
を構成し、しかもそれぞれ、いわゆる背中合わせ
（back to back）即ち、逆並列接続構成によつて
２個のサイリスタからなるトライアツクを形成し
ている。サイリスタは各々単一のPNPNデバイ
スであるが、説明を容易にするため２個のトラン
ジスタで表示されることは理解されるべきであ
る。トランジスタ１及び２からなるサイリスタに
対する接続構成及び動作のみをここで説明する。
しかしながら、プライム符号（′）表示を有する
他の１′及び２′からなるサイリスタも同様の形式
にて接続されかつ動作されることは明らかであろ
う。トランジスタ１のコレクタ及びベースは、ト
ランジスタ２のベース及びコレクタにそれぞれ接
続されている。トランジスタ２のエミツタは、主
端子３に接続され、トランジスタ１のエミツタ
は、主端子４に接続されている。抵抗５はトラン
ジスタ１のベースと主端子４との間に結合され、
サイリスタの感度を低減化し、雑音信号等の望ま
ない信号によつて誤点弧することを防止するため
に、トランジスタ１のエミツタ・ベース間を分路
（shunt）している。MOS電界効果トランジスタ
６はそのソースをトランジスタ１のベースとトラ
ンジスタ２のコレクタとの両方に接続され、ドレ
インを主端子４に接続させ、トランジスタ１のベ
ース・エミツタ接合を分路（shunt）している。
トランジスタ６は、主端子３及び４間の交流
（AC）電圧がゼロの時は導通せず、主端子３及び
４間の交流（AC）電圧がトランジスタ６のしき
い値電圧以上の時には導通になるエンハンスメン
ト形電界効果トランジスタであることが好まし
い。

受光用の光起電ダイオード（phtovoltaic
diode）７はそのカソードをトランジスタ１のコ
レクタとトランジスタ２のベースとの両方に接続
させている。ダイオード７のアノードは、トラン
ジスタ６のゲート及び、電界効果トランジスタ８
のドレイン及びゲートに接続されている。トラン
ジスタ８のソースは主端子４に接続されている。

このようにして、MOS電界効果トランジスタ
を使用する１つの利点は、サイリスタがそのオフ
（遮断）状態である時には、極く微少な電流しか
導通させないということである。通常の発光ダイ
オード（LED）（図示せず）は、バイポーラトラ
ンジスタ１及び２と結合するフオトン（光子）源
としての働きをし、それによつてサイリスタがス
イツチ・オンされる。発光ダイオードは、既知の
技術によりサイリスタと同一のカプセル（パツケ
ージ）封入内に配置されていてもよい。

主端子３の電圧が高電圧レベルの時には、大部
分の電圧は、逆バイアス状態にあるダイオード７
の両端に印加される。ダイオード７に、トランジ
スタ１のコレクタ接合と同一の接合深さ及び同様
の幾何学的構造を持たせることによつて、トラン
ジスタ６のしきい値電圧は、ゼロクロス（交差）
効果（zero−crossing effect）を最大にするよう
に制御可能である。

次に本発明についてその動作を簡単に説明す
る。主端子３と４の電圧が高く、入射光が回路を
照射していない（発光ダイオードがオフ）場合、
追加の正孔（holes）及び電子は発生しない。ダ
イオード７はトランジスタ６と８のゲートに漏れ
電流だけを供給する。MOSトランジスタ６のゲ
ートの電圧は、そのしきい値電圧まで充電され、
導電性をおびることによつてサイリスタ（トラン
ジスタ１と２）がラツチするのを妨げる。

このことは、図面の第２図Ａ、第２図Ｂに示さ
れている。第２図Ａが主端子３と４を交差して生
じる電圧を表わし、一方第２図Ｂは入射光なしで
MOSトランジスタ６のゲートに生じる電圧を表
わしている。水平の点線は、MOSトランジスタ
６のしきい値電圧とトランジスタ１のベース・エ
ミツタ電圧を合せた電圧（V_T6＋V_BE(1)）に実質
的に等しい正のゼロ交差ウインドー（window）
しきい値を表わしている。特に発光ダイオードが
オフである時、トランジスタ６のゲートの電圧は
ダイオード７の漏れ電流によつてゆつくりと充電
され、このゲートの電圧がそのしきい値電圧
（V_T(6)）を超えるとトランジスタ６は導電性とな
る。

第２図Ｃを参照し、時間t₁で入射光が励起され
（activated）、回路を照射すると仮定する。追加
の正孔及び電子が生じ、それらはトランジスタ１
とダイオード７によつて効果的に集められ、更に
トランジスタ１のベース・コレクタ接合点とダイ
オード７のPN接合点は電流源（current
sources）として動作する。MOSトランジスタ６
のゲート電圧は、ダイオード７によつて時間t₁で
急速に増加し、そのしきい値電圧を即座に超え、
それによつてトランジスタ１のベース・エミツタ
接合点から離れて電流を分路するMOSトランジ
スタ６をターンオンする。これはサイリスタ（ト
ランジスタ１と２）を抑止する効果を持つてい
る。

しかし時間t₂では、主端子３と４の電圧は所定
の電圧（正のゼロ交差ウインドーしきい値）以下
に下がり、MOSトランジスタ６のゲート電圧は
そのしきい値電圧以下まで低下し、MOSトラン
ジスタ６はターンオフする。その結果、電流はも
はやトランジスタ１のベースからわきへ分路され
ず、トランジスタ１はターンオンし、それによつ
てサイリスタをラツチする。

要するに、回路が照射されていると仮定して、
端子３と４の電圧が高い場合、サイリスタがラツ
チすることはない。なぜなら、MOSトランジス
タ６が導通してトランジスタ１のベースからわき
へ電流を分路（shunt）するからである。しかし
端子３と４の電圧が所定の電圧以下に低下してい
る時、トランジスタ６はオフとなる。トランジス
タ１はターンオンするためにベースでベース・エ
ミツタ電圧を必要とするだけなので、トランジス
タ１は導通し、それによつてサイリスタをラツチ
する。その結果、本発明のゼロ交差ウインドーは
希望通りに狭められる。

発光ダイオード（示されていない）からの入射
光は、第１図に示されている回路を含むダイ
（die）全体を照射する。照射されると周知のよう
に正孔と電子の対がつくり出される。回路上のト
ランジスタ及びダイオードはすべてこれらの正孔
と電子を集めようとする傾向を持つ。しかしこれ
ら正孔や電子に対し、これをよりよく受け入れる
構成部分は、照射の時に逆バイアスとなる部分で
ある。その理由は、デプレシヨンの領域が大きい
のでそれによつて正孔あるいは電子を効率的に集
めることができるからである。

発光ダイオード（LED）がオフ状態で、主端
子３及び４間の交流（AC）電圧が高電圧レベル
の時には、ダイオード７の漏れ電流によつて、
MOSトランジスタ６及び８の固有ゲート・キヤ
パシタンス（容量）が充電されるであろう。
MOSトランジスタ８のしきい値電圧はMOSトラ
ンジスタ６のしきい値電圧よりも大きくなるよう
に設計されている。MOSトランジスタ６及び８
のゲートに印加される電圧がMOSトランジスタ
８のしきい値電圧よりも大きい場合には、MOS
トランジスタ８は導通し、MOSトランジスタ６
のゲートに蓄積された電荷を放電するであろう。

発光ダイオードがオン状態で、主端子３及び４
の交流（AC）電圧が高電圧レベルの時には、受
光用の光起電ダイオード７は、電流源として働
き、MOSトランジスタ６のゲート・キヤパシタ
ンス（容量）を充電する。従つて、MOSトラン
ジスタ６は導通し、またサイリスタのラツチアツ
プ動作が抑制れるであろう。主端子３及び４間の
交流（AC）電圧が減少すると、受光用の光起電
ダイオード７のカソード上の電圧は、そのアノー
ド上の電圧よりも低くなるであろう。そこで
MOSトランジスタ６は導通を停止し、トライア
ツクはラツチアツプするであろう。

一般に背中合わせに逆並列接続（back to
back）されたサイリスタからなるトライアツク
の動作は下記の通りである。発光ダイオードがト
リガ手段として動作する場合であつても、主端子
３及び４間の交流（AC）電圧が高電圧レベルに
ある時には、MOSトランジスタ６，８，６′，
８′によるサイリスタをオフ状態に保持する抑制
作用によつて、サイリスタはラツチアツプしない
であろう。発光ダイオードがトリガ手段として動
作し、しかも主端子３及び４間の交流（AC）電
圧が低い電圧レベルにある時、即ち殆どゼロクロ
ス（交差）点（zero−crossing point）の近傍に
ある時には、MOSトランジスタ６，８，６′，
８′はサイリスタのオフ状態を保持せず、サイリ
スタのラツチアツプ動作が起こるであろう。バイ
ポーラトランジスタ１及び２からなるサイリスタ
は、主端子３上の交流（AC）電圧が正電圧の時
に機能し、バイポーラトランジスタ１′及び２′か
らなるサイリスタは、主端子４上の交流（AC）
電圧が正電圧の時に機能するということは、容易
に理解できるであろう。

今まで、改良されたゼロ交差効果（zero−
crossing effect）、より高い降伏電圧及びこれま
でに要したボンデイング・パツド数よりも少ない
ボンデイング・パツド数を有するトライアツク・
ドライバが提供されたということが理解されるで
あろう。

【図面の簡単な説明】

第１図は、本発明の好ましい実施例の概略図で
ある。第２図Ａ，Ｂ，Ｃは、本発明の実施例の動
作説明用の図である。第３図は、従来のトライア
ツクの簡単な回路を示す。 １，２…バイポーラトランジスタで回路的に表
示した１つのPNPNサイリスタ、１′，２′…バ
イポーラトランジスタで回路的に表示した別の
PNPNサイリスタ、１，２，１′，２′…トライ
アツク、３，４…交流（AC）電圧が印加される
主端子、５，５′…シヤント（分路、shunt）抵
抗、６，８，６′，８′…エンハンスメント形
MOS電界効果トランジスタ、７，７′…受光用の
光起電ダイオード（phot ovoltaic diode）。

Claims (1)

1. 【特許請求の範囲】 １ 第１の端子に結合されたアノードと、第２の
   端子に結合されたカソードと、ベース及びゲート
   を有する第１のサイリスタと、 前記第１のサイリスタの前記ゲートと前記カソ
   ード間に結合された電流導通用の電極を有する第
   １の電界効果トランジスタと、及び 前記ベースに結合されたカソードと、前記第１
   の電界効果トランジスタの前記ゲートに結合され
   たアノードとを有する第１の光起電ダイオードと
   を具えることを特徴とし、交流電圧を受電する前
   記第１の端子及び前記第２の端子を有する、モノ
   リシツク低電力ゼロ交差トライアツク。 ２ 前記第１の電界効果トランジスタの前記ゲー
   トと前記第２の端子間に結合された電流導通用の
   電極と、前記第１の光起電ダイオードの前記アノ
   ードに結合されたゲートとを有する第２の電界効
   果トランジスタを更に具える特許請求の範囲第１
   項記載のモノリシツク低電力ゼロ交差トライアツ
   ク。 ３ 前記第２の端子に結合されたアノードと、前
   記第１の端子に結合されたカソードと、ベース及
   びゲートとを有する第２のサイリスタと、 前記第２のサイリスタの前記ゲートと前記カソ
   ード間に結合された電流導通用の電極を有する第
   ３の電界効果トランジスタと、及び 前記ベースに結合されたカソードと前記第３の
   電界効果トランジスタの前記ゲートに結合された
   アノードとを有する第２の光起電ダイオードを更
   に具える特許請求の範囲第２項記載のモノリシツ
   ク低電力ゼロ交差トライアツク。