JPH08340129A - 半導体装置の駆動方法及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング素子を高速で光駆動するととも
にスイッチング素子の動作の信頼性を高める光駆動方法
及び光駆動型半導体装置を提供する。 【解決手段】 光駆動型半導体装置には、電圧駆動型ス
イッチング素子１が設けられている。この電圧駆動型ス
イッチング素子１のゲートを充電するための充電用スイ
ッチング素子６と、放電するための放電用スイッチング
素子７とが設けられる。光起電素子８は、受光により光
起電力を生じ、上記充電用及び放電用スイッチング素子
６，７を駆動制御する。一方、電圧駆動型スイッチング
素子１の陰極と陽極との間には、容量体１９，２０、抵
抗体２１，２２、及び逆流防止用ダイオード２３により
構成された、中間電圧を発生する電源回路３が設けられ
る。この中間電圧は、上記充電用スイッチング素子６に
供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の駆動
方法および半導体装置に関する。

【０００２】

【従来の技術】図１６は、従来の光駆動型半導体装置の
概略構成を示す模式図である。この光駆動型半導体装置
は、大きく分けて、負荷抵抗２に接続された出力用の電
圧駆動型スイッチング素子としてのＮチャネルエンハン
スメント型パワーＭＯＳＦＥＴ(metal oxide semicondu
ctor field effect transistor) １と、このパワーＭＯ
ＳＦＥＴ１を光駆動する光駆動部４と、パワーＭＯＳＦ
ＥＴ１のゲート電圧源であるゲート用電源部３とから構
成されている。

【０００３】光駆動部４は、光駆動用発光ダイオード９
により駆動される光駆動用フォトダイオードアレイ８
と、ゲート電荷放電用抵抗１０と、ＣＭＯＳ(complemen
tary metal oxide semiconductor) ロジック５とから構
成されている。ＣＭＯＳロジック５はＰチャネルデプレ
ッション型ＭＯＳＦＥＴ６ａとＮチャネルエンハンスメ
ント型ＭＯＳＦＥＴ７ａとからなる。また、ゲート用電
源部３は、外部ゲート用電源１１から構成されている。

【０００４】この光駆動型半導体装置の動作は以下の通
りである。すなわち、光駆動用発光ダイオード９から光
が発せられていない時には、Ｐチャネルデプレッション
型ＭＯＳＦＥＴ６ａとＮチャネルエンハンスメント型Ｍ
ＯＳＦＥＴ７ａとの共通ゲートは接地電位となるので、
Ｐチャネルデプレッション型ＭＯＳＦＥＴ６ａは導通
し、Ｎチャネルエンハンスメント型ＭＯＳＦＥＴ７ａは
非導通となる。その結果、ゲート用電源部３から正バイ
アスがパワーＭＯＳＦＥＴ１のゲートに印加され、パワ
ーＭＯＳＦＥＴ１が導通となる。

【０００５】一方、光駆動用発光ダイオード９が発光し
ている時には、上記共通ゲートが光駆動用フォトダイオ
ードアレイ８による光起電力で正バイアスされ、ＭＯＳ
ＦＥＴ６ａは非導通となり、ＭＯＳＦＥＴ７ａが導通と
なる。その結果、パワーＭＯＳＦＥＴ１のゲートに蓄積
されていた電荷はＭＯＳＦＥＴ７ａを通って排出され、
パワーＭＯＳＦＥＴ１は非導通となる。

【０００６】しかしながら、この種の従来の光駆動型半
導体装置には以下のような問題があった。すなわち、Ｃ
ＭＯＳロジック５の切り替え時に過渡的にＭＯＳＦＥＴ
６ａとＭＯＳＦＥＴ７ａとが同時に導通し、これらＭＯ
ＳＦＥＴ６ａ，７ａを通じて短絡電流が回路中に流れ、
パワーＭＯＳＦＥＴ１のゲート充放電が遅れてしまう。
このため、高速な光駆動が困難となる。また、直流送電
などでパワーＭＯＳＦＥＴ１の代わりに例えば電圧駆動
型サイリスタを多数直列接続する場合では、各ゲート用
電源部の間を絶縁トランスで絶縁する必要があり、装置
が大型化してしまう。

【０００７】図１７は、従来の別の光駆動型半導体装置
の概略構成を示す模式図である。この光駆動型半導体装
置では、ゲート用電源部３として、フォトダイオードア
レイ１２による光起電力を利用している。

【０００８】すなわち、発光ダイオード電源１５により
発光ダイオードアレイ１４が発光されると、その光をフ
ォトダイオードアレイ１２が受ける。これによりフォト
ダイオードアレイ１２で生じる光起電力によってゲート
電源用充電コンデンサ１３が充電される。このように構
成すれば、電圧駆動型サイリスタなどを多数直列接続す
る場合でも、各フォトダイオードアレイ１２間を容易に
絶縁させることができるので、絶縁トランスを用いる必
要はない。

【０００９】しかしながら、この種の従来の光駆動型半
導体装置には以下のような問題があった。すなわち、フ
ォトダイオードアレイ１２における光電変換の効率が非
常に低いためにコンデンサ１３を充電する電流が小さく
なる。このため、ゲート電源用充電コンデンサ１３の充
電に時間がかかり、パワーＭＯＳＦＥＴ１を高速で光駆
動することができなくなってしまう。

【００１０】さらに、図１６や図１７のような光駆動型
半導体装置では、電圧立ち上がり率ｄｖ／ｄｔが急峻で
あったり、複数のパワーＭＯＳＦＥＴ１を直列接続した
場合に高圧側のパワーＭＯＳＦＥＴのアノード電圧が変
動したりすると、パワーＭＯＳＦＥＴ１が誤点弧してし
まい、信頼性が低い。

【００１１】

【発明が解決しようとする課題】このように、従来の光
駆動型半導体装置にあっては、ＣＭＯＳロジックの過渡
短絡により、パワーＭＯＳＦＥＴやＩＧＢＴ(insulated
-gate bipolar transistor) 等の絶縁ゲート構造を有す
る電圧駆動型スイッチング素子のゲート充放電が遅れ、
高速な光駆動が困難であるという問題があった。また、
電圧駆動型スイッチング素子を多数直列接続すると装置
が大型化するという問題があった。

【００１２】さらに、電圧駆動型スイッチング素子の誤
点弧が起きやすく、動作の信頼性が低いという問題もあ
った。本発明は上記実情に鑑みてなされたもので、その
目的は、スイッチング素子を高速で駆動でき、装置全体
の小型化が可能な半導体装置の駆動方法及び半導体装置
を提供することにある。また、本発明の他の目的は、ス
イッチング素子の動作の信頼性が高い半導体装置の駆動
方法及び半導体装置を提供することにある。

【００１３】

【課題を解決するための手段】本発明の第１の観点に係
る半導体装置の駆動方法は、電圧駆動型スイッチング素
子と、前記電圧駆動型スイッチング素子の陰極と陽極と
の間に接続されかつ容量体、抵抗体、及び逆流防止用ダ
イオードを備えた電源回路と、前記電圧駆動型スイッチ
ング素子のゲートを充電するための充電用スイッチング
素子と、前記電圧駆動型スイッチング素子のゲートを放
電するための放電用スイッチング素子と、前記充電用及
び放電用スイッチング素子を駆動制御するための光起電
素子とを具備した半導体装置の駆動方法であって、前記
電圧駆動型スイッチング素子の陰極と陽極との間に電圧
を印加するステップと、前記電源回路より中間電圧を取
り出すステップと、前記中間電圧を前記前記充電用スイ
ッチング素子に供給するステップと、受光して前記起電
素子が光起電力を生じることにより前記充電用及び放電
用スイッチング素子を駆動制御するステップとを有する
ことを特徴とする。

【００１４】なお、上記半導体装置の駆動方法におい
て、前記駆動制御ステップは、前記充電用スイッチング
素子と放電用スイッチング素子とが同時にオン状態とな
ることがないように当該充電用スイッチング素子と放電
用スイッチング素子とを交互にオン状態にさせるステッ
プを含んでいてもよい。また、前記放電用スイッチング
素子がノーマリオン型素子であってもよい。また、前記
中間電圧が所定の電圧以上になることを防止する回路を
備えるステップを含んでいてもよい。また、前記電圧駆
動型スイッチング素子の接合終端領域における高圧電極
側と低圧電極側との間から中間電圧を取り出すステップ
を含んでいてもよい。

【００１５】また、本発明の第２の観点に係る半導体装
置の駆動方法は、直列接続された複数の電圧駆動型スイ
ッチング素子の陰極と陽極との間に電圧を印加するステ
ップと、前記複数のうちの第１の電圧駆動型スイッチン
グ素子の陰極と陽極との間から中間電圧を取り出すステ
ップと、前記第１の電圧駆動型スイッチング素子よりも
高圧側に接続されている第２の電圧駆動型スイッチング
素子がオフ状態となっているときに、前記中間電圧を用
いて前記第２の電圧駆動型スイッチング素子のゲートに
負バイアスを印加するステップとを有することを特徴と
する。

【００１６】また、本発明の第３の観点に係る半導体装
置の駆動方法は、電圧駆動型スイッチング素子の陰極と
陽極との間に電圧を印加するステップと、前記電圧駆動
型スイッチング素子の陰極と陽極との間に接続された変
位電流回路が前記電圧駆動型スイッチング素子に印加さ
れる電圧に立ち上がりが起こった場合に変位電流を生じ
るステップと、前記変位電流によって発光素子が発光す
るステップと、前記発光を受光して光起電力を生じる光
起電素子を用いて前記電圧駆動型スイッチング素子のゲ
ートに負バイアスを印加するステップとを有することを
特徴とする。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （第１実施形態）図１は、本発明の第１実施形態に係る
光駆動型半導体装置の概略構成を示す模式図である。な
お、図１６に示す従来の光駆動型半導体装置内の構成要
素と同一の構成要素については同一符号を付し、詳細な
説明を省略する（後述する各実施形態についても同
様）。

【００１８】第１実施形態の光駆動型半導体装置（図
１）が従来の光駆動型半導体装置（図１６）と異なる点
は、光駆動部４およびゲート用電源部３の構成にある。
すなわち、第１実施形態における光駆動部４は、従来に
おける光駆動部４に、光駆動用フォトダイオードアレイ
８の光起電力の極性を反転するためのインバータ用スイ
ッチとしてのゲート容量の小さいＮチャネルエンハンス
メント型ＭＯＳＦＥＴ１７とインバータ用抵抗１８とを
付加した構成になっている。光駆動用フォトダイオード
アレイ８は光・電圧変換手段を構成している。

【００１９】また、この第１実施形態によるゲート用電
源部３は、パワーＭＯＳＦＥＴ１の図示しない高電圧側
主電極（アノード側電極）と低電圧側主電極（カソード
側電極）との間に設けられた低圧側コンデンサ２０およ
び高速に充電される高圧側コンデンサ１９と、これらコ
ンデンサ１９，２０に並列に接続された高圧側分圧抵抗
２１および低圧側分圧抵抗２２と、パワーＭＯＳＦＥＴ
１がターンオンする際にコンデンサ１９の電荷がパワー
ＭＯＳＦＥＴ１へ放電されるのを防止するためのダイオ
ード２３とから構成されている。

【００２０】また、パワーＭＯＳＦＥＴ１のゲートにゲ
ート耐圧を越えるゲート電圧が印加されるのを防止する
ために、パワーＭＯＳＦＥＴ１のゲートと接地（低電圧
側）との間にはゲート電圧クランプ用ツェナーダイオー
ド２４が接続されている。なお、図１ではカソード側が
接地されているが、実際に複数のパワーＭＯＳＦＥＴ１
が直列に多段接続されている場合には、最端部を除いて
カソード側は接地されず低電圧側となる。

【００２１】この第１実施形態によれば、光駆動用発光
ダイオード９が発光した場合には、パワーＭＯＳＦＥＴ
１が導通となり、光駆動用発光ダイオード９が発光して
いない場合には、パワーＭＯＳＦＥＴ１が非導通となる
ノーマリオフ型の光駆動方法を実現できる。

【００２２】また、この第１実施形態によれば、パワー
ＭＯＳＦＥＴ１の主電極間から中間電圧を取り出す電源
自給方式を採っているので、外部から絶縁トランスを介
してゲート電圧を供給する必要がなく、また、図１７に
示す従来の光駆動型半導体装置の場合とは異なり、高周
波駆動に向かない光起電力を利用する必要もない。

【００２３】特に、この第１実施形態によれば、ＭＯＳ
ＦＥＴ１７のゲート容量が小さいため、より高速にパワ
ーＭＯＳＦＥＴ１を光駆動することができるという効果
を奏する。

【００２４】さらに、この第１実施形態によれば、高速
に充電されるコンデンサ１９を使用しているため、例え
ばコンデンサ１９に代えてオン電圧の高い高耐圧スイッ
チング素子を使用した場合に比べ、コンデンサ２０をよ
り高速に充電することができるという効果を奏する。 （第２実施形態）図２は、本発明の第２実施形態に係る
光駆動型半導体装置の概略構成を示す模式図である。

【００２５】第２実施形態の光駆動型半導体装置（図
２）が第１実施形態の光駆動型半導体装置（図１）と異
なる点は、光駆動部４内の構成にある。すなわち、第２
実施形態における光駆動部４内の構成は、図１６に示す
従来の光駆動部４内のＭＯＳＦＥＴ６ａとＭＯＳＦＥＴ
７ａとを入れ換えたものとなっている。換言すれば、光
駆動部４内では、図１６に示すＰチャネルデプレッショ
ン型ＭＯＳＦＥＴ６ａの代わりに、Ｎチャネルエンハン
スメント型ＭＯＳＦＥＴ６が使用される。一方、図１６
に示すＮチャネルエンハンスメント型ＭＯＳＦＥＴ７ａ
の代わりに、ノーマリオン型素子の一種であるＰチャネ
ルデプレッション型ＭＯＳＦＥＴ７が使用される。

【００２６】図３は、この第２実施形態による光駆動方
法を示すタイミングチャートである。光駆動用発光ダイ
オード９に例えばパルス電圧を印加して電流ｉLED を流
して発光させ、この光を図示しない光ファイバー等を介
してフォトダイオードアレイ８に照射して、図２のＡ点
に光起電力ＶA を発生させる。これにより、Ｎチャネル
エンハンスメント型ＭＯＳＦＥＴ６とＰチャネルデプレ
ッション型ＭＯＳＦＥＴ７との共通ゲートであるＡ点の
電圧ＶA が上昇し始める。

【００２７】このとき、ＮチャネルＭＯＳＦＥＴ６のし
きい値電圧Ｖthn とＰチャネルＭＯＳＦＥＴ７のしきい
値電圧Ｖthp との間でＶthn ＞Ｖthp ＞０という関係が
成り立つように構成されていれば、ＰチャネルＭＯＳＦ
ＥＴ７が非導通となってから、ＮチャネルＭＯＳＦＥＴ
６が導通となる。

【００２８】したがって、ＰチャネルＭＯＳＦＥＴ７に
電流ｉ3 が流れなくなってから、ＮチャネルＭＯＳＦＥ
Ｔ６を通して電流ｉ2 ＝ｉGon が流れ始める。この結
果、パワーＭＯＳＦＥＴ１のゲートは効率的に充電さ
れ、点Ｃの電圧Ｖc （パワーＭＯＳＦＥＴ１のゲート電
圧）はしきい値電圧以上まで増加され、パワーＭＯＳＦ
ＥＴ１はターンオンする。

【００２９】一方、電流ｉLED を０にすると光が消え、
フォトダイオードアレイ８の光起電力ＶA は０となる。
しきい値電圧Ｖthn 及びＶthp に関して前述の関係が成
り立っていれば、まず、ＮチャネルＭＯＳＦＥＴ６が非
導通となってから、ＰチャネルＭＯＳＦＥＴ７が導通と
なる。

【００３０】したがって、ＮチャネルＭＯＳＦＥＴ６に
電流ｉ2 が流れなくなってから、ＰチャネルＭＯＳＦＥ
Ｔ７に電流ｉ3 ＝ｉGoffが流れ始める。この結果、パワ
ーＭＯＳＦＥＴ１のゲートに蓄積されている電荷が効率
的に排出されて、ゲート電圧Ｖc はしきい値電圧以下ま
で低下し、パワーＭＯＳＦＥＴ１はターンオフする。

【００３１】このように、しきい値電圧Ｖthn 及びＶth
p に関して前述した関係が成り立つように構成すること
により、望ましいタイミングで効率的にパワーＭＯＳＦ
ＥＴ１を光駆動することができる。また、ＭＯＳＦＥＴ
６，７の一方のＭＯＳＦＥＴのターンオフ時間以上経過
してから他方のＭＯＳＦＥＴがターンオンするようなゲ
ート遅延回路を実装すれば、さらに確実に短絡電流の発
生を阻止でき、より効率的な光駆動を実現できる。

【００３２】図４は、望ましくない光駆動方法の例を示
すタイミングチャートである。いま、しきい値電圧Ｖth
n 及びＶthp に関してＶthp ＞Ｖthn ＞０の関係が成り
立っている。この場合、しきい値電圧Ｖthn とＶthp と
の関係が不適であるので、発光させるとＮチャネルＭＯ
ＳＦＥＴ６が導通してからＰチャネルＭＯＳＦＥＴ７が
非導通となる。また、消光すると、ＰチャネルＭＯＳＦ
ＥＴ７が導通してからＮチャネルＭＯＳＦＥＴ６が非導
通となる。

【００３３】このため、発光および消光の際に、図４に
おけるｉ2 とｉ3 に斜線で示したように、ＮチャネルＭ
ＯＳＦＥＴ６およびＰチャネルＭＯＳＦＥＴ７を通って
短絡電流が流れてしまう。その結果、発光する際には短
絡電流が流れている間はゲートが充電されないのでパワ
ーＭＯＳＦＥＴ１においてターンオン遅れが生じ、消光
する際には短絡電流が流れている間はゲートから電荷が
排出されないのでターンオフ遅れを生じてしまう。

【００３４】図５は、図２に示すゲート用電源部の他の
構成例を示す図である。同図のゲート用電源部３ａで
は、低圧側コンデンサ２０の両端電圧が一定電圧以上に
増加するのを防止するために、抵抗体２１とカソード
Ｋ’との間にコンデンサ電圧クランプ用ツェナーダイオ
ード２５を設けている。なお、ツェナーダイオード２５
を通してある程度の漏れ電流は発生するが、直列に接続
されている抵抗体２１の値が非常に大きいので、実用的
には無視できる範囲に収まる。

【００３５】図６は、図２に示すゲート用電源部の更な
る他の構成例を示す図である。このゲート用電源部３ｂ
は、図２に示すゲート用電源部３に、バイポーラトラン
ジスタ２６およびベース電圧クランプ用ツェナーダイオ
ード２７を付加した構成になっている。すなわち、抵抗
体２１と抵抗体２２との接続点にバイポーラトランジス
タ２６のコレクタを接続し、ゲート用電源部３ｂの出力
側にバイポーラトランジスタ２６のエミッタを接続し、
バイポーラトランジスタ２６のベースとカソードＫ’と
の間にはベース電位を固定するためのツェナーダイオー
ド２７を接続している。

【００３６】このゲート用電源部３ｂによれば、コンデ
ンサ１９とコンデンサ２０との間の中間電圧が変動して
も、バイポーラトランジスタ２６のベース電圧はツェナ
ーダイオード２７によって一定に保たれるため、安定し
た電圧が出力端子Ｇout から出力される。

【００３７】図７は、図２に示すゲート用電源部の更な
る他の構成例を示す図である。このゲート用電源部３ｃ
は、図２に示すゲート用電源部３内の高圧側コンデンサ
１９および低圧側コンデンサ２０との間に逆流防止用ダ
イオード２３が接続されている。図５および図６に示し
た逆流防止用ダイオード２３は、出力用スイッチング素
子と同程度の耐圧を有する必要があり、サイズが大きく
なる。これに対し、図７に示す逆流防止用ダイオード
は、ゲート耐圧程度（数十ボルト程度）の耐圧を有して
いるだけでよいので、ゲート用電源部３をコンパクトに
形成することが可能となる。

【００３８】この第２実施形態によれば、前述の第１実
施形態で述べた効果に加え、さらに以下のような効果を
奏する。すなわち、光駆動用発光ダイオード９が発光し
ていない期間に、パワーＭＯＳＦＥＴ１の主電極間に印
加される電圧に立ち上がり（時間的変化）が起こってド
レイン・ゲート間の寄生容量を充電するミラー電流(Mil
ler current)が流れたとしても、速やかに電荷が外部に
排出されるので、ゲート電圧の上昇によって誤った瞬時
点呼がなされてしまうという問題は起こらない。

【００３９】さらに、ゲート用電源部３内にコンデンサ
電圧クランプ用ツェナーダイオード２５が設けられてい
るので、出力端子Ｇout から出力される電圧が所定電圧
値以上に増加するのを防止することができる。また、ゲ
ート用電源部３内にバイポーラトランジスタ２６および
ベース電圧クランプ用ツェナーダイオード２７を設けた
場合は、出力端子Ｇout から出力される電圧の変動を抑
え、これを安定化させることができる。また、高圧側コ
ンデンサ１９と低圧側コンデンサ２０との間に逆流防止
用ダイオード２３を接続した場合は、そのサイズを小さ
くすることが可能となるので、ゲート用電源部３をコン
パクトに形成することができる。 （第３実施形態）図８は、本発明の第３実施形態に係る
光駆動型半導体装置の概略構成を示す模式図である。

【００４０】第３実施形態の光駆動型半導体装置（図
８）が第２実施形態の光駆動型半導体装置（図２）と異
なる点は、出力端子Ｇout の出力を安定にするために、
降圧回路３３によりゲート用電源部３を構成しているこ
とにある。

【００４１】降圧回路３３は、例えば、パワーＭＯＳＦ
ＥＴ１の主電極間電圧（例えば４５０Ｖ程度）からいっ
たん２００Ｖ程度に降圧し、コンデンサに充電して電圧
を安定化させ、さらに１５Ｖ程度のゲート電圧まで降圧
する回路を内在している。

【００４２】図８の光駆動型半導体装置では、パワーＭ
ＯＳＦＥＴ１と光駆動部４を一つのパッケージ１６に実
装し、降圧回路３３は基板としてパッケージ１６の近傍
に配置している。一方、図９に示すように、降圧回路３
３を高密度に集積化して、ゲート用電源部３までもパッ
ケージ１６内に実装しても良い。

【００４３】この第３実施形態によれば、前述の第２実
施形態の場合と同様に、出力端子Ｇout から出力される
電圧を安定化させることができる。また、降圧回路３３
を高密度に集積化することにより、ゲート用電源部をパ
ッケージ化することができる。 （第４実施形態）図１０は、本発明の第４実施形態に係
る光駆動型半導体装置の概略構成を示す模式図である。

【００４４】この第４実施形態は、図１に示した光駆動
型半導体装置を一つのパッケージ１６に実装した例であ
る。また、電圧駆動型スイッチング素子としてパワーＭ
ＯＳＦＥＴの代わりにＩＧＢＴを用いている。

【００４５】同図中には、ゲート配線の必要のない素子
である逆並列ダイオード２９が示されている。この逆並
列ダイオード２９の周囲にはゲートパッドが外側になる
ように８個のＩＧＢＴ２８-1〜２８-8が配列されてお
り、光駆動部４が１チップ化されている。このように逆
並列ダイオード２９、ＩＧＢＴ２８-1〜２８-8を配列す
ることにより、ＩＧＢＴ２８-1〜２８-8のゲート配線を
取り出し易くしている。また、ゲート用電源部３も１チ
ップ化されており、パッケージ１６の上部に実装されて
いる。

【００４６】また、パッケージ１６の外部から光ファイ
バー３１によって駆動用の光信号がパッケージ１６に導
かれ、パッケージ１６の内部ではライトガイド３２によ
り１チップ化された光駆動部４の内部のフォトダイオー
ドアレイまで光信号が導かれている。

【００４７】これらチップ間の配線はＩＧＢＴチップの
周囲を通って配線されている。パッケージ１６の右部に
は、ＩＧＢＴ２８-1〜２８-8にその仕様を越えるゲート
電圧が印加されたり、過大な電流が流れたりした場合
に、それを検知して処理するための故障信号検出・処理
部３７が設けられ、故障信号出力端子３５を通してパッ
ケージ１６の外部へ故障信号を出力している。また、Ｉ
ＧＢＴ２８-1〜２８-8のゲート電位が外部で検知できる
ように、電気ゲート端子３４が付けられている。

【００４８】このパッケージ１６は、通常のボンディン
グで配線を行なうタイプのものでも良いが、このような
配置を取ることにより、圧接型パッケージとすることも
容易にできる。

【００４９】圧接型パッケージとすることにより、ＩＧ
ＢＴ２８-1〜２８-8および逆並列ダイオード２９の両面
の主電極から電流および熱が取り出せるので、大電流通
電に適し、高周波駆動しても熱を効率良く排出させるこ
とができる。

【００５０】図１１に、図１０の１チップ化された光駆
動部４の一構成例を示す。また、図１２に、図１０の１
チップ化されたゲート用電源部３（ダイオード２３を除
く）の一構成例を示す。低圧側コンデンサ２０は電極２
０₁ と絶縁膜２０₂ と電極２０₃ により構成されてい
る。高圧側コンデンサ１９は電極１９₁ と絶縁膜１９₂
とこの絶縁膜１９₂ に裏面に設けられた図示しない電極
により構成されている。電極２０₃ と電極１９₁ とは、
共通した一つの電極として構成されている。

【００５１】この第４実施形態の光駆動型半導体装置
は、ＩＧＢＴ２８-1〜２８-8がパッケージ１６の外部か
ら光ファイバー３１によって導かれる光信号によって駆
動されるので、電磁ノイズに対して強いものとなる。

【００５２】また、前述の各実施形態と同様に、ゲート
電圧を主電極間から中間電圧を取り出す電源自給方式に
よって供給しているため、パッケージ１６の外部からゲ
ート電源を供給する必要がない。したがって、素子を多
数個直列した場合でも絶縁トランスで電位を浮かしてそ
れぞれの素子にゲート電源を供給する必要がなく、装置
を小型化することができる。

【００５３】また、光起電力を利用してゲート電源を供
給する場合のように充電電流が小さくて高周波駆動に対
応できないという問題も発生しない。また、ＩＧＢＴ２
８-1〜２８-8のゲート電位を検出するための電気ゲート
端子３４が設けられているので、このようなパッケージ
を多数直列または並列接続した場合に、パッケージ間の
駆動タイミングを合わせることが容易になる。

【００５４】一般に、光ファイバー３１に光信号を送り
出す装置全体の駆動回路で制御信号が発生してから、そ
れぞれのパッケージの中のＩＧＢＴ２８-1〜２８-8のゲ
ートパッドに制御信号が到達するまでの時間遅れは、途
中の電気配線や電気回路での遅延が異なるためにパッケ
ージごとにずれることが多い。

【００５５】これを補正するため、制御回路より制御信
号を送ってからそれぞれのパッケージのＩＧＢＴ２８-1
〜２８-8のゲートパッドに電圧が印加されるまでの時間
遅れを測定し、最終的にすべてのパッケージのＩＧＢＴ
２８-1〜２８-8が同時に駆動されるように制御信号を送
るタイミングをパッケージごとにずらす作業を行なう。
これをゲートチェックという。

【００５６】ゲートチェックはＩＧＢＴ２８-1〜２８-8
の主電極間に電圧を印加しない状態で行なうので、電気
ゲート端子３４に絶縁トランスなしで配線を接続してＩ
ＧＢＴ２８のゲートパッド直近でゲート電圧のチェック
を行なうことができる。

【００５７】これによって、光ファイバー３１端子だけ
では分からないパッケージ１６の内部のＩＧＢＴ２８-1
〜２８-8のゲート電圧印加状態をパッケージ１６の外部
からチェックすることが可能となる。 （第５実施形態）図１３は、本発明の第５実施形態に係
る光駆動型半導体装置（絶縁ゲート型サイリスタ）の素
子周辺部構造を示す断面図である。

【００５８】同図に示すように、絶縁ゲート型サイリス
タのカソード電極２０５とアノード電極２０６との間に
は、高抵抗のｎ型ベース層２０１やｐ型エミッタ層２０
４、その他各種の層が形成されている。ｎ型ベース層２
０１内には、ｐ型ベース層２０２、ｐ⁺ 型層２２１、ｐ
^- 型リサーフ層２２２、およびｎ⁺ 型ストッパ層２２３
が形成されている。また、このｎ型ベース層２０１の上
方には、絶縁膜２２４，２２５，２２８、電極２２６、
高抵抗フィールドプレート２２７、並びに高圧側コンデ
ンサ１９を構成する電極１９₁ ，絶縁膜１９₂ ，電極１
９₃ および低圧側コンデンサ２０を構成する電極２０
₁ ，絶縁膜２０₂ ，電極２０₃ が形成されている。な
お、電極２０₃ と電極１９₁ とは、共通した一つの電極
として構成されている。

【００５９】この第５実施形態の絶縁ゲート型サイリス
タにおいては、高耐圧を得るために素子周辺部に設けら
れる接合終端領域の高抵抗フィールドプレート２２７上
に絶縁膜２２８を介して高圧側コンデンサ１９および低
圧側コンデンサ２０が形成されている。また、ゲート電
源部は、前述の第２実施形態で使用した図７の構成を採
用してコンパクトにしてある。

【００６０】上記高耐圧素子の接合終端領域は数百μｍ
にも達するので、この領域を有効利用することで中間電
圧を取り出すためのコンデンサをモノリシックに形成す
ることが可能となる。

【００６１】この第５実施形態によれば、高抵抗フィー
ルドプレート２２７には微弱な電流が流れて電界をシー
ルドするので、その上に形成されたコンデンサの電極電
位がその下の半導体層内部の電位に影響を及ぼすことは
ない。さらに、充電用スイッチング素子、放電用スイッ
チング素子、光起電素子をチップの別の領域に形成すれ
ば、１チップで全ての機能を備えた素子を実現すること
ができる。 （第６実施形態）図１４は、本発明の第６実施形態に係
る光駆動型半導体装置の概略構成を示す模式図である。

【００６２】この第６実施形態の光駆動型半導体装置に
おいては、高電圧をスイッチングするために出力用のパ
ワーＭＯＳＦＥＴ１が２個直列接続されている。光駆動
部４₁ ，４₂ の各々は、第２実施形態で説明した図２の
光駆動部４と同じ構成である。ただし、第２実施形態で
は低電圧側端子Ｋ”がカソード端子Ｋに接続されている
場合を説明したが、この第６実施形態では低電圧側端子
Ｋ”はカソード端子Ｋに接続されておらず、代わりに光
駆動部４₁ の端子Ｇin1(-)がゲート用電源部３₂ の端子
Ｇout2(-) に接続されている。

【００６３】また、ゲート電源部３₁ 内においては、図
の上方から高圧側コンデンサ１９₁’、高圧側分圧抵抗
２１₁ ’、逆流防止用ダイオード２３₁ 、中間コンデン
サ１９₁ 、中間分圧抵抗２１₁ 、低圧側コンデンサ２０
₁ 、低圧側分圧抵抗２２₁ の順で接続されている。これ
らの分圧抵抗の抵抗値は、パワーＭＯＳＦＥＴ１がオフ
となっている状態で高圧側分圧抵抗２１₁ ’と低圧側分
圧抵抗２２₁ との両端電圧が１５Ｖ程度となる。なお、
ゲート電源部３₂ 内の構成は、上述のゲート電源部３₁
内の構成と同じであるため、その説明を省略する。

【００６４】直列接続の低圧側に位置しているパワーＭ
ＯＳＦＥＴ１₂ に対応するゲート用電源部３₂ の端子Ｇ
out2(-) は、パワーＭＯＳＦＥＴ１₁ に対応する光駆動
部４₁ の端子Ｇin1(-)に接続されている。

【００６５】このような構成とすることにより、パワー
ＭＯＳＦＥＴ１₁ のゲート端子Ｇ1には、オフ状態で負
バイアスが印加されることになるため、たとえアノード
端子Ａ1 の電圧が変動しても、パワーＭＯＳＦＥＴ１₁
は誤点弧を起こすことがない。なお、低圧側に位置して
いるパワーＭＯＳＦＥＴ１₂ においては、さらにその低
圧側から負バイアスを取り出すことができないため、カ
ソード端子Ｋ2 と端子Ｇin2(-)との間に負バイアス用電
源３８を接続している。この場合、一番低圧側に接続さ
れているカソード端子Ｋ2 は接地されているので、絶縁
トランスを介在させる必要がなく、装置が大きくなって
しまうこともない。

【００６６】また、逆流防止用ダイオード２３₂ は、パ
ワーＭＯＳＦＥＴ１₂ がオフからオンになった場合に、
端子Ｇout2(-) にＫ1 より高い電圧が発生することがな
いように、高圧側コンデンサ１９₂ ’の低圧側に接続さ
れている。この場合、第２実施形態で使用した図７のよ
うに、逆流防止用ダイオード２３₂ を中間コンデンサ１
９₂ の低圧側に接続してもよい。

【００６７】また、ゲート用電源部３₁ ，３₂ は、前述
の第２実施形態で使用した図６と同様な構成を採用して
おり、端子Ｇout(+)における電圧を安定化している。こ
れは、もし図２に示すようにゲート電圧クランプ用ツェ
ナーダイオード２４を使用すれば、ゲート端子Ｇに十分
な負バイアスが印加できなくなるためである。

【００６８】なお、この第６実施形態では、２個のパワ
ーＭＯＳＦＥＴ１₁ ，１₂ が直列接続された場合を説
明したが、本発明は３個以上の素子を直列接続した場合
にももちろん適用することが可能である。また、光駆動
の代わりに電気駆動する場合にも、上述の構成と同様の
構成で負バイアス用電圧を取り出すことができる。

【００６９】この第６実施形態によれば、パワーＭＯＳ
ＦＥＴ１₁ のゲート端子Ｇ1 には、オフ状態で負バイア
スが印加されることになるため、たとえアノード端子Ａ
1 の電圧が変動してもパワーＭＯＳＦＥＴ１₁ が誤点弧
を起こすことがなく、信頼性の高い光駆動型半導体装置
を実現することができる。 （第７実施形態）図１５は、本発明の第７実施形態に係
る光駆動型半導体装置の概略構成を示す模式図である。

【００７０】この第７実施形態が第２実施形態（図２）
と異なるのは、ゲート用電源部３の低圧側端子Ｋ’とカ
ソード端子Ｋとの間に光駆動用発光ダイオード９’が接
続されている点と、光駆動部４内のＰチャネルデプレッ
ション型ＭＯＳＦＥＴ７とカソード端子Ｋとの間に光駆
動用フォトダイオードアレイ８’が接続されている点に
ある。また、ゲート用電圧部３の構成としては、第２実
施形態における図６に示すゲート用電圧部の構成を採用
している。これは、もし図２に示すゲート用電圧部の構
成のようにゲート電圧クランプ用ツェナーダイオード２
４を使用すると、光駆動用フォトダイオードアレイ８’
に起電力が生じてもツェナーダイオード２４が順バイア
スされ、ループ電流が流れてしまい、ゲート端子Ｇに十
分な負バイアスを印加できなくなるからである。

【００７１】この第７実施形態の構成において、パワー
ＭＯＳＦＥＴ１のアノード端子Ａ−カソード端子Ｋ間に
おいて所定の電圧立ち上がり率dv／dtで電圧が印加され
ると、コンデンサ１９，２０を通じて光駆動用発光ダイ
オード９’に変位電流Ｃ×（dv／dt）が流れ、当該光駆
動用発光ダイオード９’が発光する。なお、上記の
“Ｃ”は、コンデンサ１９および２０の合成容量であ
る。光駆動用発光ダイオード９’が発した光は、光ファ
イバなどを通じて光駆動用フォトダイオードアレイ８’
に照射される。これにより、光駆動用フォトダイオード
アレイ８’から起電力が発生する。この場合、Ｐチャネ
ルデプレッション型ＭＯＳＦＥＴ７が導通するため、パ
ワーＭＯＳＦＥＴ１のゲート端子Ｇには、負バイアスが
印加される。

【００７２】このため、この第７実施形態によれば、急
峻な電圧立ち上がり率dv／dtで電圧印加されても、従来
のように誤点弧することもなく、パワーＭＯＳＦＥＴ１
をオフ状態に保つことができ、信頼性の高い光駆動型半
導体装置を実現することができる。

【００７３】なお、光駆動の代わりに電気駆動する場合
にも、上述の構成と同様の構成で負バイアス用電源を取
り出すことができる。本発明は上述した各実施形態に限
定されるものではなく、種々の変形実施が可能である。
例えば、上記実施形態では、電圧駆動型スイッチング素
子として、パワーＭＯＳＦＥＴやＩＧＢＴ、絶縁ゲート
型サイリスタを用いたが、これに代えて他の電圧駆動型
スイッチング素子を用いても同様の効果が得られる。ま
た、上記実施形態では、パワーＭＯＳＦＥＴの低電圧側
主電極が接地される場合について説明したが、本発明は
３相インバータなどのように最端部が接地されない場合
にも適用できる。

【００７４】

【発明の効果】以上詳述したように本発明によれば、ス
イッチング素子を高速で駆動でき、装置全体の小型化が
可能な半導体装置の駆動方法及び半導体装置を提供する
ことができる。また、本発明によれば、スイッチング素
子の動作の信頼性が高い半導体装置の駆動方法及び半導
体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る光駆動型半導体装
置の概略構成を示す模式図。

【図２】本発明の第２実施形態に係る光駆動型半導体装
置の概略構成を示す模式図。

【図３】図２に示す光駆動型半導体装置の光駆動方法を
説明するためのタイミングチャート。

【図４】図３に示すタイミングチャートと対比させた、
望ましくない光駆動方法を示すタイミングチャート。

【図５】図２に示す光駆動型半導体装置におけるゲート
用電源部の他の構成例を示す図。

【図６】図２に示す光駆動型半導体装置におけるゲート
用電源部の更なる別の構成例を示す図。

【図７】図２に示す光駆動型半導体装置におけるゲート
用電源部の更なる別の構成例を示す図。

【図８】本発明の第３実施形態に係る光駆動型半導体装
置の概略構成を示す模式図。

【図９】図８に示す光駆動型半導体装置の変形例を示す
模式図。

【図１０】本発明の第４実施形態に係る光駆動型半導体
装置の概略構成を示す模式図。

【図１１】図１０に示す光駆動型半導体装置における光
駆動部の１チップ化された一構成例を示す図。

【図１２】図１０に示す光駆動型半導体装置におけるゲ
ート用電源部の１チップ化された一構成例を示す図。

【図１３】本発明の第５実施形態に係る光駆動型半導体
装置（絶縁ゲート型サイリスタ）の素子周辺部構造を示
す断面図。

【図１４】本発明の第６実施形態に係る光駆動型半導体
装置の概略構成を示す模式図。

【図１５】本発明の第７実施形態に係る光駆動型半導体
装置の概略構成を示す模式図。

【図１６】従来の光駆動型半導体装置の概略構成を示す
模式図。

【図１７】従来の別の光駆動型半導体装置の概略構成を
示す模式図。

【符号の説明】

１…パワーＭＯＳＦＥＴ（電圧駆動型半導体素子） ２…負荷抵抗 ３…ゲート用電源部（制御用電圧源） ４…光駆動部 ５…ＣＭＯＳロジック ６…Ｎチャネルエンハンスメント型ＭＯＳＦＥＴ又はＰ
チャネルデプレッション型ＭＯＳＦＥＴ ７…Ｐチャネルデプレッション型ＭＯＳＦＥＴ又はＮチ
ャネルエンハンスメント型ＭＯＳＦＥＴ ６ａ…Ｐチャネルデプレッション型ＭＯＳＦＥＴ ７ａ…Ｎチャネルエンハンスメント型ＭＯＳＦＥＴ ８…光駆動用フォトダイオードアレイ ９…光駆動用発光ダイオード １０…ゲート電荷放電用抵抗 １１…外部ゲート用電源 １２…フォトダイオードアレイ １３…ゲート電源用充電コンデンサ １４…発光ダイオードアレイ １５…発光ダイオード電源 １６…パッケージ １７…Ｎチャネルエンハンスメント型ＭＯＳＦＥＴ １８…インバータ用抵抗 １９…高圧側コンデンサ ２０…低圧側コンデンサ ２１…高圧側分圧抵抗 ２２…低圧側分圧抵抗 ２３…ダイオード ２４…ゲート電圧クランプ用ツェナーダイオード ２５…コンデンサ電圧クランプ用ツェナーダイオード ２６…バイポーラトランジスタ ２７…ベース電圧クランプ用ツェナーダイオード ２８-1〜２８-8…ＩＧＢＴ ２９…逆並列ダイオード ３０…ゲート配線 ３１…光ファイバー ３２…ライトガイド ３３…降圧回路 ３４…電気ゲート端子 ３５…故障信号出力端子 ３７…故障信号検出処理部 ２０１…ｎ型ベース層 ２０２…ｐ型ベース層 ２０４…ｐ型エミッタ層 ２０５…カソード電極 ２０６…アノード電極 ２２１…ｐ⁺ 型層 ２２２…ｐ^- リサーフ型層 ２２３…ｎ⁺ ストッパ型層 ２２４，２２５，２２８…絶縁膜 ２２６…電極 ２２７…高抵抗フィールドプレート

Claims (10)

【特許請求の範囲】
1. 【請求項１】電圧駆動型スイッチング素子と、 前記電圧駆動型スイッチング素子の陰極と陽極との間に
   接続されかつ容量体、抵抗体、及び逆流防止用ダイオー
   ドを備えた電源回路と、 前記電圧駆動型スイッチング素子のゲートを充電するた
   めの充電用スイッチング素子と、 前記電圧駆動型スイッチング素子のゲートを放電するた
   めの放電用スイッチング素子と、 前記充電用及び放電用スイッチング素子を駆動制御する
   ための光起電素子とを具備した半導体装置の駆動方法で
   あって、 前記電圧駆動型スイッチング素子の陰極と陽極との間に
   電圧を印加するステップと、 前記電源回路より中間電圧を取り出すステップと、 前記中間電圧を前記前記充電用スイッチング素子に供給
   するステップと、 受光して前記起電素子が光起電力を生じることにより前
   記充電用及び放電用スイッチング素子を駆動制御するス
   テップとを有することを特徴とする半導体装置の駆動方
   法。
2. 【請求項２】前記駆動制御ステップは、前記充電用スイ
   ッチング素子と放電用スイッチング素子とが同時にオン
   状態となることがないように当該充電用スイッチング素
   子と放電用スイッチング素子とを交互にオン状態にさせ
   るステップを含むことを特徴とする請求項１記載の半導
   体装置の駆動方法。
3. 【請求項３】前記放電用スイッチング素子がノーマリオ
   ン型素子であることを特徴とする請求項１又は２記載の
   半導体装置の駆動方法。
4. 【請求項４】前記中間電圧が所定の電圧以上になること
   を防止する回路を備えるステップを含むことを特徴とす
   る請求項１乃至３記載の半導体装置の駆動方法。
5. 【請求項５】前記電圧駆動型スイッチング素子の接合終
   端領域における高圧電極側と低圧電極側との間から中間
   電圧を取り出すステップを含むことを特徴とする請求項
   １乃至４記載の半導体装置の駆動方法。
6. 【請求項６】直列接続された複数の電圧駆動型スイッチ
   ング素子の陰極と陽極との間に電圧を印加するステップ
   と、 前記複数のうちの第１の電圧駆動型スイッチング素子の
   陰極と陽極との間から中間電圧を取り出すステップと、 前記第１の電圧駆動型スイッチング素子よりも高圧側に
   接続されている第２の電圧駆動型スイッチング素子がオ
   フ状態となっているときに、前記中間電圧を用いて前記
   第２の電圧駆動型スイッチング素子のゲートに負バイア
   スを印加するステップとを有することを特徴とする半導
   体装置の駆動方法。
7. 【請求項７】電圧駆動型スイッチング素子の陰極と陽極
   との間に電圧を印加するステップと、 前記電圧駆動型スイッチング素子の陰極と陽極との間に
   接続された変位電流回路が前記電圧駆動型スイッチング
   素子に印加される電圧に立ち上がりが起こった場合に変
   位電流を生じるステップと、 前記変位電流によって発光素子が発光するステップと、 前記発光を受光して光起電力を生じる光起電素子を用い
   て前記電圧駆動型スイッチング素子のゲートに負バイア
   スを印加するステップとを有することを特徴とする半導
   体装置の駆動方法。
8. 【請求項８】陰極と陽極との間に電圧が印加された電圧
   駆動型スイッチング素子と、 前記電圧駆動型スイッチング素子の陰極と陽極との間に
   接続されかつ容量体、抵抗体、及び逆流防止用ダイオー
   ドを備えた中間電圧を発生する電源回路と、 前記電源回路で発生した中間電圧に基づいて前記電圧駆
   動型スイッチング素子のゲートを充電するための充電用
   スイッチング素子と、 前記電圧駆動型スイッチング素子のゲートを放電するた
   めの放電用スイッチング素子と、 受光により光起電力を生じて前記充電用及び放電用スイ
   ッチング素子を駆動制御する光起電素子とを具備したこ
   とを特徴とする半導体装置。
9. 【請求項９】直列接続され、電圧が印加された複数の電
   圧駆動型スイッチング素子と、 前記複数のちの第１の電圧駆動型スイッチング素子の陰
   極と陽極との間に接続され、中間電圧を発生する発生回
   路と、 前記第１の電圧駆動型スイッチング素子よりも高圧側に
   接続されている第２の電圧駆動型スイッチング素子がオ
   フ状態となっているときに、前記発生回路により発生さ
   れた中間電圧に基づいて前記第２の電圧駆動型スイッチ
   ング素子のゲートに負バイアスを印加する回路とを具備
   したことを特徴とする半導体装置。
10. 【請求項１０】陰極と陽極との間に電圧が印加された電
    圧駆動型スイッチング素子と、 前記電圧駆動型スイッチング素子の陰極と陽極との間に
    接続され、当該電圧駆動型スイッチング素子に印加され
    る電圧に立ち上がりが起こった場合に変位電流を生じる
    変位電流回路と、 前記変位電流回路に変位電流が生じた場合に発光する発
    光素子と、 前記発光素子が発光した場合にこれを受光して光起電力
    を生じ、前記電圧駆動型スイッチング素子のゲートに負
    バイアスを与える光起電素子とを具備したことを特徴と
    する半導体装置。