JP2812874B2 - 光結合素子 - Google Patents
光結合素子Info
- Publication number
- JP2812874B2 JP2812874B2 JP6086395A JP8639594A JP2812874B2 JP 2812874 B2 JP2812874 B2 JP 2812874B2 JP 6086395 A JP6086395 A JP 6086395A JP 8639594 A JP8639594 A JP 8639594A JP 2812874 B2 JP2812874 B2 JP 2812874B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- optical coupling
- capacitor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 37
- 230000008878 coupling Effects 0.000 title claims description 36
- 238000010168 coupling process Methods 0.000 title claims description 36
- 238000005859 coupling reaction Methods 0.000 title claims description 36
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Light Receiving Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、位相制御を行うため
の素子に関し、特には、一つの素子で位相制御を行うこ
とのできる光結合素子に関する。
の素子に関し、特には、一つの素子で位相制御を行うこ
とのできる光結合素子に関する。
【０００２】
【従来の技術】従来の光結合素子（フォトカプラ）を用
いた位相制御回路の構成例を図面を参照して説明する。
いた位相制御回路の構成例を図面を参照して説明する。
【０００３】 まず、図１５に示す回路は、交流電源
５１に負荷５２および双方向３端子スイッチ５３を直列
に接続し、双方向３端子スイッチ５３のオンタイミング
を変えることで位相制御を行うものである。双方向３端
子スイッチ５３には、フォトカプラ５４の出力がトリガ
信号として入力される。フォトカプラ５４は、ゼロボル
ト検出回路５５、制御回路５６、および遅延トリガ回路
５７によりパルスが出力されたときに、前記トリガ信号
を出力する。このパルス信号は、ゼロボルト検出回路５
５により検出されたゼロボルトタイミングを基準にし
て、遅延トリガ回路５７が制御回路５７から入力された
時間分だけ遅らせたタイミングに出力される。つまり、
制御回路５７から出力される時間分だけ双方向３端子ス
イッチ５３のオンタイミングが遅れることになり、これ
によって位相が制御される。
５１に負荷５２および双方向３端子スイッチ５３を直列
に接続し、双方向３端子スイッチ５３のオンタイミング
を変えることで位相制御を行うものである。双方向３端
子スイッチ５３には、フォトカプラ５４の出力がトリガ
信号として入力される。フォトカプラ５４は、ゼロボル
ト検出回路５５、制御回路５６、および遅延トリガ回路
５７によりパルスが出力されたときに、前記トリガ信号
を出力する。このパルス信号は、ゼロボルト検出回路５
５により検出されたゼロボルトタイミングを基準にし
て、遅延トリガ回路５７が制御回路５７から入力された
時間分だけ遅らせたタイミングに出力される。つまり、
制御回路５７から出力される時間分だけ双方向３端子ス
イッチ５３のオンタイミングが遅れることになり、これ
によって位相が制御される。
【０００４】 図１６は他のフォトカプラを用いた位
相制御回路の構成例を示し、図１７は同回路内の要所の
電圧波形を示している。なお、図１６中、図１５と同一
部分は同一番号で示し、説明を省略する。この回路は、
光により内部抵抗値が変わるＣＤＳを受光側に設けたフ
ォトカプラ６２と、前記ＣＤＳに接続されたコンデンサ
６３と、を用い、フォトカプラ６２の受光側の出力電流
をコンデンサ６３で充電し、コンデンサ６３の充電電圧
ＶC によって、双方向３端子スイッチ５３をオンするた
めのトリガ信号を出力するものである。トリガ信号の出
力素子（トリガ素子）６１としてはダイアック等が用い
られる。いま、図１７に示すように、フォトカプラ６２
に入力電圧ＶB に対応した電流を流すと、コンデンサ６
３の充電電圧ＶC は図示するように増加し、この充電電
圧ＶC がトリガ素子６１のオン電圧ＶS を超えるとトリ
ガ信号が出力されて双方向３端子スイッチ５３がオンす
る。そして、負荷５２の両端に電圧Ｖ0 が印加される。
この回路において、トリガ素子６１がオンするまでの時
間、つまり充電電圧ＶC がトリガ素子６１のオン電圧Ｖ
S に達するまでの時間は、フォトカプラ６２のＣＤＳに
流れる電流によって変わり、この電流は入力電圧ＶB に
よって変わる。すなわち、この構成では、入力電圧ＶB
を変動させることで位相制御を行うことができる。
相制御回路の構成例を示し、図１７は同回路内の要所の
電圧波形を示している。なお、図１６中、図１５と同一
部分は同一番号で示し、説明を省略する。この回路は、
光により内部抵抗値が変わるＣＤＳを受光側に設けたフ
ォトカプラ６２と、前記ＣＤＳに接続されたコンデンサ
６３と、を用い、フォトカプラ６２の受光側の出力電流
をコンデンサ６３で充電し、コンデンサ６３の充電電圧
ＶC によって、双方向３端子スイッチ５３をオンするた
めのトリガ信号を出力するものである。トリガ信号の出
力素子（トリガ素子）６１としてはダイアック等が用い
られる。いま、図１７に示すように、フォトカプラ６２
に入力電圧ＶB に対応した電流を流すと、コンデンサ６
３の充電電圧ＶC は図示するように増加し、この充電電
圧ＶC がトリガ素子６１のオン電圧ＶS を超えるとトリ
ガ信号が出力されて双方向３端子スイッチ５３がオンす
る。そして、負荷５２の両端に電圧Ｖ0 が印加される。
この回路において、トリガ素子６１がオンするまでの時
間、つまり充電電圧ＶC がトリガ素子６１のオン電圧Ｖ
S に達するまでの時間は、フォトカプラ６２のＣＤＳに
流れる電流によって変わり、この電流は入力電圧ＶB に
よって変わる。すなわち、この構成では、入力電圧ＶB
を変動させることで位相制御を行うことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
フォトカプラを用いた，の構成には各々次のような
問題があった。
フォトカプラを用いた，の構成には各々次のような
問題があった。
【０００６】 位相制御用のパルスを発生するため
に、３種類の制御系５５，５６，５７が必要で、これら
によってパルスの発生タイミングを設定しなければなら
ず、回路構成が複雑になって、部品点数も増加してしま
う問題があった。
に、３種類の制御系５５，５６，５７が必要で、これら
によってパルスの発生タイミングを設定しなければなら
ず、回路構成が複雑になって、部品点数も増加してしま
う問題があった。
【０００７】 フォトカプラ，トリガ素子，コンデン
サ，双方向３端子スイッチ等、複数の部品が必要であ
り、部品点数が多くなって、装置が大型化してしまう問
題があった。
サ，双方向３端子スイッチ等、複数の部品が必要であ
り、部品点数が多くなって、装置が大型化してしまう問
題があった。
【０００８】この発明はこのような問題に鑑み、少ない
部品で位相制御を行うことのできる光結合素子を提供す
ることを目的とする。
部品で位相制御を行うことのできる光結合素子を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、入力電流に応じて発光する発光素子を形成した第１
のチップと、前記発光素子の光量に応じた電流値を出力
する受光素子、受光素子の出力電流を充電するＰＮ接合
で形成されたコンデンサ、および、該コンデンサの両端
をベース・エミッタ間に接続したダーリントン回路、を
形成した第２のチップと、を封止構造にしたことを特徴
とする。
は、入力電流に応じて発光する発光素子を形成した第１
のチップと、前記発光素子の光量に応じた電流値を出力
する受光素子、受光素子の出力電流を充電するＰＮ接合
で形成されたコンデンサ、および、該コンデンサの両端
をベース・エミッタ間に接続したダーリントン回路、を
形成した第２のチップと、を封止構造にしたことを特徴
とする。
【００１０】請求項２に記載の発明は、請求項１に記載
の光結合素子において、前記ダーリントン回路内のベー
ス・エミッタ回路に直列に、ツェナダイオード等のトリ
ガ素子を接続したことを特徴とする。
の光結合素子において、前記ダーリントン回路内のベー
ス・エミッタ回路に直列に、ツェナダイオード等のトリ
ガ素子を接続したことを特徴とする。
【００１１】請求項３に記載の発明は、請求項１または
２に記載の光結合素子において、前記第２のチップに、
さらに、ダーリントン回路の出力ゲートに接続されたサ
イリスタを設けたことを特徴とする。
２に記載の光結合素子において、前記第２のチップに、
さらに、ダーリントン回路の出力ゲートに接続されたサ
イリスタを設けたことを特徴とする。
【００１２】
【作用】請求項１に記載の発明においては、一つの光結
合素子内に、発光素子を形成した第１のチップ、および
受光素子，コンデンサ，ダーリントン回路を形成した第
２のチップが封止される。第１のチップは、入力電流に
応じて発光光量が変化する。また、第２のチップは、前
記発光素子の光量に応じて電流値が変化し、この電流を
ＰＮ接合されたコンデンサで充電して、充電電圧が一定
値に達したときにダーリントン回路をオンする。このと
きの一定値は、ダーリントン回路をオンすればよいだけ
の電圧値（ＶBE）であり、その値は非常に小さくてよ
い。従来の位相制御回路の場合、トリガ素子としてダイ
アック等を用いており、そのトリガ素子をオンするため
には、コンデンサの充電電圧として0.1 μＦ程度が必要
であった。そのため、コンデンサを半導体素子内部のジ
ャンクション容量（数十ｐＦ）では賄いきれなかった。
しかし、本発明のように、コンデンサの充電電圧が、ダ
ーリントン回路をオンする程度のもので良くなると、数
十ｐＦ程度でも十分になって、コンデンサを半導体素子
の１チップ内に一体化することが可能になる。
合素子内に、発光素子を形成した第１のチップ、および
受光素子，コンデンサ，ダーリントン回路を形成した第
２のチップが封止される。第１のチップは、入力電流に
応じて発光光量が変化する。また、第２のチップは、前
記発光素子の光量に応じて電流値が変化し、この電流を
ＰＮ接合されたコンデンサで充電して、充電電圧が一定
値に達したときにダーリントン回路をオンする。このと
きの一定値は、ダーリントン回路をオンすればよいだけ
の電圧値（ＶBE）であり、その値は非常に小さくてよ
い。従来の位相制御回路の場合、トリガ素子としてダイ
アック等を用いており、そのトリガ素子をオンするため
には、コンデンサの充電電圧として0.1 μＦ程度が必要
であった。そのため、コンデンサを半導体素子内部のジ
ャンクション容量（数十ｐＦ）では賄いきれなかった。
しかし、本発明のように、コンデンサの充電電圧が、ダ
ーリントン回路をオンする程度のもので良くなると、数
十ｐＦ程度でも十分になって、コンデンサを半導体素子
の１チップ内に一体化することが可能になる。
【００１３】そして、コンデンサの充電電圧による入力
電流はダーリントン回路により増幅され大きな電流とな
る。したがって、本発明の光結合素子を位相制御回路に
適用すると、このダーリントン回路出力電流によりトラ
イアック等の位相制御素子を十分に駆動できる。
電流はダーリントン回路により増幅され大きな電流とな
る。したがって、本発明の光結合素子を位相制御回路に
適用すると、このダーリントン回路出力電流によりトラ
イアック等の位相制御素子を十分に駆動できる。
【００１４】請求項２に記載の発明においては、ダーリ
ントン回路内のベース・エミッタ回路に直列に、トリガ
素子を接続すると、ダーリントン回路のオン電圧が引き
上げられ、安定した制御を行うことができるようにな
る。この場合、接続するトリガ素子を適宜設定すること
により、引き上げられるオン電圧値が大きくなり過ぎる
ことはなく、コンデンサの負担が大きくなり過ぎること
はない。
ントン回路内のベース・エミッタ回路に直列に、トリガ
素子を接続すると、ダーリントン回路のオン電圧が引き
上げられ、安定した制御を行うことができるようにな
る。この場合、接続するトリガ素子を適宜設定すること
により、引き上げられるオン電圧値が大きくなり過ぎる
ことはなく、コンデンサの負担が大きくなり過ぎること
はない。
【００１５】請求項３に記載の発明においては、第２の
チップにさらに、トライアックが設けられており、該ト
ライアックがダーリントン回路の出力電流によってオン
される。このようにトライアックも第２のチップに含ま
れているため、この光結合素子を、負荷を含む回路に直
列に接続し、該光結合素子への入力電圧を調整するだけ
で前記負荷を位相制御することができる。
チップにさらに、トライアックが設けられており、該ト
ライアックがダーリントン回路の出力電流によってオン
される。このようにトライアックも第２のチップに含ま
れているため、この光結合素子を、負荷を含む回路に直
列に接続し、該光結合素子への入力電圧を調整するだけ
で前記負荷を位相制御することができる。
【００１６】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。
明する。
【００１７】図１１はこの発明の実施例である光結合素
子の構成を示す図である。この光結合素子１は、リード
フレーム６上に第１のチップ７を搭載し、リードフレー
ム８上に第２のチップ９を搭載して、第１のチップ７と
第２のチップ９とを対向させた状態で両チップ７，９を
含むリードフレーム部分を透光性樹脂脂１０、および遮
光性樹脂１１でモールドしたものである。なお、第１の
チップ７，第２のチップ９の端子は、リード線１２によ
ってリードフレーム６，８に接続されている。
子の構成を示す図である。この光結合素子１は、リード
フレーム６上に第１のチップ７を搭載し、リードフレー
ム８上に第２のチップ９を搭載して、第１のチップ７と
第２のチップ９とを対向させた状態で両チップ７，９を
含むリードフレーム部分を透光性樹脂脂１０、および遮
光性樹脂１１でモールドしたものである。なお、第１の
チップ７，第２のチップ９の端子は、リード線１２によ
ってリードフレーム６，８に接続されている。
【００１８】図１はこの光結合素子を含む装置の回路図
である。
である。
【００１９】この実施例の光結合素子１は、発光素子
（発光ダイオード）２と、トライアック３と、ゲート電
流形成回路４，５と、を含んでいる。前記第１のチップ
７には発光素子２が含まれ、前記第２のチップ９にはゲ
ート電流形成回路４，５およびトライアック（スイッチ
ング素子）３が含まれている。該トライアック３には交
流電源５１、負荷５２が直列に接続されている。また、
発光素子２には、入力電圧ＶB に対応する電流が流れる
ように構成されている。
（発光ダイオード）２と、トライアック３と、ゲート電
流形成回路４，５と、を含んでいる。前記第１のチップ
７には発光素子２が含まれ、前記第２のチップ９にはゲ
ート電流形成回路４，５およびトライアック（スイッチ
ング素子）３が含まれている。該トライアック３には交
流電源５１、負荷５２が直列に接続されている。また、
発光素子２には、入力電圧ＶB に対応する電流が流れる
ように構成されている。
【００２０】各部の構成を詳細に説明する。
【００２１】図３はトライアック３の等価回路を示して
いる。この実施例のトライアック３は双方向サイリスタ
と等価であって、サイリスタ部３ａ，３ｂを含んでい
る。サイリスタ部３ａには、ゲート電流Ｇａが入力さ
れ、サイリスタ部３ｂにはゲート電流Ｇｂが入力され
る。いま、サイリスタ部３ａのアノード側で、かつ、サ
イリスタ部３ｂのカソード側の端子をＴ１、サイリスタ
部３ａのカソード側で、かつ、サイリスタ部３ｂのアノ
ード側の端子Ｔ２をＴ２とすると、Ｔ１に＋、Ｔ２に−
が印加された状態で、ゲート電流Ｇａが入力されるとサ
イリスタ部３ａがオンする。また、Ｔ１に−、Ｔ２に＋
が印加された状態で、ゲート電流Ｇｂが入力されるとサ
イリスタ部３ｂがオンする。
いる。この実施例のトライアック３は双方向サイリスタ
と等価であって、サイリスタ部３ａ，３ｂを含んでい
る。サイリスタ部３ａには、ゲート電流Ｇａが入力さ
れ、サイリスタ部３ｂにはゲート電流Ｇｂが入力され
る。いま、サイリスタ部３ａのアノード側で、かつ、サ
イリスタ部３ｂのカソード側の端子をＴ１、サイリスタ
部３ａのカソード側で、かつ、サイリスタ部３ｂのアノ
ード側の端子Ｔ２をＴ２とすると、Ｔ１に＋、Ｔ２に−
が印加された状態で、ゲート電流Ｇａが入力されるとサ
イリスタ部３ａがオンする。また、Ｔ１に−、Ｔ２に＋
が印加された状態で、ゲート電流Ｇｂが入力されるとサ
イリスタ部３ｂがオンする。
【００２２】図４はゲート電流形成回路４の構成を示し
ている。ゲート電流形成回路４は、前記発光素子２の光
を受光する受光素子（フォトダイオード）２１と、ＰＮ
接合で形成されたコンデンサ２２と、ダーリントン回路
２３とを含んでいる。なお、２４はトランジスタの感度
調整用抵抗である。コンデンサ２２は受光素子２１に直
列に接続され、受光素子２１の出力電流を充電する。該
コンデンサ２２は、ダーリントン回路２３のベース・エ
ミッタ間に接続されており、該コンデンサ２２の充電電
圧ＶC が一定値ＶBEに達したときにダーリントン回路２
３をオンする。ここで、コンデンサ２２の充電電圧ＶC
が一定値ＶBEに達するまでの時間は、図５に示すよう
に、受光素子２１に流れる電流ＩL と相関関係にある。
つまり、受光素子電流ＩL が大きいときには、ＶC ≧Ｖ
BEとなるまでの時間は短くなるが、受光素子電流ＩL が
小さいときには、ＶC ≧ＶBEとなるまでの時間は長くな
る。したがって、受光素子電流ＩL 、すなわち、発光素
子２１に入力される電流を調整することにより、ダーリ
ントン回路２３がオンするまでの時間を任意に設定する
ことができる。ダーリントン回路２３がオンすると、ゲ
ート電流Ｇａが出力される。
ている。ゲート電流形成回路４は、前記発光素子２の光
を受光する受光素子（フォトダイオード）２１と、ＰＮ
接合で形成されたコンデンサ２２と、ダーリントン回路
２３とを含んでいる。なお、２４はトランジスタの感度
調整用抵抗である。コンデンサ２２は受光素子２１に直
列に接続され、受光素子２１の出力電流を充電する。該
コンデンサ２２は、ダーリントン回路２３のベース・エ
ミッタ間に接続されており、該コンデンサ２２の充電電
圧ＶC が一定値ＶBEに達したときにダーリントン回路２
３をオンする。ここで、コンデンサ２２の充電電圧ＶC
が一定値ＶBEに達するまでの時間は、図５に示すよう
に、受光素子２１に流れる電流ＩL と相関関係にある。
つまり、受光素子電流ＩL が大きいときには、ＶC ≧Ｖ
BEとなるまでの時間は短くなるが、受光素子電流ＩL が
小さいときには、ＶC ≧ＶBEとなるまでの時間は長くな
る。したがって、受光素子電流ＩL 、すなわち、発光素
子２１に入力される電流を調整することにより、ダーリ
ントン回路２３がオンするまでの時間を任意に設定する
ことができる。ダーリントン回路２３がオンすると、ゲ
ート電流Ｇａが出力される。
【００２３】ゲート電流形成回路５は、電流が流れる方
向が逆であるが、構成自体はゲート電流形成回路４と同
様である。
向が逆であるが、構成自体はゲート電流形成回路４と同
様である。
【００２４】図２は第２のチップの全体の回路構成を示
す図、図６はこの回路中の要所の電圧波形を示してい
る。以下、この回路の動作を説明する。
す図、図６はこの回路中の要所の電圧波形を示してい
る。以下、この回路の動作を説明する。
【００２５】前記したように、トライアック３、および
ゲート電流形成回路４，５の端子Ｔ１，Ｔ２には、交流
電源５１が接続されている。
ゲート電流形成回路４，５の端子Ｔ１，Ｔ２には、交流
電源５１が接続されている。
【００２６】いま、端子Ｔ１，Ｔ２間に正の半波が印加
された場合を考えると、Ｔ１が＋、Ｔ２が−となる。ゲ
ート電流形成回路４においては、受光素子２１の出力電
流によりコンデンサ２２が充電され、該コンデンサ２２
の充電電圧ＶC がＶBEを超えたときに、トライアックの
サイリスタ部３ａのゲートＧａにゲート電流が入力され
て、サイリスタ部３ａがオンし、負荷５２に電力が供給
される。一方、サイリスタ部３ｂは逆バイアスとなって
いるためにオフのままとなる。サイリスタ部３ａは一度
オンするとそのままオン状態となるが、電流が一定値以
下になるとオフする。
された場合を考えると、Ｔ１が＋、Ｔ２が−となる。ゲ
ート電流形成回路４においては、受光素子２１の出力電
流によりコンデンサ２２が充電され、該コンデンサ２２
の充電電圧ＶC がＶBEを超えたときに、トライアックの
サイリスタ部３ａのゲートＧａにゲート電流が入力され
て、サイリスタ部３ａがオンし、負荷５２に電力が供給
される。一方、サイリスタ部３ｂは逆バイアスとなって
いるためにオフのままとなる。サイリスタ部３ａは一度
オンするとそのままオン状態となるが、電流が一定値以
下になるとオフする。
【００２７】次に、端子Ｔ１，Ｔ２間に負の半波が印加
されると、Ｔ１が−、Ｔ２が＋となり、ゲート電流形成
回路５では受光素子２１の出力電流によりコンデンサ２
２が充電される。そして、コンデンサ２２の充電電圧Ｖ
C がＶBEを超えたときに、サイリスタ部３ｂのゲートＧ
ｂにゲート電流が入力され、サイリスタ部３ｂがオンす
る。サイリスタ部３ｂは電流が一定値以下になるまでオ
ン状態を維持し、負荷５２に電圧を印加する。また、サ
イリスタ部３ａは、逆バイアスとなっているためにオフ
状態となる。
されると、Ｔ１が−、Ｔ２が＋となり、ゲート電流形成
回路５では受光素子２１の出力電流によりコンデンサ２
２が充電される。そして、コンデンサ２２の充電電圧Ｖ
C がＶBEを超えたときに、サイリスタ部３ｂのゲートＧ
ｂにゲート電流が入力され、サイリスタ部３ｂがオンす
る。サイリスタ部３ｂは電流が一定値以下になるまでオ
ン状態を維持し、負荷５２に電圧を印加する。また、サ
イリスタ部３ａは、逆バイアスとなっているためにオフ
状態となる。
【００２８】ところで、図５に示したように、コンデン
サ２２の充電電圧ＶC が、ダーリントン回路２３のオン
電圧ＶBEに達するまでの時間は、受光素子２１に流れる
電流値に対応し、受光素子２１に流れる電流が少なけれ
ばダーリントン回路２３のオンタイミングは遅くなり、
逆に受光素子２１に流れる電流が多ければダーリントン
回路２３のオンタイミングは早くなる。つまり、受光素
子２１に流れる電流値を制御することにより、ダーリン
トン回路２３のオンタイミングを制御することができ、
負荷５２を位相制御することができる。受光素子２１の
電流値は、発光素子２の光量に対応し、発光素子２に流
れる電流、つまり、入力電圧ＶB を制御することで負荷
５２の印加電圧を位相制御することができる。
サ２２の充電電圧ＶC が、ダーリントン回路２３のオン
電圧ＶBEに達するまでの時間は、受光素子２１に流れる
電流値に対応し、受光素子２１に流れる電流が少なけれ
ばダーリントン回路２３のオンタイミングは遅くなり、
逆に受光素子２１に流れる電流が多ければダーリントン
回路２３のオンタイミングは早くなる。つまり、受光素
子２１に流れる電流値を制御することにより、ダーリン
トン回路２３のオンタイミングを制御することができ、
負荷５２を位相制御することができる。受光素子２１の
電流値は、発光素子２の光量に対応し、発光素子２に流
れる電流、つまり、入力電圧ＶB を制御することで負荷
５２の印加電圧を位相制御することができる。
【００２９】ここで、ダーリントン回路２３の増幅率が
非常に大きいため、その入力電圧は非常に小さい電圧で
よい。このため、コンデンサ２２の容量は、半導体のＰ
Ｎ接合で構成されるジャンクション容量で十分になる。
したがって、半導体素子内の１チップ内にコンデンサ２
２を形成することが可能になり、装置を小型化できると
ともに、部品点数も少なくできる。
非常に大きいため、その入力電圧は非常に小さい電圧で
よい。このため、コンデンサ２２の容量は、半導体のＰ
Ｎ接合で構成されるジャンクション容量で十分になる。
したがって、半導体素子内の１チップ内にコンデンサ２
２を形成することが可能になり、装置を小型化できると
ともに、部品点数も少なくできる。
【００３０】なお、半波電源を用いる場合には、ゲート
電流形成回路４，５およびサイリスタ部３ａ，３ｂを、
いずれか一方のみとする。例えば、図７，図８に示すよ
うに、電源を正の半波電源５１′とした場合には、正の
半波用のゲート電流形成回路４と、サイリスタ部３ａと
を備えるだけでよい。
電流形成回路４，５およびサイリスタ部３ａ，３ｂを、
いずれか一方のみとする。例えば、図７，図８に示すよ
うに、電源を正の半波電源５１′とした場合には、正の
半波用のゲート電流形成回路４と、サイリスタ部３ａと
を備えるだけでよい。
【００３１】また、図９に示すように、ダーリントン回
路２３のベース・エミッタ回路に直列に、ツェナダイオ
ード等のトリガ素子２６を接続してもよい。なおこの図
では、ゲート電流形成回路４′のみを示している。この
ようにトリガ素子２６を接続すると、図１０に示すよう
に、トリガ素子２６のオン電圧ＶS 分だけ、コンデンサ
２２の充電電圧ＶC が引き上げられ、安定した制御を行
うことができるようになる。また、回路の時定数（入力
光量に対しる充電時の電流値）は図１〜図４に示すもの
と変わらないため、細かな制御を行うことができる。な
お、トリガ素子２６としては、この他に、ダイアック、
ＳＢＳ、ＳＳＳ、ＵＪＴ、ＰＵＴ等をトリガ素子として
用いることも可能である。
路２３のベース・エミッタ回路に直列に、ツェナダイオ
ード等のトリガ素子２６を接続してもよい。なおこの図
では、ゲート電流形成回路４′のみを示している。この
ようにトリガ素子２６を接続すると、図１０に示すよう
に、トリガ素子２６のオン電圧ＶS 分だけ、コンデンサ
２２の充電電圧ＶC が引き上げられ、安定した制御を行
うことができるようになる。また、回路の時定数（入力
光量に対しる充電時の電流値）は図１〜図４に示すもの
と変わらないため、細かな制御を行うことができる。な
お、トリガ素子２６としては、この他に、ダイアック、
ＳＢＳ、ＳＳＳ、ＵＪＴ、ＰＵＴ等をトリガ素子として
用いることも可能である。
【００３２】上記の実施例では、光結合素子内に、トラ
イアック３（サイリスタ部３ａ，３ｂ）を組み込んでい
るが、位相制御される負荷５２が大きな電力を必要とす
る場合には、第２のチップ内に、ゲート電流形成回路
（両チャンネル分、または片チャンネル分）のみを作成
し、大電力用のトライアック、サイリスタ等のスイッチ
ング素子を、該第２のチップのゲート端子Ｇａ，Ｇｂに
外付けすることにより、素子の発熱等の問題を防止でき
る。
イアック３（サイリスタ部３ａ，３ｂ）を組み込んでい
るが、位相制御される負荷５２が大きな電力を必要とす
る場合には、第２のチップ内に、ゲート電流形成回路
（両チャンネル分、または片チャンネル分）のみを作成
し、大電力用のトライアック、サイリスタ等のスイッチ
ング素子を、該第２のチップのゲート端子Ｇａ，Ｇｂに
外付けすることにより、素子の発熱等の問題を防止でき
る。
【００３３】また、光結合素子の構成例としては、図１
１に示すように、第１のチップ７、第２のチップ９とと
もに、両チップ７，８を搭載したリードフレーム６，８
部分も透光性樹脂１０内に封入してもよいが、図１２に
示すように、チップ７，８部分のみ、つまり光送信部の
みを透光性樹脂１０で封入してもよい。また、図１３に
示すように、第１のチップ７と第２のチップ９とを同一
平面上に配置し、両チップ７，８部を透光性樹脂１０で
封止し、その周囲を遮光性樹脂１１で封止することによ
り、第１のチップ７の光を遮光性樹脂１１で反射させて
第２のチップに入射させるようにすることもできる。ま
た、図１４に示すように、第１のチップを搭載してなる
第１の素子３１と、第２のチップを搭載してなる第２の
素子３２とを備え、両素子３１，３２間を光ファイバ３
３で接続することにより、光送信を行わせるようにして
もよい。
１に示すように、第１のチップ７、第２のチップ９とと
もに、両チップ７，８を搭載したリードフレーム６，８
部分も透光性樹脂１０内に封入してもよいが、図１２に
示すように、チップ７，８部分のみ、つまり光送信部の
みを透光性樹脂１０で封入してもよい。また、図１３に
示すように、第１のチップ７と第２のチップ９とを同一
平面上に配置し、両チップ７，８部を透光性樹脂１０で
封止し、その周囲を遮光性樹脂１１で封止することによ
り、第１のチップ７の光を遮光性樹脂１１で反射させて
第２のチップに入射させるようにすることもできる。ま
た、図１４に示すように、第１のチップを搭載してなる
第１の素子３１と、第２のチップを搭載してなる第２の
素子３２とを備え、両素子３１，３２間を光ファイバ３
３で接続することにより、光送信を行わせるようにして
もよい。
【００３４】
【発明の効果】請求項１に記載の発明によれば、ダーリ
ントン回路を用いたことによりコンデンサの充電電圧を
低くすることができ、これによってコンデンサを一つの
チップ（第２のチップ）内に組み込むことができた。こ
のため、本発明の光結合素子だけで位相制御された信号
を得ることができ、従来のように、複数の部品を個別に
配置する必要がなく、装置を小型化することができる。
ントン回路を用いたことによりコンデンサの充電電圧を
低くすることができ、これによってコンデンサを一つの
チップ（第２のチップ）内に組み込むことができた。こ
のため、本発明の光結合素子だけで位相制御された信号
を得ることができ、従来のように、複数の部品を個別に
配置する必要がなく、装置を小型化することができる。
【００３５】請求項２に記載の発明によれば、ダーリン
トン回路のオン電圧を適当に引き上げて安定した制御を
行うことができる。
トン回路のオン電圧を適当に引き上げて安定した制御を
行うことができる。
【００３６】請求項３に記載の発明によれば、第２のチ
ップ内に負荷の電力供給のスイッチング素子を組み込ん
だことによって、該光結合素子一つだけで負荷の電力制
御を行うことができる。
ップ内に負荷の電力供給のスイッチング素子を組み込ん
だことによって、該光結合素子一つだけで負荷の電力制
御を行うことができる。
【図１】この発明の実施例である光結合素子を備えた装
置の回路構成例を示す図である。
置の回路構成例を示す図である。
【図２】同光結合素子の要部の等価回路図である。
【図３】同光結合素子のトライアック部分の等価回路図
である。
である。
【図４】同光結合素子のゲート電流形成回路の構成例を
示す図である。
示す図である。
【図５】同光結合素子のコンデンサの充電状態を示す図
である。
である。
【図６】同装置内の要部の電圧波形を示す図である。
【図７】同光結合素子を備えた半波電源回路の構成例を
示す図である。
示す図である。
【図８】同光結合素子のゲート電流形成回路の構成例を
示す図である。
示す図である。
【図９】請求項２の実施例を示す光結合素子を備えた装
置のゲート電流形成回路の構成例を示す図である。
置のゲート電流形成回路の構成例を示す図である。
【図１０】同光結合素子のコンデンサの充電電圧を示す
図である。
図である。
【図１１】光結合素子の構成例を示す図である。
【図１２】光結合素子の構成例を示す図である。
【図１３】光結合素子の構成例を示す図である。
【図１４】光結合素子の構成例を示す図である。
【図１５】従来の光結合素子を備えた位相制御装置の回
路構成例を示す図である。
路構成例を示す図である。
【図１６】従来の光結合素子を備えた位相制御装置の他
の回路構成例を示す図である。
の回路構成例を示す図である。
【図１７】同位相制御装置内の要部の電圧波形を示す図
である。
である。
１ 光結合素子 ２ 発光素子 ３ トライアック ３ａ，３ｂ サイリスタ部 ４，５ ゲート電流形成回路 ６，８ リードフレーム ７ 第１のチップ ９ 第２のチップ １０ 透光性樹脂 １１ 遮光性樹脂 ２１ 受光素子 ２２ コンデンサ ２３ ダーリントン回路 ２６ ツェナダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 1/08 321 H01L 27/08 H01L 31/10
Claims (3)
- 【請求項１】入力電流に応じて発光する発光素子を形成
した第１のチップと、 前記発光素子の光量に応じた電流値を出力する受光素
子、受光素子の出力電流を充電するＰＮ接合で形成され
たコンデンサ、および、該コンデンサの両端をベース・
エミッタ間に接続したダーリントン回路、を形成した第
２のチップと、 を封止構造にしたことを特徴とする光結合素子。 - 【請求項２】請求項１に記載の光結合素子において、 前記ダーリントン回路内のベース・エミッタ回路に直列
に、ツェナダイオード等のトリガ素子を接続したことを
特徴とする光結合素子。 - 【請求項３】請求項１または２に記載の光結合素子にお
いて、 前記第２のチップに、さらに、ダーリントン回路の出力
ゲートに接続されたサイリスタを設けたことを特徴とす
る光結合素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086395A JP2812874B2 (ja) | 1994-04-25 | 1994-04-25 | 光結合素子 |
| US08/426,869 US5559340A (en) | 1994-04-25 | 1995-04-24 | Photocoupler capable of effecting phase control with an embedded junction capacitor |
| DE19515027A DE19515027B4 (de) | 1994-04-25 | 1995-04-24 | Durch Optokoppler gesteuerte Phasenanschnittsschaltung |
| KR1019950010653A KR100187388B1 (ko) | 1994-04-25 | 1995-04-25 | 위상 제어 가능한 광결합소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086395A JP2812874B2 (ja) | 1994-04-25 | 1994-04-25 | 光結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298605A JPH07298605A (ja) | 1995-11-10 |
| JP2812874B2 true JP2812874B2 (ja) | 1998-10-22 |
Family
ID=13885692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086395A Expired - Fee Related JP2812874B2 (ja) | 1994-04-25 | 1994-04-25 | 光結合素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5559340A (ja) |
| JP (1) | JP2812874B2 (ja) |
| KR (1) | KR100187388B1 (ja) |
| DE (1) | DE19515027B4 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2986698B2 (ja) * | 1994-12-28 | 1999-12-06 | シャープ株式会社 | 光結合素子 |
| TW527786B (en) * | 2001-10-24 | 2003-04-11 | Wistron Corp | Filtering device with bandwidth adjustment capability |
| US20040162477A1 (en) * | 2002-10-04 | 2004-08-19 | Olympus Corporation | Apparatus for detecting magnetic fluid identifying sentinel-lymph node |
| US7679223B2 (en) * | 2005-05-13 | 2010-03-16 | Cree, Inc. | Optically triggered wide bandgap bipolar power switching devices and circuits |
| JP5865216B2 (ja) * | 2012-09-12 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | フォトカプラ |
| US10283699B2 (en) * | 2016-01-29 | 2019-05-07 | Avago Technologies International Sales Pte. Limited | Hall-effect sensor isolator |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1118826A (en) * | 1964-06-29 | 1968-07-03 | Texas Instruments Inc | Optoelectric systems |
| US3932770A (en) * | 1973-03-07 | 1976-01-13 | Xerox Corporation | Control circuit for switching triacs |
| GB2030765B (en) * | 1978-10-02 | 1983-04-27 | Lumenition Ltd | Darlington transistor pairs |
| US4461955A (en) * | 1982-06-30 | 1984-07-24 | The United States Of America As Represented By The Secretary Of The Air Force | Isolated load switching with surge suppression |
| US4833346A (en) * | 1985-08-22 | 1989-05-23 | International Business Machines Corporation | Switched threshold comparator for a fiber-optic receiver |
| JP3195803B2 (ja) * | 1991-04-12 | 2001-08-06 | 松下電工株式会社 | 調光器 |
| US5340993A (en) * | 1993-04-30 | 1994-08-23 | Motorola, Inc. | Optocoupler package wth integral voltage isolation barrier |
-
1994
- 1994-04-25 JP JP6086395A patent/JP2812874B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-24 US US08/426,869 patent/US5559340A/en not_active Expired - Lifetime
- 1995-04-24 DE DE19515027A patent/DE19515027B4/de not_active Expired - Fee Related
- 1995-04-25 KR KR1019950010653A patent/KR100187388B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07298605A (ja) | 1995-11-10 |
| DE19515027B4 (de) | 2005-04-07 |
| KR100187388B1 (ko) | 1999-05-15 |
| US5559340A (en) | 1996-09-24 |
| DE19515027A1 (de) | 1995-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6111454A (en) | Power supply circuit | |
| US5057694A (en) | Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode | |
| US4745311A (en) | Solid-state relay | |
| US3524986A (en) | Semiconductor light gating of light activated semiconductor power control circuits | |
| US4419586A (en) | Solid-state relay and regulator | |
| JP3121338B2 (ja) | 固体継電器 | |
| US4931656A (en) | Means to dynamically discharge a capacitively charged electrical device | |
| US4270046A (en) | Two-terminal optical sensor | |
| JP2812874B2 (ja) | 光結合素子 | |
| US4339670A (en) | Zero voltage switching AC relay circuit | |
| US4322637A (en) | Solid state switch | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JP3006281B2 (ja) | 光結合型リレー回路 | |
| JP3571842B2 (ja) | 半導体装置の駆動方法及び半導体装置 | |
| JPH05335616A (ja) | 高速応答フォトカプラ | |
| JPH1154784A (ja) | 半導体リレー | |
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPH06177736A (ja) | 固体リレー | |
| JP3395168B2 (ja) | 半導体リレー回路 | |
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JPS62172813A (ja) | 半導体リレ−回路 | |
| US20030112641A1 (en) | Photocoupler semiconductor device | |
| JPS585529B2 (ja) | 電子化リレ−装置 | |
| JPH10215159A (ja) | 半導体リレー | |
| JPH0812992B2 (ja) | 半導体リレー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |