JPH07298605A - 光結合素子 - Google Patents
光結合素子Info
- Publication number
- JPH07298605A JPH07298605A JP6086395A JP8639594A JPH07298605A JP H07298605 A JPH07298605 A JP H07298605A JP 6086395 A JP6086395 A JP 6086395A JP 8639594 A JP8639594 A JP 8639594A JP H07298605 A JPH07298605 A JP H07298605A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- capacitor
- light
- optical coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 230000003287 optical effect Effects 0.000 claims description 35
- 230000008878 coupling Effects 0.000 claims description 34
- 238000010168 coupling process Methods 0.000 claims description 34
- 238000005859 coupling reaction Methods 0.000 claims description 34
- 229910052729 chemical element Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 20
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Light Receiving Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】フォトカプラ等の光結合素子を用いて位相制御
を行う際の、装置全体の部品点数を少なくする。 【構成】入力電流に応じて発光する発光素子2を形成し
た第1のチップ7と、発光素子2の光量に応じた電流値
を出力する受光素子21、受光素子21の出力電流を充
電するPN接合で形成されたコンデンサ22、および、
コンデンサ22の両端をベース・エミッタ間に接続した
ダーリントン回路23、を形成した第2のチップ9と、
を封止構造にして、一つの光結合素子を構成し、該光結
合素子一つで位相制御が行えるようにした。
を行う際の、装置全体の部品点数を少なくする。 【構成】入力電流に応じて発光する発光素子2を形成し
た第1のチップ7と、発光素子2の光量に応じた電流値
を出力する受光素子21、受光素子21の出力電流を充
電するPN接合で形成されたコンデンサ22、および、
コンデンサ22の両端をベース・エミッタ間に接続した
ダーリントン回路23、を形成した第2のチップ9と、
を封止構造にして、一つの光結合素子を構成し、該光結
合素子一つで位相制御が行えるようにした。
Description
【0001】
【産業上の利用分野】この発明は、位相制御を行うため
の素子に関し、特には、一つの素子で位相制御を行うこ
とのできる光結合素子に関する。
の素子に関し、特には、一つの素子で位相制御を行うこ
とのできる光結合素子に関する。
【0002】
【従来の技術】従来の光結合素子(フォトカプラ)を用
いた位相制御回路の構成例を図面を参照して説明する。
いた位相制御回路の構成例を図面を参照して説明する。
【0003】 まず、図15に示す回路は、交流電源
51に負荷52および双方向3端子スイッチ53を直列
に接続し、双方向3端子スイッチ53のオンタイミング
を変えることで位相制御を行うものである。双方向3端
子スイッチ53には、フォトカプラ54の出力がトリガ
信号として入力される。フォトカプラ54は、ゼロボル
ト検出回路55、制御回路56、および遅延トリガ回路
57によりパルスが出力されたときに、前記トリガ信号
を出力する。このパルス信号は、ゼロボルト検出回路5
5により検出されたゼロボルトタイミングを基準にし
て、遅延トリガ回路57が制御回路57から入力された
時間分だけ遅らせたタイミングに出力される。つまり、
制御回路57から出力される時間分だけ双方向3端子ス
イッチ53のオンタイミングが遅れることになり、これ
によって位相が制御される。
51に負荷52および双方向3端子スイッチ53を直列
に接続し、双方向3端子スイッチ53のオンタイミング
を変えることで位相制御を行うものである。双方向3端
子スイッチ53には、フォトカプラ54の出力がトリガ
信号として入力される。フォトカプラ54は、ゼロボル
ト検出回路55、制御回路56、および遅延トリガ回路
57によりパルスが出力されたときに、前記トリガ信号
を出力する。このパルス信号は、ゼロボルト検出回路5
5により検出されたゼロボルトタイミングを基準にし
て、遅延トリガ回路57が制御回路57から入力された
時間分だけ遅らせたタイミングに出力される。つまり、
制御回路57から出力される時間分だけ双方向3端子ス
イッチ53のオンタイミングが遅れることになり、これ
によって位相が制御される。
【0004】 図16は他のフォトカプラを用いた位
相制御回路の構成例を示し、図17は同回路内の要所の
電圧波形を示している。なお、図16中、図15と同一
部分は同一番号で示し、説明を省略する。この回路は、
光により内部抵抗値が変わるCDSを受光側に設けたフ
ォトカプラ62と、前記CDSに接続されたコンデンサ
63と、を用い、フォトカプラ62の受光側の出力電流
をコンデンサ63で充電し、コンデンサ63の充電電圧
VC によって、双方向3端子スイッチ53をオンするた
めのトリガ信号を出力するものである。トリガ信号の出
力素子(トリガ素子)61としてはダイアック等が用い
られる。いま、図17に示すように、フォトカプラ62
に入力電圧VB に対応した電流を流すと、コンデンサ6
3の充電電圧VC は図示するように増加し、この充電電
圧VC がトリガ素子61のオン電圧VS を超えるとトリ
ガ信号が出力されて双方向3端子スイッチ53がオンす
る。そして、負荷52の両端に電圧V0 が印加される。
この回路において、トリガ素子61がオンするまでの時
間、つまり充電電圧VC がトリガ素子61のオン電圧V
S に達するまでの時間は、フォトカプラ62のCDSに
流れる電流によって変わり、この電流は入力電圧VB に
よって変わる。すなわち、この構成では、入力電圧VB
を変動させることで位相制御を行うことができる。
相制御回路の構成例を示し、図17は同回路内の要所の
電圧波形を示している。なお、図16中、図15と同一
部分は同一番号で示し、説明を省略する。この回路は、
光により内部抵抗値が変わるCDSを受光側に設けたフ
ォトカプラ62と、前記CDSに接続されたコンデンサ
63と、を用い、フォトカプラ62の受光側の出力電流
をコンデンサ63で充電し、コンデンサ63の充電電圧
VC によって、双方向3端子スイッチ53をオンするた
めのトリガ信号を出力するものである。トリガ信号の出
力素子(トリガ素子)61としてはダイアック等が用い
られる。いま、図17に示すように、フォトカプラ62
に入力電圧VB に対応した電流を流すと、コンデンサ6
3の充電電圧VC は図示するように増加し、この充電電
圧VC がトリガ素子61のオン電圧VS を超えるとトリ
ガ信号が出力されて双方向3端子スイッチ53がオンす
る。そして、負荷52の両端に電圧V0 が印加される。
この回路において、トリガ素子61がオンするまでの時
間、つまり充電電圧VC がトリガ素子61のオン電圧V
S に達するまでの時間は、フォトカプラ62のCDSに
流れる電流によって変わり、この電流は入力電圧VB に
よって変わる。すなわち、この構成では、入力電圧VB
を変動させることで位相制御を行うことができる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
フォトカプラを用いた,の構成には各々次のような
問題があった。
フォトカプラを用いた,の構成には各々次のような
問題があった。
【0006】 位相制御用のパルスを発生するため
に、3種類の制御系55,56,57が必要で、これら
によってパルスの発生タイミングを設定しなければなら
ず、回路構成が複雑になって、部品点数も増加してしま
う問題があった。
に、3種類の制御系55,56,57が必要で、これら
によってパルスの発生タイミングを設定しなければなら
ず、回路構成が複雑になって、部品点数も増加してしま
う問題があった。
【0007】 フォトカプラ,トリガ素子,コンデン
サ,双方向3端子スイッチ等、複数の部品が必要であ
り、部品点数が多くなって、装置が大型化してしまう問
題があった。
サ,双方向3端子スイッチ等、複数の部品が必要であ
り、部品点数が多くなって、装置が大型化してしまう問
題があった。
【0008】この発明はこのような問題に鑑み、少ない
部品で位相制御を行うことのできる光結合素子を提供す
ることを目的とする。
部品で位相制御を行うことのできる光結合素子を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】請求項1に記載の発明
は、入力電流に応じて発光する発光素子を形成した第1
のチップと、前記発光素子の光量に応じた電流値を出力
する受光素子、受光素子の出力電流を充電するPN接合
で形成されたコンデンサ、および、該コンデンサの両端
をベース・エミッタ間に接続したダーリントン回路、を
形成した第2のチップと、を封止構造にしたことを特徴
とする。
は、入力電流に応じて発光する発光素子を形成した第1
のチップと、前記発光素子の光量に応じた電流値を出力
する受光素子、受光素子の出力電流を充電するPN接合
で形成されたコンデンサ、および、該コンデンサの両端
をベース・エミッタ間に接続したダーリントン回路、を
形成した第2のチップと、を封止構造にしたことを特徴
とする。
【0010】請求項2に記載の発明は、請求項1に記載
の光結合素子において、前記ダーリントン回路内のベー
ス・エミッタ回路に直列に、ツェナダイオード等のトリ
ガ素子を接続したことを特徴とする。
の光結合素子において、前記ダーリントン回路内のベー
ス・エミッタ回路に直列に、ツェナダイオード等のトリ
ガ素子を接続したことを特徴とする。
【0011】請求項3に記載の発明は、請求項1または
2に記載の光結合素子において、前記第2のチップに、
さらに、ダーリントン回路の出力ゲートに接続されたサ
イリスタを設けたことを特徴とする。
2に記載の光結合素子において、前記第2のチップに、
さらに、ダーリントン回路の出力ゲートに接続されたサ
イリスタを設けたことを特徴とする。
【0012】
【作用】請求項1に記載の発明においては、一つの光結
合素子内に、発光素子を形成した第1のチップ、および
受光素子,コンデンサ,ダーリントン回路を形成した第
2のチップが封止される。第1のチップは、入力電流に
応じて発光光量が変化する。また、第2のチップは、前
記発光素子の光量に応じて電流値が変化し、この電流を
PN接合されたコンデンサで充電して、充電電圧が一定
値に達したときにダーリントン回路をオンする。このと
きの一定値は、ダーリントン回路をオンすればよいだけ
の電圧値(VBE)であり、その値は非常に小さくてよ
い。従来の位相制御回路の場合、トリガ素子としてダイ
アック等を用いており、そのトリガ素子をオンするため
には、コンデンサの充電電圧として0.1 μF程度が必要
であった。そのため、コンデンサを半導体素子内部のジ
ャンクション容量(数十pF)では賄いきれなかった。
しかし、本発明のように、コンデンサの充電電圧が、ダ
ーリントン回路をオンする程度のもので良くなると、数
十pF程度でも十分になって、コンデンサを半導体素子
の1チップ内に一体化することが可能になる。
合素子内に、発光素子を形成した第1のチップ、および
受光素子,コンデンサ,ダーリントン回路を形成した第
2のチップが封止される。第1のチップは、入力電流に
応じて発光光量が変化する。また、第2のチップは、前
記発光素子の光量に応じて電流値が変化し、この電流を
PN接合されたコンデンサで充電して、充電電圧が一定
値に達したときにダーリントン回路をオンする。このと
きの一定値は、ダーリントン回路をオンすればよいだけ
の電圧値(VBE)であり、その値は非常に小さくてよ
い。従来の位相制御回路の場合、トリガ素子としてダイ
アック等を用いており、そのトリガ素子をオンするため
には、コンデンサの充電電圧として0.1 μF程度が必要
であった。そのため、コンデンサを半導体素子内部のジ
ャンクション容量(数十pF)では賄いきれなかった。
しかし、本発明のように、コンデンサの充電電圧が、ダ
ーリントン回路をオンする程度のもので良くなると、数
十pF程度でも十分になって、コンデンサを半導体素子
の1チップ内に一体化することが可能になる。
【0013】そして、コンデンサの充電電圧による入力
電流はダーリントン回路により増幅され大きな電流とな
る。したがって、本発明の光結合素子を位相制御回路に
適用すると、このダーリントン回路出力電流によりトラ
イアック等の位相制御素子を十分に駆動できる。
電流はダーリントン回路により増幅され大きな電流とな
る。したがって、本発明の光結合素子を位相制御回路に
適用すると、このダーリントン回路出力電流によりトラ
イアック等の位相制御素子を十分に駆動できる。
【0014】請求項2に記載の発明においては、ダーリ
ントン回路内のベース・エミッタ回路に直列に、トリガ
素子を接続すると、ダーリントン回路のオン電圧が引き
上げられ、安定した制御を行うことができるようにな
る。この場合、接続するトリガ素子を適宜設定すること
により、引き上げられるオン電圧値が大きくなり過ぎる
ことはなく、コンデンサの負担が大きくなり過ぎること
はない。
ントン回路内のベース・エミッタ回路に直列に、トリガ
素子を接続すると、ダーリントン回路のオン電圧が引き
上げられ、安定した制御を行うことができるようにな
る。この場合、接続するトリガ素子を適宜設定すること
により、引き上げられるオン電圧値が大きくなり過ぎる
ことはなく、コンデンサの負担が大きくなり過ぎること
はない。
【0015】請求項3に記載の発明においては、第2の
チップにさらに、トライアックが設けられており、該ト
ライアックがダーリントン回路の出力電流によってオン
される。このようにトライアックも第2のチップに含ま
れているため、この光結合素子を、負荷を含む回路に直
列に接続し、該光結合素子への入力電圧を調整するだけ
で前記負荷を位相制御することができる。
チップにさらに、トライアックが設けられており、該ト
ライアックがダーリントン回路の出力電流によってオン
される。このようにトライアックも第2のチップに含ま
れているため、この光結合素子を、負荷を含む回路に直
列に接続し、該光結合素子への入力電圧を調整するだけ
で前記負荷を位相制御することができる。
【0016】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。
明する。
【0017】図11はこの発明の実施例である光結合素
子の構成を示す図である。この光結合素子1は、リード
フレーム6上に第1のチップ7を搭載し、リードフレー
ム8上に第2のチップ9を搭載して、第1のチップ7と
第2のチップ9とを対向させた状態で両チップ7,9を
含むリードフレーム部分を透光性樹脂脂10、および遮
光性樹脂11でモールドしたものである。なお、第1の
チップ7,第2のチップ9の端子は、リード線12によ
ってリードフレーム6,8に接続されている。
子の構成を示す図である。この光結合素子1は、リード
フレーム6上に第1のチップ7を搭載し、リードフレー
ム8上に第2のチップ9を搭載して、第1のチップ7と
第2のチップ9とを対向させた状態で両チップ7,9を
含むリードフレーム部分を透光性樹脂脂10、および遮
光性樹脂11でモールドしたものである。なお、第1の
チップ7,第2のチップ9の端子は、リード線12によ
ってリードフレーム6,8に接続されている。
【0018】図1はこの光結合素子を含む装置の回路図
である。
である。
【0019】この実施例の光結合素子1は、発光素子
(発光ダイオード)2と、トライアック3と、ゲート電
流形成回路4,5と、を含んでいる。前記第1のチップ
7には発光素子2が含まれ、前記第2のチップ9にはゲ
ート電流形成回路4,5およびトライアック(スイッチ
ング素子)3が含まれている。該トライアック3には交
流電源51、負荷52が直列に接続されている。また、
発光素子2には、入力電圧VB に対応する電流が流れる
ように構成されている。
(発光ダイオード)2と、トライアック3と、ゲート電
流形成回路4,5と、を含んでいる。前記第1のチップ
7には発光素子2が含まれ、前記第2のチップ9にはゲ
ート電流形成回路4,5およびトライアック(スイッチ
ング素子)3が含まれている。該トライアック3には交
流電源51、負荷52が直列に接続されている。また、
発光素子2には、入力電圧VB に対応する電流が流れる
ように構成されている。
【0020】各部の構成を詳細に説明する。
【0021】図3はトライアック3の等価回路を示して
いる。この実施例のトライアック3は双方向サイリスタ
と等価であって、サイリスタ部3a,3bを含んでい
る。サイリスタ部3aには、ゲート電流Gaが入力さ
れ、サイリスタ部3bにはゲート電流Gbが入力され
る。いま、サイリスタ部3aのアノード側で、かつ、サ
イリスタ部3bのカソード側の端子をT1、サイリスタ
部3aのカソード側で、かつ、サイリスタ部3bのアノ
ード側の端子T2をT2とすると、T1に+、T2に−
が印加された状態で、ゲート電流Gaが入力されるとサ
イリスタ部3aがオンする。また、T1に−、T2に+
が印加された状態で、ゲート電流Gbが入力されるとサ
イリスタ部3bがオンする。
いる。この実施例のトライアック3は双方向サイリスタ
と等価であって、サイリスタ部3a,3bを含んでい
る。サイリスタ部3aには、ゲート電流Gaが入力さ
れ、サイリスタ部3bにはゲート電流Gbが入力され
る。いま、サイリスタ部3aのアノード側で、かつ、サ
イリスタ部3bのカソード側の端子をT1、サイリスタ
部3aのカソード側で、かつ、サイリスタ部3bのアノ
ード側の端子T2をT2とすると、T1に+、T2に−
が印加された状態で、ゲート電流Gaが入力されるとサ
イリスタ部3aがオンする。また、T1に−、T2に+
が印加された状態で、ゲート電流Gbが入力されるとサ
イリスタ部3bがオンする。
【0022】図4はゲート電流形成回路4の構成を示し
ている。ゲート電流形成回路4は、前記発光素子2の光
を受光する受光素子(フォトダイオード)21と、PN
接合で形成されたコンデンサ22と、ダーリントン回路
23とを含んでいる。なお、24はトランジスタの感度
調整用抵抗である。コンデンサ22は受光素子21に直
列に接続され、受光素子21の出力電流を充電する。該
コンデンサ22は、ダーリントン回路23のベース・エ
ミッタ間に接続されており、該コンデンサ22の充電電
圧VC が一定値VBEに達したときにダーリントン回路2
3をオンする。ここで、コンデンサ22の充電電圧VC
が一定値VBEに達するまでの時間は、図5に示すよう
に、受光素子21に流れる電流IL と相関関係にある。
つまり、受光素子電流IL が大きいときには、VC ≧V
BEとなるまでの時間は短くなるが、受光素子電流IL が
小さいときには、VC ≧VBEとなるまでの時間は長くな
る。したがって、受光素子電流IL 、すなわち、発光素
子21に入力される電流を調整することにより、ダーリ
ントン回路23がオンするまでの時間を任意に設定する
ことができる。ダーリントン回路23がオンすると、ゲ
ート電流Gaが出力される。
ている。ゲート電流形成回路4は、前記発光素子2の光
を受光する受光素子(フォトダイオード)21と、PN
接合で形成されたコンデンサ22と、ダーリントン回路
23とを含んでいる。なお、24はトランジスタの感度
調整用抵抗である。コンデンサ22は受光素子21に直
列に接続され、受光素子21の出力電流を充電する。該
コンデンサ22は、ダーリントン回路23のベース・エ
ミッタ間に接続されており、該コンデンサ22の充電電
圧VC が一定値VBEに達したときにダーリントン回路2
3をオンする。ここで、コンデンサ22の充電電圧VC
が一定値VBEに達するまでの時間は、図5に示すよう
に、受光素子21に流れる電流IL と相関関係にある。
つまり、受光素子電流IL が大きいときには、VC ≧V
BEとなるまでの時間は短くなるが、受光素子電流IL が
小さいときには、VC ≧VBEとなるまでの時間は長くな
る。したがって、受光素子電流IL 、すなわち、発光素
子21に入力される電流を調整することにより、ダーリ
ントン回路23がオンするまでの時間を任意に設定する
ことができる。ダーリントン回路23がオンすると、ゲ
ート電流Gaが出力される。
【0023】ゲート電流形成回路5は、電流が流れる方
向が逆であるが、構成自体はゲート電流形成回路4と同
様である。
向が逆であるが、構成自体はゲート電流形成回路4と同
様である。
【0024】図2は第2のチップの全体の回路構成を示
す図、図6はこの回路中の要所の電圧波形を示してい
る。以下、この回路の動作を説明する。
す図、図6はこの回路中の要所の電圧波形を示してい
る。以下、この回路の動作を説明する。
【0025】前記したように、トライアック3、および
ゲート電流形成回路4,5の端子T1,T2には、交流
電源51が接続されている。
ゲート電流形成回路4,5の端子T1,T2には、交流
電源51が接続されている。
【0026】いま、端子T1,T2間に正の半波が印加
された場合を考えると、T1が+、T2が−となる。ゲ
ート電流形成回路4においては、受光素子21の出力電
流によりコンデンサ22が充電され、該コンデンサ22
の充電電圧VC がVBEを超えたときに、トライアックの
サイリスタ部3aのゲートGaにゲート電流が入力され
て、サイリスタ部3aがオンし、負荷52に電力が供給
される。一方、サイリスタ部3bは逆バイアスとなって
いるためにオフのままとなる。サイリスタ部3aは一度
オンするとそのままオン状態となるが、電流が一定値以
下になるとオフする。
された場合を考えると、T1が+、T2が−となる。ゲ
ート電流形成回路4においては、受光素子21の出力電
流によりコンデンサ22が充電され、該コンデンサ22
の充電電圧VC がVBEを超えたときに、トライアックの
サイリスタ部3aのゲートGaにゲート電流が入力され
て、サイリスタ部3aがオンし、負荷52に電力が供給
される。一方、サイリスタ部3bは逆バイアスとなって
いるためにオフのままとなる。サイリスタ部3aは一度
オンするとそのままオン状態となるが、電流が一定値以
下になるとオフする。
【0027】次に、端子T1,T2間に負の半波が印加
されると、T1が−、T2が+となり、ゲート電流形成
回路5では受光素子21の出力電流によりコンデンサ2
2が充電される。そして、コンデンサ22の充電電圧V
C がVBEを超えたときに、サイリスタ部3bのゲートG
bにゲート電流が入力され、サイリスタ部3bがオンす
る。サイリスタ部3bは電流が一定値以下になるまでオ
ン状態を維持し、負荷52に電圧を印加する。また、サ
イリスタ部3aは、逆バイアスとなっているためにオフ
状態となる。
されると、T1が−、T2が+となり、ゲート電流形成
回路5では受光素子21の出力電流によりコンデンサ2
2が充電される。そして、コンデンサ22の充電電圧V
C がVBEを超えたときに、サイリスタ部3bのゲートG
bにゲート電流が入力され、サイリスタ部3bがオンす
る。サイリスタ部3bは電流が一定値以下になるまでオ
ン状態を維持し、負荷52に電圧を印加する。また、サ
イリスタ部3aは、逆バイアスとなっているためにオフ
状態となる。
【0028】ところで、図5に示したように、コンデン
サ22の充電電圧VC が、ダーリントン回路23のオン
電圧VBEに達するまでの時間は、受光素子21に流れる
電流値に対応し、受光素子21に流れる電流が少なけれ
ばダーリントン回路23のオンタイミングは遅くなり、
逆に受光素子21に流れる電流が多ければダーリントン
回路23のオンタイミングは早くなる。つまり、受光素
子21に流れる電流値を制御することにより、ダーリン
トン回路23のオンタイミングを制御することができ、
負荷52を位相制御することができる。受光素子21の
電流値は、発光素子2の光量に対応し、発光素子2に流
れる電流、つまり、入力電圧VB を制御することで負荷
52の印加電圧を位相制御することができる。
サ22の充電電圧VC が、ダーリントン回路23のオン
電圧VBEに達するまでの時間は、受光素子21に流れる
電流値に対応し、受光素子21に流れる電流が少なけれ
ばダーリントン回路23のオンタイミングは遅くなり、
逆に受光素子21に流れる電流が多ければダーリントン
回路23のオンタイミングは早くなる。つまり、受光素
子21に流れる電流値を制御することにより、ダーリン
トン回路23のオンタイミングを制御することができ、
負荷52を位相制御することができる。受光素子21の
電流値は、発光素子2の光量に対応し、発光素子2に流
れる電流、つまり、入力電圧VB を制御することで負荷
52の印加電圧を位相制御することができる。
【0029】ここで、ダーリントン回路23の増幅率が
非常に大きいため、その入力電圧は非常に小さい電圧で
よい。このため、コンデンサ22の容量は、半導体のP
N接合で構成されるジャンクション容量で十分になる。
したがって、半導体素子内の1チップ内にコンデンサ2
2を形成することが可能になり、装置を小型化できると
ともに、部品点数も少なくできる。
非常に大きいため、その入力電圧は非常に小さい電圧で
よい。このため、コンデンサ22の容量は、半導体のP
N接合で構成されるジャンクション容量で十分になる。
したがって、半導体素子内の1チップ内にコンデンサ2
2を形成することが可能になり、装置を小型化できると
ともに、部品点数も少なくできる。
【0030】なお、半波電源を用いる場合には、ゲート
電流形成回路4,5およびサイリスタ部3a,3bを、
いずれか一方のみとする。例えば、図7,図8に示すよ
うに、電源を正の半波電源51′とした場合には、正の
半波用のゲート電流形成回路4と、サイリスタ部3aと
を備えるだけでよい。
電流形成回路4,5およびサイリスタ部3a,3bを、
いずれか一方のみとする。例えば、図7,図8に示すよ
うに、電源を正の半波電源51′とした場合には、正の
半波用のゲート電流形成回路4と、サイリスタ部3aと
を備えるだけでよい。
【0031】また、図9に示すように、ダーリントン回
路23のベース・エミッタ回路に直列に、ツェナダイオ
ード等のトリガ素子26を接続してもよい。なおこの図
では、ゲート電流形成回路4′のみを示している。この
ようにトリガ素子26を接続すると、図10に示すよう
に、トリガ素子26のオン電圧VS 分だけ、コンデンサ
22の充電電圧VC が引き上げられ、安定した制御を行
うことができるようになる。また、回路の時定数(入力
光量に対しる充電時の電流値)は図1〜図4に示すもの
と変わらないため、細かな制御を行うことができる。な
お、トリガ素子26としては、この他に、ダイアック、
SBS、SSS、UJT、PUT等をトリガ素子として
用いることも可能である。
路23のベース・エミッタ回路に直列に、ツェナダイオ
ード等のトリガ素子26を接続してもよい。なおこの図
では、ゲート電流形成回路4′のみを示している。この
ようにトリガ素子26を接続すると、図10に示すよう
に、トリガ素子26のオン電圧VS 分だけ、コンデンサ
22の充電電圧VC が引き上げられ、安定した制御を行
うことができるようになる。また、回路の時定数(入力
光量に対しる充電時の電流値)は図1〜図4に示すもの
と変わらないため、細かな制御を行うことができる。な
お、トリガ素子26としては、この他に、ダイアック、
SBS、SSS、UJT、PUT等をトリガ素子として
用いることも可能である。
【0032】上記の実施例では、光結合素子内に、トラ
イアック3(サイリスタ部3a,3b)を組み込んでい
るが、位相制御される負荷52が大きな電力を必要とす
る場合には、第2のチップ内に、ゲート電流形成回路
(両チャンネル分、または片チャンネル分)のみを作成
し、大電力用のトライアック、サイリスタ等のスイッチ
ング素子を、該第2のチップのゲート端子Ga,Gbに
外付けすることにより、素子の発熱等の問題を防止でき
る。
イアック3(サイリスタ部3a,3b)を組み込んでい
るが、位相制御される負荷52が大きな電力を必要とす
る場合には、第2のチップ内に、ゲート電流形成回路
(両チャンネル分、または片チャンネル分)のみを作成
し、大電力用のトライアック、サイリスタ等のスイッチ
ング素子を、該第2のチップのゲート端子Ga,Gbに
外付けすることにより、素子の発熱等の問題を防止でき
る。
【0033】また、光結合素子の構成例としては、図1
1に示すように、第1のチップ7、第2のチップ9とと
もに、両チップ7,8を搭載したリードフレーム6,8
部分も透光性樹脂10内に封入してもよいが、図12に
示すように、チップ7,8部分のみ、つまり光送信部の
みを透光性樹脂10で封入してもよい。また、図13に
示すように、第1のチップ7と第2のチップ9とを同一
平面上に配置し、両チップ7,8部を透光性樹脂10で
封止し、その周囲を遮光性樹脂11で封止することによ
り、第1のチップ7の光を遮光性樹脂11で反射させて
第2のチップに入射させるようにすることもできる。ま
た、図14に示すように、第1のチップを搭載してなる
第1の素子31と、第2のチップを搭載してなる第2の
素子32とを備え、両素子31,32間を光ファイバ3
3で接続することにより、光送信を行わせるようにして
もよい。
1に示すように、第1のチップ7、第2のチップ9とと
もに、両チップ7,8を搭載したリードフレーム6,8
部分も透光性樹脂10内に封入してもよいが、図12に
示すように、チップ7,8部分のみ、つまり光送信部の
みを透光性樹脂10で封入してもよい。また、図13に
示すように、第1のチップ7と第2のチップ9とを同一
平面上に配置し、両チップ7,8部を透光性樹脂10で
封止し、その周囲を遮光性樹脂11で封止することによ
り、第1のチップ7の光を遮光性樹脂11で反射させて
第2のチップに入射させるようにすることもできる。ま
た、図14に示すように、第1のチップを搭載してなる
第1の素子31と、第2のチップを搭載してなる第2の
素子32とを備え、両素子31,32間を光ファイバ3
3で接続することにより、光送信を行わせるようにして
もよい。
【0034】
【発明の効果】請求項1に記載の発明によれば、ダーリ
ントン回路を用いたことによりコンデンサの充電電圧を
低くすることができ、これによってコンデンサを一つの
チップ(第2のチップ)内に組み込むことができた。こ
のため、本発明の光結合素子だけで位相制御された信号
を得ることができ、従来のように、複数の部品を個別に
配置する必要がなく、装置を小型化することができる。
ントン回路を用いたことによりコンデンサの充電電圧を
低くすることができ、これによってコンデンサを一つの
チップ(第2のチップ)内に組み込むことができた。こ
のため、本発明の光結合素子だけで位相制御された信号
を得ることができ、従来のように、複数の部品を個別に
配置する必要がなく、装置を小型化することができる。
【0035】請求項2に記載の発明によれば、ダーリン
トン回路のオン電圧を適当に引き上げて安定した制御を
行うことができる。
トン回路のオン電圧を適当に引き上げて安定した制御を
行うことができる。
【0036】請求項3に記載の発明によれば、第2のチ
ップ内に負荷の電力供給のスイッチング素子を組み込ん
だことによって、該光結合素子一つだけで負荷の電力制
御を行うことができる。
ップ内に負荷の電力供給のスイッチング素子を組み込ん
だことによって、該光結合素子一つだけで負荷の電力制
御を行うことができる。
【図1】この発明の実施例である光結合素子を備えた装
置の回路構成例を示す図である。
置の回路構成例を示す図である。
【図2】同光結合素子の要部の等価回路図である。
【図3】同光結合素子のトライアック部分の等価回路図
である。
である。
【図4】同光結合素子のゲート電流形成回路の構成例を
示す図である。
示す図である。
【図5】同光結合素子のコンデンサの充電状態を示す図
である。
である。
【図6】同装置内の要部の電圧波形を示す図である。
【図7】同光結合素子を備えた半波電源回路の構成例を
示す図である。
示す図である。
【図8】同光結合素子のゲート電流形成回路の構成例を
示す図である。
示す図である。
【図9】請求項2の実施例を示す光結合素子を備えた装
置のゲート電流形成回路の構成例を示す図である。
置のゲート電流形成回路の構成例を示す図である。
【図10】同光結合素子のコンデンサの充電電圧を示す
図である。
図である。
【図11】光結合素子の構成例を示す図である。
【図12】光結合素子の構成例を示す図である。
【図13】光結合素子の構成例を示す図である。
【図14】光結合素子の構成例を示す図である。
【図15】従来の光結合素子を備えた位相制御装置の回
路構成例を示す図である。
路構成例を示す図である。
【図16】従来の光結合素子を備えた位相制御装置の他
の回路構成例を示す図である。
の回路構成例を示す図である。
【図17】同位相制御装置内の要部の電圧波形を示す図
である。
である。
1 光結合素子 2 発光素子 3 トライアック 3a,3b サイリスタ部 4,5 ゲート電流形成回路 6,8 リードフレーム 7 第1のチップ 9 第2のチップ 10 透光性樹脂 11 遮光性樹脂 21 受光素子 22 コンデンサ 23 ダーリントン回路 26 ツェナダイオード
Claims (3)
- 【請求項1】入力電流に応じて発光する発光素子を形成
した第1のチップと、 前記発光素子の光量に応じた電流値を出力する受光素
子、受光素子の出力電流を充電するPN接合で形成され
たコンデンサ、および、該コンデンサの両端をベース・
エミッタ間に接続したダーリントン回路、を形成した第
2のチップと、 を封止構造にしたことを特徴とする光結合素子。 - 【請求項2】請求項1に記載の光結合素子において、 前記ダーリントン回路内のベース・エミッタ回路に直列
に、ツェナダイオード等のトリガ素子を接続したことを
特徴とする光結合素子。 - 【請求項3】請求項1または2に記載の光結合素子にお
いて、 前記第2のチップに、さらに、ダーリントン回路の出力
ゲートに接続されたサイリスタを設けたことを特徴とす
る光結合素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6086395A JP2812874B2 (ja) | 1994-04-25 | 1994-04-25 | 光結合素子 |
US08/426,869 US5559340A (en) | 1994-04-25 | 1995-04-24 | Photocoupler capable of effecting phase control with an embedded junction capacitor |
DE19515027A DE19515027B4 (de) | 1994-04-25 | 1995-04-24 | Durch Optokoppler gesteuerte Phasenanschnittsschaltung |
KR1019950010653A KR100187388B1 (ko) | 1994-04-25 | 1995-04-25 | 위상 제어 가능한 광결합소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6086395A JP2812874B2 (ja) | 1994-04-25 | 1994-04-25 | 光結合素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07298605A true JPH07298605A (ja) | 1995-11-10 |
JP2812874B2 JP2812874B2 (ja) | 1998-10-22 |
Family
ID=13885692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6086395A Expired - Fee Related JP2812874B2 (ja) | 1994-04-25 | 1994-04-25 | 光結合素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5559340A (ja) |
JP (1) | JP2812874B2 (ja) |
KR (1) | KR100187388B1 (ja) |
DE (1) | DE19515027B4 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2986698B2 (ja) * | 1994-12-28 | 1999-12-06 | シャープ株式会社 | 光結合素子 |
TW527786B (en) * | 2001-10-24 | 2003-04-11 | Wistron Corp | Filtering device with bandwidth adjustment capability |
US20040162477A1 (en) * | 2002-10-04 | 2004-08-19 | Olympus Corporation | Apparatus for detecting magnetic fluid identifying sentinel-lymph node |
US7679223B2 (en) * | 2005-05-13 | 2010-03-16 | Cree, Inc. | Optically triggered wide bandgap bipolar power switching devices and circuits |
JP5865216B2 (ja) * | 2012-09-12 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | フォトカプラ |
US10283699B2 (en) * | 2016-01-29 | 2019-05-07 | Avago Technologies International Sales Pte. Limited | Hall-effect sensor isolator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1118826A (en) * | 1964-06-29 | 1968-07-03 | Texas Instruments Inc | Optoelectric systems |
US3932770A (en) * | 1973-03-07 | 1976-01-13 | Xerox Corporation | Control circuit for switching triacs |
GB2030765B (en) * | 1978-10-02 | 1983-04-27 | Lumenition Ltd | Darlington transistor pairs |
US4461955A (en) * | 1982-06-30 | 1984-07-24 | The United States Of America As Represented By The Secretary Of The Air Force | Isolated load switching with surge suppression |
US4833346A (en) * | 1985-08-22 | 1989-05-23 | International Business Machines Corporation | Switched threshold comparator for a fiber-optic receiver |
JP3195803B2 (ja) * | 1991-04-12 | 2001-08-06 | 松下電工株式会社 | 調光器 |
US5340993A (en) * | 1993-04-30 | 1994-08-23 | Motorola, Inc. | Optocoupler package wth integral voltage isolation barrier |
-
1994
- 1994-04-25 JP JP6086395A patent/JP2812874B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-24 US US08/426,869 patent/US5559340A/en not_active Expired - Lifetime
- 1995-04-24 DE DE19515027A patent/DE19515027B4/de not_active Expired - Fee Related
- 1995-04-25 KR KR1019950010653A patent/KR100187388B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2812874B2 (ja) | 1998-10-22 |
KR100187388B1 (ko) | 1999-05-15 |
DE19515027A1 (de) | 1995-10-26 |
US5559340A (en) | 1996-09-24 |
DE19515027B4 (de) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5057694A (en) | Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode | |
KR900001583B1 (ko) | 광학적 물체검지장치 | |
CA1038939A (en) | Stabilization circuit for radiation emitting diodes | |
WO2020093765A1 (zh) | 光模块 | |
US4931656A (en) | Means to dynamically discharge a capacitively charged electrical device | |
US4270046A (en) | Two-terminal optical sensor | |
JP2812874B2 (ja) | 光結合素子 | |
US3825896A (en) | Computer input/output interface systems using optically coupled isolators | |
US4339670A (en) | Zero voltage switching AC relay circuit | |
US3996475A (en) | Photoelectric controlling | |
CA1050108A (en) | Photoresponsive current limiting switching circuit | |
US4322637A (en) | Solid state switch | |
JPH0770749B2 (ja) | 光パルス検出回路 | |
GB2238674A (en) | Control circuit for scr ac relay. | |
JPS62250719A (ja) | 半導体リレ−回路 | |
JPH039393Y2 (ja) | ||
JP3006281B2 (ja) | 光結合型リレー回路 | |
JPH04167568A (ja) | 反射形フォトセンサ | |
SU552630A1 (ru) | Устройство дл охранно-пожарной сигнализации | |
JPH10215159A (ja) | 半導体リレー | |
JPH1154784A (ja) | 半導体リレー | |
JPS606112B2 (ja) | 半導体感光発光素子 | |
JPS6225512A (ja) | 光結合半導体装置 | |
JPH05335616A (ja) | 高速応答フォトカプラ | |
SU783907A1 (ru) | Датчик состо ни полупроводникового вентил |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |