JPH03206710A - 光駆動半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電力尾スイッチング素子としての光駆動半
導体装置に関し、持に、モータ駆動などに使用されるイ
ンバータ装置における光駆動半導体装置の改良に係るも
のである。

〔従来の技術〕

第６図は、例えば、ＵＳＰ−４，　２６８，　８４３に
開示された従来のこの種の光駆動半導体装置の基本的な
回路構成の一例を示しており、次に、この装置の動作に
ついて簡単に説明する。

すなわち、この第６図四路横成；こおいて、出力用ＭＯ
ＳＦＥＴＩＯＩのゲート・ソース間には、フォトダイオ
ードアレイ１０３と放電抵抗１２２とが接読されており
、Ｌ　Ｅ　Ｄ　１０８が突光していない時には、改電拮
抗１０２により呂刀左：．１　０　３　Ｆ　Ｅ　Ｔ−０
１のゲート・ソース間電圧がＯｖにされているために、
この出力用ＭＯＳＦＥＴＩＯＩがオフされた状態にある
。

ここで、前記Ｌ　Ｅ　Ｄ　１０８に順方向電流を流して
発光させると、フォトダイ万一ドアレイ１０３に発生す
る光起電力によって土カ月ＭＯＳＦＥＴＩＯＩのゲート
が充電され、そのソース・ゲート間電圧がゲートしきい
値以上になった時点で、この出力用ＭＯＳＦＥＴＩＯＩ
がオンされる。

また、前記Ｌ　Ｅ　Ｄ　１０８に流れる電流を遮断して
消光させると、フォトダイオードアレイ１０３の光起電
力が消滅されると共に、これに伴って、出力用ＭＯＳＦ
ＥＴＩＯＩのゲートに充電されている電荷が放電抵抗１
０２を通して放電されるために、この出力用ＭＯＳＦＥ
ＴＩＯＩが再度オフされることになる。

従って、前記のように構成される売駆動半導体装置にお
いては、Ｌ　Ｅ　Ｄ　１０ｇの発光エネルギーによって
のみ、出力月ＭＯＳＦＥＴＩＯＩのゲート駆動電力を得
ているので、ｆｆｌ３のゲート駆勤冨振を必要とせず、
このために負荷側の電ｆ原に制約されないという大きな
特長を有している。

〔発明が解決しようとする課題〕

従来の光駆動半導体装置は、以上のように構成されてお
り、前記したように出力用ＭＯ　Ｓ　Ｆ　ＥＴ１０１の
ゲート駆動電源が不要であるという好よしい利点がある
反面、光駆動のためのＬ　Ｅ　Ｄ　１０８の単体１個当
りのもつ発光量自体が極めて微弱であることから、フォ
トダイオードアレイ１０３で発生する光起電力もまた僅
かであり、これに充電時での放電抵抗１０２を通した放
電も加えられて、結果的には、出力用ＭＯＳＦＥＴＩＯ
Ｉの充，放電を高速で行うことができないという不利が
ある。

そこで、従来にあっては、第７図に示されているように
、フォトダイオードアレイ１０３ａによって２ｘ通制御
される出力用ＭＯＳＦＥＴＩＯＩのゲート・ソース間に
対し、フォトダイオードアレイ１０３ｂによって導逼制
律され、かつ放電抵抗１０２ａを配した放電用ｎチ千ネ
ルＭＯＳＦＥＴ１ｏ４を接読さてろことで、出刀用ｉｖ
Ｉ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ　ＬＯＩの放讐を高速化させ、
併せて、充電時における放電抵抗１０２を通した電荷の
放電ロスを防止し得るようにした手段が提案されている
。

なお、この構成の場合、放電用ＭＯ　Ｓ　Ｆ　ＥＴ１０
４の容量を十分に小さくさせ得るので、放電抵抗１０２
ａによるロスは無視できる。

この第７図構成においては、出力用ＭＯ　Ｓ　Ｆ　ＥＴ
　１０１のゲート放電を十分に短くすることが可正であ
るが、その充電については、相変らずフォトダイオード
アレイ１０３ａの光起電力にのみ依存しているために、
十分には高速化できない。

従って、この装置の適用は、比較的ゲート容量の小さい
パワーデバイスに限られ、そのスイッチング速度につい
ても、せいぜいｌｍｓ〜数１０μｓ程度にしか過ぎず、
モーター駆動などに使用される大電力のインバータに、
この構成の光駆動方式を適用するためには、Ｌ　Ｅ　Ｄ
　１０８の発ｙｆ．量を向上させるべく、その所要個数
を多くして全体としての発光量、ひいては、フォトダイ
オードアンイ１０３ａの光ε電刀を増加さぜたければな
らず、例え：′：、インバータなどに使雨される６００
Ｖ／５０ＡのＩＧＢＴを高速（１μｓ）で駆動しようと
する場合など番こは、ここでのＬ　Ｅ　Ｄ　１０８の単
体ｌ個当りの順方向電流を２０ｍＡとしても、おおよそ
１００個程度のＬＥＤが必要となり、コストおよび実装
技術の両面力）ら極めて非現実的である。

さらに、これを改善するため、第８図に示すように、負
荷側の電源を利用して充電時間を短縮丁る手段も提案さ
れている。この手段は、オフ時番こ出力用ＭＯＳＦＥＴ
ＩＯＩのソース・ドレイン間番こ印加される電圧を利用
して、ゲートの充電時間を短縮させようとするものであ
る。ここで、この第８図回路において、１０５は放電用
ｐチャネノレＭＯＳＦＥＴ，１０６は充電用ＭＯＳＦＥ
Ｔ、１０７は逆流防止用ダイオードである。

この第８図構成の場合には、Ｌ　Ｅ　Ｄ　ｌ（１８を発
光させることで、フォトダイオードアレイｌ０３ｂの光
起電力により出力用ＭＯＳＦＥＴＩＧＩのゲートを充電
すると共に、フ才ドダイオードアレイ１０３ｃの光起電
力によって充ＴＺ尼Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　７　１０６が
オンし、ドレイン電圧により出力用ＭＯＳＦＥＴＩＯＩ
のゲートを充電できるために、その高速化が可能である
。

しかしここでも、出力用ＭＯＳＦＥＴＩＯＩのゲート電
位がしきい値を越え、そのオン電圧が低下すると、充電
用ＭＯＳＦＥ７１０６を通したゲートの充電ができなく
なって、それ以後は、フォトダイオードアレイ１０３ｂ
による充電のみとなり、このためターンオン時に一定の
電流が流れ、■。。が十分に低下していない状態が長時
間続いて、ターンオンロスが大幅に増加する。従って、
この構成の場合にあっても、必要なＬＥＤの個数を減少
させ得るものの、やはり、極めて非現実的であることを
免れ難いものであった。

この発明は、従来のこのような問題点を改善するために
なされたもので、その目的とするところは、ＬＥＤによ
る少ない発光エネルギーにより、大容量の出力用スイッ
チングデバイスを高速で駆゛動し簿るようにした、この
種の光駆動半導体装置を提供することである。

〔課題を解決するための手段〕

前記目的を達成するために、この発明の第１の発明に係
る光駆動半導体装置は、出力用スイッチングデバイスの
オフ期間中に、負荷側の電源によって、このスイッチン
グデバイスのゲート駆動用コンデンサを充電し得るよう
にしたものであり、また、東２の発明に係る光駆動半導
体装置は、インバータなどに使用されるハーフブリッジ
型の主回路に、　ｐチャネル型およびｎチャネル型のパ
ワーデバイスを相補的に接続させ、それぞれの駆動電力
をハーフブリッジの主回路電源から供給し得るようにし
たものである。

すなわち、この発明の第１の発明は、出力用の絶縁ゲー
ト型スイッチング素子と、スイッチング素子のゲートを
充電および放電するゲート駆動用充電回路および放電回
路と、ゲート駆動沼充電回路を充電する発光素子および
光起電力素子とを有し、前記スイッチング素子のオフ期
間の一部にあって、貢荷ｉｌｌの電；原により前記充電
回路のゲート駆動月電荷を所定の駆動電位まで充電し得
るように構成したことを特徴とする光駆動半導体装置で
ある。

また、この発明の第２の発明は、出力用のｐチャネル型
およびｎチャネル型スイッチング素子を相補接続させた
出力部と、これらの各スイッチング素子のそれぞれを駆
動する駆動用半導体素子と、突光素子および光起冨力素
子とを有し、前記駆動用半導体素子を光起電力素子によ
って駆動し得るように構成したことを特徴とする光駆動
半導体装置である。

〔作　　　用〕

従って、この発明の第１の発明においては、出力用スイ
ッチング素子のオフ期間の一部で、負荷側の電源によっ
て、このスイッチング素子の充電回路のゲート駆動用電
荷を所定の駆動電位まで充電し得るようにしたから、発
光素子による辻較的小さな発光ニネルギーでゲート容量
の大きい出力用スイッチング素子を高速スイッチングで
き、また、舅２の尭明においては、ゲート駆動月の電源
を電圧の一定な主巨路１源から供給するようにしたので
、出力用スイッチング素子の■。１が低下した後にあっ
ても、ゲートを充電できて高速スイッチングが可能にな
り、ここでも、発光素子による比較的小さな発光エネル
ギーでゲート容量の大きい出力用スイッチング素子を高
速スイッチングできる。

〔実　施　例〕

以下、この発明に係る光駆動半導体装置の各別の実施例
につき、第１図ないし第５図を参照して詳細に説明する
。

これらの第１図ないし第４図は第１の発明による第１な
いし第４の各実施例を適用した光駆動半導体装置の概要
を示すそれぞれに回路構成図であり、また、第５図は第
２の発明による実施例を適用した光駆動半導体装置の概
要を示す回路構成図である。

まず、第１の発明を適用した第１図ないし，第４図に示
す光駆動半導体装置の各実施例について述べる。

すなわち、Ｍｌ図に示す第１実床例構或において、出力
用の絶縁ゲート型スイッチング素子、すなわち、出力用
ＭＯＳＦＥＴＩＩには、そのドレイン電極１２とソース
電極１３間に充電抵抗１４，逆流阻止ダイオード１５，
およびゲート駆動用コンデンサ１６が直列に接続されて
あり、これらのドレイン電極１２およびソース電極１３
に対しては、素子のオフ時にあって、図示省略した負荷
側の電源から高電圧が印加され、充電抵抗１４および逆
流阻止ダイオードｌ５を介してコンデンサｌ６を充電さ
せると共に、このコンデンサ１６にツエナーダイオード
１７を並列に接続させて、一定のゲート駆動電圧以上の
充電がなされないようにしてある。

また、前記出力用のＭＯＳＦＥＴＩＩのゲートには、充
電用および放電用の各ＭＯ　Ｓ　Ｆ　ＥＴ１８．１９が
接続されており、これらのＭＯＳＦＥＴｌ８１９のゲー
ト・ソース間にあって、それぞれに１組づつの光起電力
素子であるフォトダイオードアレイ２０，　２１と２２
．　２３との逆向き並列回路を接続させると共：こ、各
フォトダイ万一ドアレイ２０および２３については、オ
ン月の完光素子であるＬＥＤ２４からの光をそれぞれ受
光可能に配置させ、かつ各フォトダイオードアレイ２１
および２２については、オフ用の発光素子であるＬＥＤ
２５からの光をそれぞれ受光可能に配置させて、共に所
定の光起電力を得られるようにし、これらの各回路によ
って前記出力用ＭＯＳＦＥＴＩＩのゲート駆動回路を構
成させたものである。

従って、この第１実施例構成では、一万のオン用ＬＥＤ
２４を発光させることにより、充電側のフォトダイ才−
ドアレイ２０に発生する光起電力によって充電用ＭＯＳ
ＦＥＴ１８がオンされ、かつ同時に、放電側のフォトダ
イオードアレイ２３に発生する光起電力によって放電用
ＭＯＳＦＥＴ１９のゲ−トをオフ方向に動作させて、結
果的に、コンデンサｌ６に蓄えられた電荷が、充電用Ｍ
ＯＳＦＥＴｌ８を通し出力用ＭＯＳＦＥＴＩＩのゲート
に充電されて駆動し、この出力用｝．ｉ０３ＦＥＴ１１
をオンさせ得るのである。

また、他方のオフ用ＬＥＤ２５を発光させることにより
、絞電側のフォトダイオードアレイ２２に発生する光起
電力によって放電用ＭＯＳＦＥＴ１９がオンされ、かつ
同時に、充電側のフォトダイオドアレイ２１に発生する
光起電力によって充電用ＭＯＳＦＥＴ１ｇのゲートをオ
フ方向に動作させて、この結果、出力用ＭＯＳＦＥＴＩ
Ｉをオフさぜ得るのである。

なお、この第１実施例構成の場合、逆清阻止ダイオード
１５は、作動時に出力用ＭＯＳＦＥＴＩＩがオンされて
、そのソース・ドレイン間の電圧が低下した時点で、コ
ンデンサｌ６の充電電荷が逆流するのを防止している。

次に、第２図に示す第２実施例構成は、前記した第１実
施例構成での充電抵抗ｌ４に代えコンデンサ充電用ＭＯ
ＳＦＥＴ３０を挿入したものであって、この構成の場合
、コンデンサ充電用ＭＯＳＦＥＴ３０ぱ、逆流阻止ダイ
オード１５およびゲート駆動用コンデンサ１５を負荷と
するソースフォロアとむっでおり、ゲート駆動用コンデ
ンサｌ６の充電電位は、ＭＯＳＦＥＴ３０のゲート電圧
とゲートしきいＩＩとの差にほぼ等しくなる。また、こ
のコンデンサ元電用ＭＯＳＦＥＴ３０のゲートには、フ
ォトダイオードアレイ３ｌが接続され、オン用ＬＥＤ２
４の発光により光起電力を発生して、この起電圧により
ゲート駆動用コンデンサｌ６の充電電位を法定する。な
お、この構成において、コンデンサ充電用ＭＯＳＦＥＴ
３０は、出力用ＭＯＳＦＥＴＩＩのソースの一部を分離
することで、同一チップ上に客易に形成し得る。

また、この第２実施例構成の場合，出力用ＭＯＳＦＥＴ
ＩＩのゲート駆動回路は、前記第１実施例構成の場合と
同様の回路を用いてもよいが、ここでは、オン用ＬＥＤ
２４のみで作動させる方式の例を挙げてある。

従って、いま、オン用ＬＥＤ２４がオフされている状態
では、各フォトダイオードアレイ２０，　２１に光起宣
力が発生して３らず、このために充電用ＭＯＳＦＥＴ１
ｇのゲート・ソースが、放電抵抗３２により同電位とさ
れてオフ状態に保持され、よた、放電用ＭＯ　Ｓ　Ｆ　
Ｅ　Ｔ　Ｌ９のゲートには、ゲート駆動示コンデンサ１
６の電位が、売電モ抗３３を通して売電されるのでオン
状態にされており、このために出力用ＭＯＳＦＥＴＩＩ
のゲートがソース電位になってオフ状態にある。

一方，オン用ＬＥＤ２４が完光すると、フォトダイオー
ドアレイ３ｌに光起電力が発生して、先に述べたように
、ゲート駆動用コンデンサ１６が充電されると共に、フ
ォトダイオードアレイ２０にＨＢする光起電力により充
電用１ｖｌＯＳＦＥＴ１８がオンされ、かつフォトダイ
オードアレイ２１に逆方向の光起電力が発生して放電用
ＭＯＳＦＥＴ１９がオフされて、出力用ＭＯＳＦＥＴＩ
Ｉのゲートは、充電用ＭＯＳＦＥＴ１８を通してゲート
駆動用コンデンサｌ６の電位まで充電され、この出力用
ＭＯＳＦＥＴ１１をオンさせることができる。

なお、この第２実施例構成の場合、フォトダイオードア
レイ３１については、入射光がないときのインピーダン
スが非常に高いために、コンデンサ充電用ＭＯＳＦＥＴ
３０のゲート電位は、オン用ＬＥＤ２４の尭光がないと
きにも一定の電位を保持しており、このオン用ＬＥＤ２
４の丁フ時にあって、コンデンサ充電用ＭＯＳＦＥＴ３
０を通したゲート駆動用コンデンサｌ６への充電が可能
である。

従って、この第２実施例構成においては、１系統のみの
オン用ＬＥＤ２４によって、出力用ＭＯＳＦＥＴＩＩを
オン・オフ制御し得るのである。

次に、第３図に示す第３実施例構成は、前記第２実施例
構成において、コンデンサ充電用ＭＯＳＦＥＴ３０のゲ
ート電位が、フォトダイオードアレイ３１ではなく、電
流制限抵抗４１を通してツエナーダイオード４０に流れ
る電流によって一定電位に保持されるようにし、また、
放電用のＭＯＳＦＥＴ１９をデブレッション形の放電用
のＭＯＳＦＥＴ４９にして、光起電力がないときにオン
させ、かつフォトダイオードアレイ２３に光起電力が発
生したときにオフされるようにし、オン用ＬＥＤ２４の
発生エネルギーをゲート駆動回路のみに使用して少ない
ＬＥＤ電涼を効果的に活用させるようにしたもので、こ
こでち、１系統のみのオン用ＬＥＤ２４により、出力月
ＭＯＳＦＥＴＩＩのオン・オフ制御を可能にし得るので
ある。

さらに、第４図に示す第４実施例構成は、前記第３実施
例構成において、コンデンサ充［用Ｍ　ＯＳＦＥＴ３０
をデブレッション形のコンデンサ充電用ＭＯＳＦＥＴ５
０とし、ゲートしきい値を負にすることで、このコンデ
ンサ充電用ＭＯＳＦＥＴ５０のゲート電位を出力用ＭＯ
ＳＦＥＴＩＩのソース電位とした場合においても、ゲー
ト駆動用コンデンサｌ６の充電電圧を正の値にし得るよ
うにさせ、かつゲート駆動回路の充電用ＭＯＳＦＥＴ１
８と放電用ＭＯＳＦＥＴ５９とをｎチャネル型およびｐ
チャネル型のコンブリメンタリ接続とし、この場合にあ
っても同様に、１系統のみのオン用ＬＥＤ２４により、
出力用ＭＯＳＦＥＴＩＩのオン・オフ制御を可能にし得
るのである。

なお、前記第ｌの発明による各実施例構成においては、
出力用の絶縁ゲート型スイッチング素子として、＋ｖｉ
　Ｏ　Ｓ　Ｆ　Ｅ　Ｔを適用する場合について述べたが
、これに代えて、その他の同種の出刃用スイッチング素
子、例えば、ＩＧＢＴとη）ＭＣＴなどのゲート駆動型
半導体素子を適用しても、同様な作用，効果を得られる
ことは勿論である。

続いて、第２の発明を適用した第５図に示す光駆動半導
体装置の実施例について述べる。

すなわち、笥５図実施例構成において、出力部は、出力
用のゲート駆動型スイッチング素子として、　ｐチャネ
ル型ＩＧＢＴ６１およびｎチャネル型ＩＧＢＴ６２を尼
い、各素子のコレクタを共通にした相補接続によりイン
バータのハーフブリッジと呼ばれる主回路を構成してい
る。なお、実際のインバータの場合には、単相で２個の
ハーフブリッジ、三相で３個のハーフブリッジによる構
成にされる。

しかして、前記出力部を構成しているそれぞれの各ＩＧ
ＢＴ６１，６２のうち、ｎチャネル型ＩＧＢＴ６２の場
合、このｎチャネル型ＩＧＢＴ６２のゲートには、ゲー
ト充電用の高耐圧エンハンスメント型ｎチャネルＭＯＳ
ＦＥＴ６４と、ゲート放電用のデブレッション型ｐチャ
ネルＭＯＳＦＥＴ６６とがそれぞれに撞読されると只←
こ、ｎチャネルＭ　Ｏ　ＳＦＥＴ６４のドレインは、ハ
ーフブリッジ主回路の電源端子７５に接続されて、ｐチ
ャネルＭＯ　Ｓ　Ｆ　ＥＴ６６およびｎチャネル型ＩＧ
ＢＴ６２のゲート・ソース間容量を負荷とするソースフ
ォロアの回路構成になっている。

従って、この第５図実施例構成において、いま、ＬＥＤ
？２をオンして発光させると、フォトダイオードアレイ
７０の光起電力により充電用エンハンスメント型ｎチャ
ネルＭＯＳＦＥＴ６４と放電用デブレッション型ｐチャ
ネルＭＯＳＦＥＴ６６との各ゲートが充電され、この結
果、前者充電用のエンハンスメント型ｎチャネルＭＯＳ
ＦＥＴ６４がオンされると共に、後者放電用のデプレッ
ション型ｐチャネルＭＯＳＦＥＴ６６がオフされて、出
力用のｎチャネル型ＩＧＢＴ６２のゲートが、電源端子
７５側から充電用のｎチャネルＭＯＳＦＥＴ６４を通し
て充電され、この出刃用ｎチャネル型Ｉ　ＧＢＴ６２を
オンさせることができる。

一方，ＬＥＤ７２をオフすると、フォトダイオードアレ
イ７０の光起電力が消滅し、充電用のｎチャネルＭＯＳ
ＦＥＴ６４と放電月のｐチャネルＶｆＯＳＦＥＴ６６と
の各ゲート電荷が放電抵抗６８を通して放電されるため
に、これらの充電用ｎチャネルＭＯＳＦＥＴ６４がオフ
、放電用ｐチャネルＭＯＳＦＥＴ６６がオンされて、出
力用のｎチャネル型ＩＧＢＴ６２のゲート電荷が放電さ
れることになり、この出力用ｎチャネル型ＩＧＢＴ６２
をオフさせることができる。

またここで、前記ｐチャネル型ＩＧＢＴ６１側について
は、そのゲートに接続されるＭＯＳＦＥＴの導電型が逆
にされて、ゲート充電用の高耐圧エンハンスメント型ｐ
チャネルＭＯＳＦＥＴ６３と、ゲート放電用のデブレッ
ション型ｎチャネルＭＯＳＦＥＴ６５とされ、かつ放電
抵抗６７，フォトダイオードアレイ６９，およびＬＥＤ
７１を有するのみで、全く同様な動作が可能である。

そして、この実施例構成では、例えば、充電周のｎチャ
ネルＭＯＳＦＥＴ６４を例にとると、これがオンされた
場合、そのソース電位が上昇し、かつこれに佳って１か
なゲート電荷でゲート讐位が上昇することになり、この
ために昆掛け上のゲート容量が低下して、別の駆動電源
を必要とせず、僅かな光起電力によるのみで出力部の駆
動が可能になる。また、ゲート駆動回路および電源供給
回路を一体化させているために、ゲート駆動部の構成を
簡略化し得る。

なお、前記第５図実施例中にあって、６３および６４は
出力部を構成するｐチャネル型ＩＧＢＴ６１およびｎチ
ャネル型ＩＧＢＴ６２の各ゲートを、過電圧から保護す
るために挿入されたそれぞれにツェナーダイオードを示
しているが、これらの各ＩＧＢＴ６１．６２におけるゲ
ート電圧の絶対値は、充電用のエンハンスメント型ｐチ
ャネルＭＯＳＦＥＴ６３と、エンハンスメント型ｎチャ
ネルＭＯＳＦＥＴ６４とがそれぞれにソースフォロアの
回路構成にされていて、実際上は、各フォトダイオード
アレイ６９，　７０の開放電圧と、各ＭＯ　Ｓ　Ｆ　Ｅ
Ｔ６３．６４のゲートしきい値電圧との差程度の電圧し
か莞生じないために、ノイズの侵入などの懸念がなけれ
ば特に必妄とはしない。

また、前記第２の尭萌による実施罰構成においては、出
力部を構成する絶縁ゲート型スイッチング素子として、
ＩＧＢＴを適用する場合について述べたが、これに代え
て、その他の同種の出力用スイッチング素子、例えば、
ＭＯＳＦＥＴ，ＪＦＥＴ，バイボーラトランジスタなど
のゲート駆動型半導体素子を適用してもよく、同様な作
用，効果が得られる。ここで、バイポーラトランジスタ
を適用する場合は、必ずしも放電用のＭＯＳＦＥＴを必
要としないが、高速化のためには、これを設けることが
好ましい。

そしてまた、充，放電回路を構成する半導体素子として
、充電用のエンハンスメント型ｎチャネルＭＯ　Ｓ　Ｆ
　Ｅ　Ｔ６３．６４および放電用のデブレッション型ｐ
チャネルＭ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ６５．６６の組合せを
用いているが、デブレッション型ＭＯＳＦＥＴに代えて
、ＪＦＥＴとかエンハンスメント型ＭＯＳＦＥＴを用い
、かつフォトダイオードアレイおよびＬＥＤをオン用と
オフ用に分けて、同様な動作を行わせるようにするなど
の変形が可託であることは勿論であり、さらｉ乙＝、こ
の充，放電回路として、先に従来例の第７図に示したよ
うな高速化回路などをも適用できるもので、ここでも同
様な作用，効果が得られるのである。

［発明の効果］ 以上詳述したように、この発明の第ｌの発明によれば、
出力用の絶縁ゲート型スイッチング素子と、スイッチン
グ素子のゲートを充電および放電するゲート駆動用充電
回路および放電回路と、ゲート駆動用充電回路を充電す
る発光素子および光起電力素子とを設け、スイッチング
素子のオフ期間の一部で充電回路のゲート駆動用電荷を
、負荷側の電源によって所定の駆動電位まで充電させる
ようにしたから、あらためて別にゲート駆動用の電源な
どを全く必要とせず、比較的小さなＬＥＤの発光エネル
ギーによるのみで、大容量の出力用スイッチング素子を
高速で駆動させることができる。

また、この発明の第２の莞明によれば、出力用のｐチャ
ネル巨およびｎチャネル型ス１′ツチング素子を梠補接
紐させた出力部と、これらの各スイッチング素子のそれ
ぞれを駆動する駆動用半導体素子と、発光素子および光
起電力素子とを設け、駆動用半導体素子を光起電力素子
によって駆動させるようにし、ゲート駆動用の電源を電
圧の一定な主回路電源から供給するようにしたので、出
カ用スイッチング素子のＶｏ，，が低下した後にあって
も、ゲートを充電できて高速スイッチングが可能になり
、かつゲート駆動回路および電源供給回路を一体化させ
ているために、ここでもまた、別の駆動電源を必要とせ
ず、比較的小さなＬＥＤの発光エネルギーによるのみで
、大容量の出力用スイッチング素子を高速で駆動させる
ことができ、しかも、構造的にも比較的簡単で容易に実
施可能であるなどの優れた特長がある。

【図面の簡単な説明】

第１図ないし第４図はこの発明の第１の発明による各別
の実施例を適用した光駆動半導体装置の概要を示すそれ
ぞれに回路構成図、第５図は同上第２の発明による実施
例を適月した光駆動手導体装置の祇要を示す回路樟或図
であり、また、蔦６図ないし第８図は従来例による光駆
動半導体装置の概要を示すそれぞれに回路構成図である
。 ｌ１・・・・出力用ＭＯＳＦＥＴ、 （絶縁ゲート型スイッチング素子）、 ｌ２・・・・ドレイン電極、 １３・・・・ソース電極、 １４・・・・充電抵抗、 ｌ５・・・・逆流阻止ダイ才一ド、 １６・・・・ゲート駆動用コンデンサ、１７，　４０，
　７３．　７４・・・・ツエナーダイオード、（光起電
力素子）、 ｌ８・・・・充電用ＭＯＳＦＥＴ、 １９・・・・放電用ＭＯＳＦＥＴ、 ２０，２１，２２，２３，３１，６９．７０・・・・フ
ォトダイオードアレイ、 ２４・・・・オン用ＬＥＤ　（発光素子）、２５・・・
・オフ用ＬＥＤ　（発光素子）、３０・・・・コンデン
サ元電用ＭＯＳＦＥＴ、３２　４２　６７．６８・・・
・放電抵抗、３３・・・・充電伝抗、 ４１・・・・電流制限抵抗、 ４９．　５９・・・・デブレッション形放電用ＭＯＳＦ
ＥＴ、 ５０・・・・デブレッション形コンデンサ充電用ＭＯＳ
ＦＥＴ． ６１・・・・出力用ｐチャネル型ＩＧＢＴ，（ゲート駆
動型スイッチング素子）、 ６２・・・・出力用ｎチャネル型ＩＧＥＴ、（ゲート駆
動型スイッチング素子）、 ６３・・・・ゲート充電用エンハンスメント型ｐチャネ
ルＭＯＳＦＥＴ、 ６４・・・・ゲート充電用エンハンスメント型ｎチャネ
ルＭＯＳＦＥＴ、 ６５・・・・ゲート放電用デブレッション型ｎチャネル
ＭＯＳＦＥＴ． ６６・・・・ゲート放電用デブレッション型ｐチャネル
ＭＯｓＦＥＴ、 ７１．　７２・・・・ＬＥＤ　（発光素子〉、７５・・
・・主回路の電源端子、 １１一出力用ＭＯＳＦＥＴ １２−　　ドレイン電極 １８一充電用ＭＯＳＦＥＴ １つ−放電用ＭＯＳＦＥＴ １７ ツエデーダイオ ド 第 １ 図 ３０−コンデ〉サ充電用ＭＯＳＦＥＴ ３１−−−フォトダイオードアレイ ３２一放電抵抗 ３３一充電抵抗 第　　２　図 ４９ デフしツション形放電用ＭＯＳＦＥＴ 第 ５ 図 ５つ デブしツション形放電用ＭＯＳＦＥＴ 弟 ４ 図 ６１一　出力用ｐチャネル型ＩＧＢＴ ６２一　出力用ｎチャネル型ＩＧＢＴ ６６−−．ゲート放電用デブレッション型ｐチャネルＭ
ＯＳＦＥＴ６７．６８−一放電抵抗 ６９，７０−　フォトダイオードアレイ７１．７２−ヒ
ＥＤ ７３．７４−一−ツエナーダイオード ７５一主回路の電源端子 ７６−ＧＮＤ＊子 第　　５　図 １０２−−−−一放電抵抗 １０３一つオトダイオードアレイ １０８−ＬＥＤ 第　　６　図 １０３ｏ，１０３ｂ−−−フオトダイオードアレイ１０
４一　放電用ｎチャネルＭＯＳＦＥＴ第 ７ 図 １０１一出力用ＭＯＳＦＥＴ １０２ｂ−−一放電抵抗 １０３ａ，１０３ｃ一−−フォトダイオードアレイ１０
５−−一放電用ｐチャネルＭＯＳＦＥＴ１０６一充電用
ＭＯＳＦＥＴ １０８−七ＥＤ 第 ８ 図

Claims (4)

【特許請求の範囲】
1. （１）出力用の絶縁ゲート型スイッチング素子と、スイ
   ッチング素子のゲートを充電および放電するゲート駆動
   用充電回路および放電回路と、ゲート駆動用充電回路を
   充電する発光素子および光起電力素子とを有し、前記ス
   イッチング素子のオフ期間の一部にあつて、負荷側の電
   源により前記充電回路のゲート駆動用電荷を所定の駆動
   電位まで充電し得るように構成したことを特徴とする光
   駆動半導体装置。
2. （２）スイッチング素子のオフ期間の一部で、充電回路
   にゲート駆動用電荷を充電させるために、ダイオードお
   よびコンデンサを負荷とするソースフォロア回路または
   エミッタフォロア回路を構成する充電用半導体素子を設
   けたことを特徴とする請求項１記載の光駆動半導体装置
   。
3. （３）出力用のｐチャネルおよびｎチャネルゲート駆動
   型スイッチング素子を相補接続させた出力部と、これら
   の各スイッチング素子のそれぞれを駆動する駆動用半導
   体素子と、発光素子および光起電力素子とを有し、前記
   駆動用半導体素子を光起電力素子によつて駆動し得るよ
   うに構成したことを特徴とする光駆動半導体装置。
4. （４）駆動用半導体素子が、出力部スイッチング素子の
   ゲート・ソース間容量またはベース・エミッタ接合を負
   荷とするソースフォロア回路を構成することを特徴とす
   る請求項３記載の光駆動半導体装置。