JPH01190026A - 低電力が給電される駆動回路 - Google Patents
低電力が給電される駆動回路Info
- Publication number
- JPH01190026A JPH01190026A JP63305854A JP30585488A JPH01190026A JP H01190026 A JPH01190026 A JP H01190026A JP 63305854 A JP63305854 A JP 63305854A JP 30585488 A JP30585488 A JP 30585488A JP H01190026 A JPH01190026 A JP H01190026A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- gate
- electronic device
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 230000001939 inductive effect Effects 0.000 claims description 13
- 238000004804 winding Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電子デバイス用の低電圧が給電される駆動
回路に関するものである。特に、この発明は、MOS)
ランジスタを駆動するには不十分な電源電圧がある場合
のそのようなMOSトランジスタの駆動に関するもので
ある。
回路に関するものである。特に、この発明は、MOS)
ランジスタを駆動するには不十分な電源電圧がある場合
のそのようなMOSトランジスタの駆動に関するもので
ある。
公知のように、スイッチングMO3)ランジスタの使用
は、バイポーラトランジスタの使用に対していくつかの
利点を有する。特に、電荷蓄積現象がないためにMOS
トランジスタの使用はより高いスイッチング周波数での
動作を可能にし、さらに、前記MOSトランジスタの駆
動電力はより低い。
は、バイポーラトランジスタの使用に対していくつかの
利点を有する。特に、電荷蓄積現象がないためにMOS
トランジスタの使用はより高いスイッチング周波数での
動作を可能にし、さらに、前記MOSトランジスタの駆
動電力はより低い。
特に、この第2の局面は、高スイツチング電流で動作し
ている場合には非常に重要になり得る。
ている場合には非常に重要になり得る。
これらの利点にもかかわらず、電気負荷または他の回路
を駆動するためにMOSトランジスタを使用することは
常に可能というわけではなく、というのは、MOSトラ
ンジスタのゲート端子の駆動がバイポーラトランジスタ
の駆動よりもより高い電圧を必要とするからである。実
際、公知のように、DMOSトランジスタは、たとえば
、バイポーラトランジスタにより必要とされる0、7ボ
ルトのベース電圧と比べると、3ボルトよりも高い駆動
電圧を必要とする。
を駆動するためにMOSトランジスタを使用することは
常に可能というわけではなく、というのは、MOSトラ
ンジスタのゲート端子の駆動がバイポーラトランジスタ
の駆動よりもより高い電圧を必要とするからである。実
際、公知のように、DMOSトランジスタは、たとえば
、バイポーラトランジスタにより必要とされる0、7ボ
ルトのベース電圧と比べると、3ボルトよりも高い駆動
電圧を必要とする。
これは、低電圧で給電されるシステムにおけるMOS)
ランジスタの使用に対する厳しい制限である。
ランジスタの使用に対する厳しい制限である。
明瞭にするために、誘導負荷を駆動するためにMOSト
ランジスタを採用する通常の回路の例示の図を示してい
る第1図に対し参照がなされるべきである。見ての通り
、Mlで示されるMOSトランジスタは、Mlと電源電
圧V、Nの間に配置される誘導子りに直列に接続される
。この回路は、意図されたスイッチング順序に従ってゲ
ート電圧を給電することにより、前記MOSトランジス
タを駆動するように電源電圧とトランジスタM1のゲー
ト端子とにまた接続されるコントロール段1をさらに含
む。
ランジスタを採用する通常の回路の例示の図を示してい
る第1図に対し参照がなされるべきである。見ての通り
、Mlで示されるMOSトランジスタは、Mlと電源電
圧V、Nの間に配置される誘導子りに直列に接続される
。この回路は、意図されたスイッチング順序に従ってゲ
ート電圧を給電することにより、前記MOSトランジス
タを駆動するように電源電圧とトランジスタM1のゲー
ト端子とにまた接続されるコントロール段1をさらに含
む。
この回路は、電源電圧vlNが少なくともMOSトラン
ジスタのしきい値電圧VTより大きい場合のみに動作し
得る(それは、言及されたように、DMOS)ランジス
タに対しては3ボルトに等しい)。入力電源電圧VIN
がより低い場合には、第1図の図を捨てて、MOSトラ
ンジスタをバイポーラトランジスタと置換し、したがっ
て、使用可能なスイッチング周波数に関連しかつトラン
ジスタを駆動するのに必要な電力消費に関連する上述の
利点を放棄することが必要である。
ジスタのしきい値電圧VTより大きい場合のみに動作し
得る(それは、言及されたように、DMOS)ランジス
タに対しては3ボルトに等しい)。入力電源電圧VIN
がより低い場合には、第1図の図を捨てて、MOSトラ
ンジスタをバイポーラトランジスタと置換し、したがっ
て、使用可能なスイッチング周波数に関連しかつトラン
ジスタを駆動するのに必要な電力消費に関連する上述の
利点を放棄することが必要である。
この状況が与えられると、この発明の目標は、たとえ電
源電圧値が電子デバイスの最小駆動電圧より低い場合で
も、低電圧で給電される前記電子デバイスを駆動するた
めの、前記電子デバイスの駆動を保証することができる
、典型的にはMOSトランジスタである回路を提供する
ことである。
源電圧値が電子デバイスの最小駆動電圧より低い場合で
も、低電圧で給電される前記電子デバイスを駆動するた
めの、前記電子デバイスの駆動を保証することができる
、典型的にはMOSトランジスタである回路を提供する
ことである。
この目標の範囲内で、この発明の特定の目的は、バイポ
ーラデバイスの使用に関してより高いスイッチング周波
数を用いるという可能性および駆動電力消費を減じると
いう可能性の点から、MOS技術の利点を十分に活用す
るように、MOSトランジスタのしきい値電圧より低い
電源電圧でも動作するそのようなMOS)ランジスタ用
の駆動回路を提供することである。
ーラデバイスの使用に関してより高いスイッチング周波
数を用いるという可能性および駆動電力消費を減じると
いう可能性の点から、MOS技術の利点を十分に活用す
るように、MOSトランジスタのしきい値電圧より低い
電源電圧でも動作するそのようなMOS)ランジスタ用
の駆動回路を提供することである。
この発明の別な目的は、前記駆動回路の価格の実質的な
上昇を必要としないように、概念が簡単でかつ製造が容
易である前記駆動回路を提供することである。
上昇を必要としないように、概念が簡単でかつ製造が容
易である前記駆動回路を提供することである。
この発明の少なからぬ目的は、その構造上および機能上
の特性のおかげで使用に際し安全性および信頼性に関す
る最大の保証を与えることが可能である駆動回路を提供
することである。
の特性のおかげで使用に際し安全性および信頼性に関す
る最大の保証を与えることが可能である駆動回路を提供
することである。
この目標、言及された目的、および後で明らかになるで
あろう他の目的は、前掲の特許請求の範囲に規定される
ような低電圧で給電される電子デバイスを駆動するため
の回路により達成される。
あろう他の目的は、前掲の特許請求の範囲に規定される
ような低電圧で給電される電子デバイスを駆動するため
の回路により達成される。
この発明のさらなる特性および利点は、添付の図面にお
いて非制限的な具体例としてのみ例示されている、好ま
しくしかも限られたものでない実施例の説明から明らか
になるであろう。
いて非制限的な具体例としてのみ例示されている、好ま
しくしかも限られたものでない実施例の説明から明らか
になるであろう。
第1図はこの後では説明がなされず、その説明について
の言及は上記においてなされている。
の言及は上記においてなされている。
したがって第2図を参照すると、この発明に従った駆動
回路は、MOSトランジスタM1に並列に接続されるバ
イポーラトランジスタT1を含む。
回路は、MOSトランジスタM1に並列に接続されるバ
イポーラトランジスタT1を含む。
詳細には、T1のコレクタ端子はMlのドレイン端子に
接続されるが、T1のエミッタ端子はMlのソース端子
と接地とに接続される。トランジスタT1およびMlの
ベース端子11およびゲート端子12は、後でさらに詳
細に説明されるように、トランジスタT1およびMlを
適当に可能化および不能化するようにされるコントロー
ル回路10に接続される。第2図に示される、T1のコ
レクタとMlのドレインの間の共通点13は、その−方
の端子が入力電源電圧VINに接続される誘導負荷りの
他方の端子に接続される。この発明の例示の実施例に従
えば、この誘導負荷りは変圧器14の一部である。この
誘導負荷りはその1次巻線を構成し、その2次巻線15
は、MOS)ランジスタM1の駆動電圧を発生するのに
十分な巻線比n:1を有している。詳細にいうと、2次
巻線15は接地とダイオードD1の陽極との間に接続さ
れ、このダイオードD1はその陰極が点16に接続され
、前記点は電位VALを有している。共通点16は、デ
カップリングダイオードD2により入力電源電圧vlH
に、かつ点16と接地の間に配置される阻止コンデンサ
Cにさらに接続される。
接続されるが、T1のエミッタ端子はMlのソース端子
と接地とに接続される。トランジスタT1およびMlの
ベース端子11およびゲート端子12は、後でさらに詳
細に説明されるように、トランジスタT1およびMlを
適当に可能化および不能化するようにされるコントロー
ル回路10に接続される。第2図に示される、T1のコ
レクタとMlのドレインの間の共通点13は、その−方
の端子が入力電源電圧VINに接続される誘導負荷りの
他方の端子に接続される。この発明の例示の実施例に従
えば、この誘導負荷りは変圧器14の一部である。この
誘導負荷りはその1次巻線を構成し、その2次巻線15
は、MOS)ランジスタM1の駆動電圧を発生するのに
十分な巻線比n:1を有している。詳細にいうと、2次
巻線15は接地とダイオードD1の陽極との間に接続さ
れ、このダイオードD1はその陰極が点16に接続され
、前記点は電位VALを有している。共通点16は、デ
カップリングダイオードD2により入力電源電圧vlH
に、かつ点16と接地の間に配置される阻止コンデンサ
Cにさらに接続される。
第2図の回路の動作は次のとおりである。入力電圧VI
Nが、MOS)ランジスタM1を駆動するには十分では
ないが、バイポーラトランジスタを駆動するには十分で
あると仮定されたい。この場合、回路がオンにスイッチ
される場合には、コントロール回路は直ちにバイポーラ
トランジスタT1を可能化し、それにより誘導負荷りを
通る電流の流れが許容され、変圧器がダイオードD1に
よりコンデンサCを電圧nV1Nまで充電することを可
能にする。この変圧器の巻線比nが十分に大きい場合に
は、電圧nVINはMOS)ランジスタを駆動するのに
十分である。したがって、電圧VAL nVINが少
なくともMOS)ランジスタM1のしきい値電圧に達す
るとすぐに、コントロール回路はバイポーラトランジス
タを不能化し、かつMlを可能化する。回路が起動され
てしまえば、それは自己保持して、本件の出願に従った
Mlのゲート12に意図されたスイッチングコントロー
ルインパルスを送る。
Nが、MOS)ランジスタM1を駆動するには十分では
ないが、バイポーラトランジスタを駆動するには十分で
あると仮定されたい。この場合、回路がオンにスイッチ
される場合には、コントロール回路は直ちにバイポーラ
トランジスタT1を可能化し、それにより誘導負荷りを
通る電流の流れが許容され、変圧器がダイオードD1に
よりコンデンサCを電圧nV1Nまで充電することを可
能にする。この変圧器の巻線比nが十分に大きい場合に
は、電圧nVINはMOS)ランジスタを駆動するのに
十分である。したがって、電圧VAL nVINが少
なくともMOS)ランジスタM1のしきい値電圧に達す
るとすぐに、コントロール回路はバイポーラトランジス
タを不能化し、かつMlを可能化する。回路が起動され
てしまえば、それは自己保持して、本件の出願に従った
Mlのゲート12に意図されたスイッチングコントロー
ルインパルスを送る。
ダイオードD2は最初はコントロール段10に入力電源
電圧VINを給電するために使用されること、およびそ
れはコンデンサ上の電圧が入力電源電圧より高い値に達
した場合にはデカップラとして働くことに注目するべき
である。
電圧VINを給電するために使用されること、およびそ
れはコンデンサ上の電圧が入力電源電圧より高い値に達
した場合にはデカップラとして働くことに注目するべき
である。
第2図のコントロール段の一興体例が第3図に概略的に
例示されている。見てのとおり、第3図のコントロール
段10は1対の比較器20および21を含む。それら双
方の比較器は、それらの正の入力で前記変圧器14の出
力で発生された増大された電圧を受けるようにされ、か
つそれらの負の入力でそれぞれの基準電圧VREF+お
よびV11EF2を受けるようにされる。比較器2°0
の出力信号はANDゲート22の第1の入力に送られる
。前記ANDゲートは、インバータ23により適当に反
転された比較器21の出力信号をその第2の入力で受け
る。ANDゲート22の出力信号はさらなるANDゲー
ト24の第1の入力に送られる。前記さらなるANDゲ
ートは、コントロール信号発生器26により発生される
スイッチング信号をその第2の入力で受ける。ゲート2
4の出力信号は、トランジスタT1のベースに直接的に
送られる。比較器21の出力信号はまた、反転されない
状態で別な論理ANDゲート25に送られ、それはまた
、コントロール信号発生器26の信号をその入力で受け
る。次に、ANDゲート25の出力信号はMOSトラン
ジスタM1のゲート端子12に送られる。
例示されている。見てのとおり、第3図のコントロール
段10は1対の比較器20および21を含む。それら双
方の比較器は、それらの正の入力で前記変圧器14の出
力で発生された増大された電圧を受けるようにされ、か
つそれらの負の入力でそれぞれの基準電圧VREF+お
よびV11EF2を受けるようにされる。比較器2°0
の出力信号はANDゲート22の第1の入力に送られる
。前記ANDゲートは、インバータ23により適当に反
転された比較器21の出力信号をその第2の入力で受け
る。ANDゲート22の出力信号はさらなるANDゲー
ト24の第1の入力に送られる。前記さらなるANDゲ
ートは、コントロール信号発生器26により発生される
スイッチング信号をその第2の入力で受ける。ゲート2
4の出力信号は、トランジスタT1のベースに直接的に
送られる。比較器21の出力信号はまた、反転されない
状態で別な論理ANDゲート25に送られ、それはまた
、コントロール信号発生器26の信号をその入力で受け
る。次に、ANDゲート25の出力信号はMOSトラン
ジスタM1のゲート端子12に送られる。
電圧v、IεF、は、どのような場合にもバイポーラト
ランジスタT1のベースの駆動を確実にするようにされ
る低い値を有し、一方、電圧VIIE、2は、少なくと
もMOS)ランジスタM1のしきい値電圧に等しく、M
lのゲートの駆動電圧に等しいことが好ましい、より大
きな値を有している。、前記電圧は、電圧vALがこの
段でMOSトランジスタを駆動するのに十分な値まで増
大されるとVALから直接的に獲得され得て、あるいは
、予め設定された少量の前記MOS)ランジスタの駆動
電圧まで減じられ得る。その場合、前記電圧は少量の変
圧器の出力電圧と比較され、たとえば除算器により減じ
られることが好都合である。
ランジスタT1のベースの駆動を確実にするようにされ
る低い値を有し、一方、電圧VIIE、2は、少なくと
もMOS)ランジスタM1のしきい値電圧に等しく、M
lのゲートの駆動電圧に等しいことが好ましい、より大
きな値を有している。、前記電圧は、電圧vALがこの
段でMOSトランジスタを駆動するのに十分な値まで増
大されるとVALから直接的に獲得され得て、あるいは
、予め設定された少量の前記MOS)ランジスタの駆動
電圧まで減じられ得る。その場合、前記電圧は少量の変
圧器の出力電圧と比較され、たとえば除算器により減じ
られることが好都合である。
第3図に例示される回路の動作は非常に簡単であり、図
からはっきりと明らかである。実際は回路がオンにスイ
ッチする場合、電圧VALが電圧VREFIを超過する
とすぐに、比較器20は論理“1”信号をANDゲート
22に送る。前記ゲートは、インバータ23により発生
される“1”信号によりこの段で可能化される。したが
って、バイポーラトランジスタT1のベース11での駆
動電圧は、発生器26のコントロール信号に従ってAN
Dゲート24を介して供給される。言及されたように、
T1の可能化は、電流がLを流れることを可能にし、そ
れゆえ、変圧器14の出力電圧が上昇することを可能に
する。したがって、電圧VALが少なくともMOS)ラ
ンジスタM1に対し設定されたしきい値電圧に達した場
合、比較器21がスイッチして、ゲート22を不能化し
かつMlに必要なゲート駆動電圧をゲート25に給電す
る。この点で、トランジスタM1は発生器26により発
生されるコントロール順序に従ってそれ自体により負荷
を駆動することが可能である。
からはっきりと明らかである。実際は回路がオンにスイ
ッチする場合、電圧VALが電圧VREFIを超過する
とすぐに、比較器20は論理“1”信号をANDゲート
22に送る。前記ゲートは、インバータ23により発生
される“1”信号によりこの段で可能化される。したが
って、バイポーラトランジスタT1のベース11での駆
動電圧は、発生器26のコントロール信号に従ってAN
Dゲート24を介して供給される。言及されたように、
T1の可能化は、電流がLを流れることを可能にし、そ
れゆえ、変圧器14の出力電圧が上昇することを可能に
する。したがって、電圧VALが少なくともMOS)ラ
ンジスタM1に対し設定されたしきい値電圧に達した場
合、比較器21がスイッチして、ゲート22を不能化し
かつMlに必要なゲート駆動電圧をゲート25に給電す
る。この点で、トランジスタM1は発生器26により発
生されるコントロール順序に従ってそれ自体により負荷
を駆動することが可能である。
上の説明かられかるように、この発明は意図された目標
を十分に達成している。所要の値より低い外部電源電圧
が存在する場合ですら、高い駆動電圧を必要とする電子
デバイスを駆動することを可能にする、MOS)ランジ
スタであることが典型的である駆動回路が実際に堤供さ
れる。この態様で、MOSトランジスタの速度および低
電力消費の利点、または採用される電子デバイスに関す
る利点を十分に利用することが可能である。この回路は
概念において簡単であり、かつ製造が容易であり、特に
、次の事実が強調される。すなわち、変圧器14を設け
ても、負荷回路に既に存在する誘導素子が使用され得る
場合には多大な経費または価格の上昇を引き起こさない
。
を十分に達成している。所要の値より低い外部電源電圧
が存在する場合ですら、高い駆動電圧を必要とする電子
デバイスを駆動することを可能にする、MOS)ランジ
スタであることが典型的である駆動回路が実際に堤供さ
れる。この態様で、MOSトランジスタの速度および低
電力消費の利点、または採用される電子デバイスに関す
る利点を十分に利用することが可能である。この回路は
概念において簡単であり、かつ製造が容易であり、特に
、次の事実が強調される。すなわち、変圧器14を設け
ても、負荷回路に既に存在する誘導素子が使用され得る
場合には多大な経費または価格の上昇を引き起こさない
。
その上この回路は、あらゆる動作条件において信頼でき
る。
る。
さらに注目されるべきは、バイポーラトランジスタの寸
法はMOS)ランジスタのものよりもはるかに小さくな
り得て、というのは、前記バイポーラトランジスタはコ
ントロール回路により必要とされる電力しか供給しない
が、前記MO3)ランジスタは負荷電力を供給している
からである、ということである。
法はMOS)ランジスタのものよりもはるかに小さくな
り得て、というのは、前記バイポーラトランジスタはコ
ントロール回路により必要とされる電力しか供給しない
が、前記MO3)ランジスタは負荷電力を供給している
からである、ということである。
このように考えられてきた本件の発明は、多数の修正お
よび変更が可能である。特に、次の事実が再び強調され
る。すなわち、示された具体例は誘導負荷に電力を供給
するためのMOSトランジスタの駆動に言及しているけ
れども、最初はより高いターンオン電圧を必要とするが
次には適当な電圧を発生することが可能である低電圧が
給電されるシステムにおいて、その同じ発明の概念が利
用され得る。たとえば、誘導負荷が利用できない場合、
電圧乗算器回路(変圧器14)は所要の起動電圧を発生
することが可能である容量性電圧変換器と置換され得る
。しかしながら、この段は電子回路を複雑にしている。
よび変更が可能である。特に、次の事実が再び強調され
る。すなわち、示された具体例は誘導負荷に電力を供給
するためのMOSトランジスタの駆動に言及しているけ
れども、最初はより高いターンオン電圧を必要とするが
次には適当な電圧を発生することが可能である低電圧が
給電されるシステムにおいて、その同じ発明の概念が利
用され得る。たとえば、誘導負荷が利用できない場合、
電圧乗算器回路(変圧器14)は所要の起動電圧を発生
することが可能である容量性電圧変換器と置換され得る
。しかしながら、この段は電子回路を複雑にしている。
コンデンサCから電源VINへの電流の戻りのせいであ
るより高いエネルギ散逸が容認できる場合、ダイオード
D2はさらに抵抗器と置換され得る。
るより高いエネルギ散逸が容認できる場合、ダイオード
D2はさらに抵抗器と置換され得る。
さらに、すべての構成要素は他の技術的に同等のものと
置換され得る。
置換され得る。
第1図は、公知の駆動回路の概括的な回路図である。
第2図は、この発明に従った駆動回路の概括的な回路図
である。 第3図は、第2図に与えらもたコントロール段の概括的
な電気図である。 図において、10はコントロール段、14は電圧乗算器
回路、V、Nは低電圧電源線路、MlおよびT1は電子
デバイス、Lは誘導負荷である。 特許出願人 エッセ・ジ・エッセ・トムソン・ミクロエ
レクトロニクス・エッセ
である。 第3図は、第2図に与えらもたコントロール段の概括的
な電気図である。 図において、10はコントロール段、14は電圧乗算器
回路、V、Nは低電圧電源線路、MlおよびT1は電子
デバイス、Lは誘導負荷である。 特許出願人 エッセ・ジ・エッセ・トムソン・ミクロエ
レクトロニクス・エッセ
Claims (1)
- 【特許請求の範囲】 (1)低電圧電源線路(V_I_N)と、 駆動端子を有しかつ誘導負荷(L)に給電するようにさ
れる第1の電子デバイス(M1)と、前記電源線路(V
_I_N)に接続されかつ前記第1の電子デバイス(M
1)の前記駆動端子に接続されてそれを駆動するコント
ロール段(10)とを含む、低電力が給電される駆動回
路であって、前記駆動回路が、より低電圧で駆動されか
つ前記第1の電子デバイス(M1)に並列に接続される
ことが好ましい第2の電子デバイス(T1)と、その入
力で前記第1および前記第2の電子デバイスの共通端子
に接続されかつその出力で前記コントロール段(10)
に接続され、前記電源電圧(V_I_N)より大きい前
記第1の電子デバイス(M1)に対する起動電圧を得る
ようにされる電圧乗算器回路(14)とを含み、前記コ
ントロール段(10)は、最初は前記第2の電子デバイ
ス(T1)が前記電圧乗算器回路(14)に給電するこ
とおよびその後前記第2の電子デバイス(T1)を非活
性状態にすることを可能にするようにされる、かつ前記
電圧乗算器回路(14)により出力される電圧(V_A
_L)が少なくとも前記第1の電子デバイス(T1)の
駆動電圧の最小値に達した場合には前記第1の電子デバ
イス(M1)を可能化するようにされる手段(20、2
1、22、23、24、25、26)を含むことを特徴
とする、低電力が給電される駆動回路。 (2)前記第1の電子デバイス(M1)が、ゲート端子
と、ドレイン端子と、ソース端子とを有するMOSトラ
ンジスタであり、さらに、前記第2の電子デバイスが、
ベース端子と、コレクタ端子と、エミッタ端子とを有す
るバイポーラトランジスタ(T1)であり、前記ドレイ
ン端子が前記コレクタ端子に接続され、前記ソース端子
が前記エミッタ端子に接続されることを特徴とする、請
求項1に記載の低電力が給電される駆動回路。 (3)前記乗算器回路(14)が変圧器を含み、それの
1次巻線が前記誘導負荷(L)により構成され、その2
次巻線(15)が阻止コンデンサ(C)と前記コントロ
ール段(10)とに接続され、前記変圧器は、巻線比が
前記2次巻線(15)で少なくとも前記MOSトランジ
スタ(M1)のしきい値電圧を発生するように設定され
ることを特徴とする、請求項2に記載の低電力が給電さ
れる駆動回路。 (4)前記誘導負荷(L)の第1の端子がバイポーラト
ランジスタ(T1)のコレクタ端子およびMOSトラン
ジスタ(M1)のドレイン端子により規定される第1の
共通点(13)に接続され、さらに、前記誘導負荷の第
2の端子が前記低電圧電源線路(V_I_N)に接続さ
れ、第1のダイオード(D2)が前記電源線路と前記コ
ンデンサ(C)および前記コントロール段(10)に至
る第2の共通点(16)とを接続し、第2のダイオード
(D1)が前記変圧器の前記2次巻線(15)と前記第
2の共通点(16)とを接続することを特徴とする、請
求項3に記載の低電力が給電される駆動回路。 (5)前記コントロール段(10)が少なくとも1個の
比較器(21)を含み、それの入力がそれぞれ前記第2
の共通点(16)と基準電圧(V_R_E_F_2)に
接続され、それの出力がインバータ(23)を介して前
記バイポーラトランジスタ(T1)のベース端子に接続
され、かつ論理ANDゲート(25)がスイッチング信
号により可能化される場合には前記ANDゲートを介し
て前記MOSトランジスタ(M1)のゲート端子に接続
されることを特徴とする、請求項4に記載の低電力が給
電される駆動回路。 (6)前記コントロール段が第2の比較器 (20)を含み、それの入力がそれぞれ前記第2の共通
点(16)と第2の基準電圧(V_R_E_F_1)に
接続され、それの出力が第2の論理ANDゲー ト(2
2)の入力に接続され、前記第2のANDゲート(22
)のさらなる入力が前記インバータ(23)の出力信号
を受信し、前記第2のゲート(22)の出力は、その入
力で前記スイッチング信号をまた受信する第3の論理A
NDゲート(24)のさらなる入力に接続され、さらに
、前記第3の論理ゲートの出力が前記バイポーラトラン
ジスタ(T1)のベース端子に接続されることを特徴と
する、請求項5に記載の駆動回路。 (7)前記乗算器回路が容量性電圧変換器を含むことを
特徴とする、請求項1に記載の駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8722878A IT1233416B (it) | 1987-12-03 | 1987-12-03 | Circuito di pilotaggio di dispositivi elettronici alimentati a bassa tensione |
IT22878A/87 | 1987-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01190026A true JPH01190026A (ja) | 1989-07-31 |
JP2740955B2 JP2740955B2 (ja) | 1998-04-15 |
Family
ID=11201470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63305854A Expired - Fee Related JP2740955B2 (ja) | 1987-12-03 | 1988-12-01 | 低電力が給電される駆動回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4904889A (ja) |
EP (1) | EP0318812B1 (ja) |
JP (1) | JP2740955B2 (ja) |
DE (1) | DE3887737T2 (ja) |
IT (1) | IT1233416B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129920A (ja) * | 1989-10-14 | 1991-06-03 | Fuji Electric Co Ltd | 光駆動半導体装置 |
JPH03206710A (ja) * | 1990-01-08 | 1991-09-10 | Fuji Electric Co Ltd | 光駆動半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191321A (en) * | 1990-05-09 | 1993-03-02 | Motorola, Inc. | Single cell bimos electroluminescent display driver |
DE4034845A1 (de) * | 1990-11-02 | 1992-05-07 | Bayerische Motoren Werke Ag | Schaltanordnung in kraftfahrzeugen zum getakteten einschalten von induktiven verbrauchern |
JPH0519914A (ja) * | 1991-07-17 | 1993-01-29 | Sharp Corp | 半導体装置の内部降圧回路 |
US5287021A (en) * | 1992-05-06 | 1994-02-15 | Motorola, Inc. | Low noise BICMOS circuit |
US5430405A (en) * | 1992-08-12 | 1995-07-04 | Lambda Electronics Inc. | Control circuit for converters operating in the discontinuous mode |
US5406150A (en) * | 1992-08-24 | 1995-04-11 | Silicon Systems Inc | Control system for motors and inductive loads |
US5525925A (en) * | 1992-09-25 | 1996-06-11 | Texas Instruments Incorporated | Simple power MOSFET low side driver switch-off circuit with limited di/dt and fast response |
DE19546562C1 (de) * | 1995-12-13 | 1997-04-03 | Leica Ag | Schaltungsanordnung zur Ansteuerung einer Impulsendstufe |
TWI262644B (en) * | 2004-10-08 | 2006-09-21 | Lite On It Corp | Sequential control circuit |
US8362813B2 (en) * | 2011-03-24 | 2013-01-29 | Pericom Semiconductor Corp. | Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank |
US10164614B2 (en) | 2016-03-31 | 2018-12-25 | Analog Devices Global Unlimited Company | Tank circuit and frequency hopping for isolators |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105523A (ja) * | 1985-11-01 | 1987-05-16 | Nippon Telegr & Teleph Corp <Ntt> | スイツチング回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4201928A (en) * | 1978-01-27 | 1980-05-06 | Ncr Corporation | Power transistor actuating and bootstrap drive circuit |
JPS5675956A (en) * | 1979-11-27 | 1981-06-23 | Nippon Denso Co Ltd | Injector driving circuit |
JPS57115022A (en) * | 1981-01-08 | 1982-07-17 | Fuji Xerox Co Ltd | Detecting circuit for zero cross point |
DE3114822A1 (de) * | 1981-04-11 | 1982-11-04 | Erno Raumfahrttechnik Gmbh, 2800 Bremen | Schaltungsanordnung fuer einen elektronischen schalter |
JPS5813021A (ja) * | 1981-07-17 | 1983-01-25 | Tech Res & Dev Inst Of Japan Def Agency | 高速スイッチ回路 |
US4524291A (en) * | 1983-01-06 | 1985-06-18 | Motorola, Inc. | Transition detector circuit |
-
1987
- 1987-12-03 IT IT8722878A patent/IT1233416B/it active
-
1988
- 1988-11-23 EP EP88119475A patent/EP0318812B1/en not_active Expired - Lifetime
- 1988-11-23 DE DE3887737T patent/DE3887737T2/de not_active Expired - Fee Related
- 1988-11-28 US US07/277,077 patent/US4904889A/en not_active Expired - Lifetime
- 1988-12-01 JP JP63305854A patent/JP2740955B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105523A (ja) * | 1985-11-01 | 1987-05-16 | Nippon Telegr & Teleph Corp <Ntt> | スイツチング回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129920A (ja) * | 1989-10-14 | 1991-06-03 | Fuji Electric Co Ltd | 光駆動半導体装置 |
JPH03206710A (ja) * | 1990-01-08 | 1991-09-10 | Fuji Electric Co Ltd | 光駆動半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
IT8722878A0 (it) | 1987-12-03 |
JP2740955B2 (ja) | 1998-04-15 |
IT1233416B (it) | 1992-03-30 |
US4904889A (en) | 1990-02-27 |
EP0318812A3 (en) | 1990-06-27 |
EP0318812B1 (en) | 1994-02-09 |
EP0318812A2 (en) | 1989-06-07 |
DE3887737T2 (de) | 1994-05-19 |
DE3887737D1 (de) | 1994-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
US6081432A (en) | Active reset forward converter employing synchronous rectifiers | |
US6812676B2 (en) | DC-DC converter and controller for DC-DC converter | |
KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
US6937483B2 (en) | Device and method of commutation control for an isolated boost converter | |
US8531212B2 (en) | Drive circuit for voltage-control type of semiconductor switching device | |
WO1985005742A1 (en) | Transformerless drive circuit for field-effect transistors | |
JPH01190026A (ja) | 低電力が給電される駆動回路 | |
JP3133166B2 (ja) | ゲート電力供給回路 | |
US5995395A (en) | Control of a composite bridge at zero voltage | |
US6822884B1 (en) | Pulse width modulated charge pump | |
US4683438A (en) | Circuit for connecting a load to the high side of a DC power supply | |
US5828562A (en) | Double discharge circuit for improving the power factor | |
CN110752739B (zh) | 功率设备驱动装置 | |
US6483376B1 (en) | Voltage generation circuit of charge pump type, with a self-oscillating control circuit | |
US5825163A (en) | DC-to-DC converter with low supply voltage | |
WO1993022834A1 (en) | Circuit for the fast turning off of a field effect transistor | |
US6717784B2 (en) | Rush current suppression circuit | |
US20030090247A1 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
US5877614A (en) | Electronic switch-mode power supply | |
US11271493B2 (en) | Thyristor control | |
US6465996B2 (en) | Constant voltage circuit with a substitute circuit in case of input voltage lowering | |
US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
JP4013011B2 (ja) | スイッチング電源回路 | |
JP2000201475A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |