JPH01215072A - 高速光半導体リレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光半導体リレーに係り、特にフォトカプラ
を使用して入力側と出力側とを電気的に絶縁し、出力側
に設けたＭＯＳＦＥＴ等の静電誘導形半導体素子からな
る主スイッチを高速動作させるための回路方式に関する
。

（従来の技術〕 一般に、光半導体リレーは、フォトモスリレーと称され
、例えばＭＯＳＦＥＴ等の静電誘導形半導体素子のオン
・オフ動作を行う駆動回路として使用されている。従来
、この種の光半導体リレーとして、第５図に示すように
構成したものが知られている。すなわち、第５図におい
て、参照符号１０は入力回路、１２は光半導体リレー、
１４は負荷、１６は主電源をそれぞれ示す、光半導体リ
レー１２は、１組のフォトカプラ１８と放電抵抗器２０
とＭＯＳＦＥＴからなる主スイッチ２２とから構成され
ている。しかるに、前記入力回路ｌＯは、制御電源１０
１と入力スイッチ１０２と入力抵抗器１０３との直列接
続回路を構成し、この入力回路１０に前記フォトカプラ
１８の発光素子１８１が接続されている。なお、参照符
号１８２は、フォトカプラ１８の受光素子を示し、放電
抵抗器２０を介して主スイッチ２２に接続されている。

このように回路構成された光半導体リレー１２は、入力
回路１０において人力スイッチ１０２がオン動作すると
、該入力回路１０に入力電流ｉＦが流れ、これがフォト
カプラ１８の発光素子１８１を発光させて光半導体リレ
ー１２のオン信号となる。この発光素子１８１の発光エ
ネルギは、フォトカプラ１８の受光素子１８２が受光し
て所要の電力を発生する。このようにして、受光素子１
８２から出力される電力は、放電抵抗器２０と主スイッ
チ２２のゲート−ソース（Ｇ−３）間に電圧ＶΦを発生
する。従って、この電圧Ｖｃｒは主スイッチ２２のしき
い値電圧Ｖよを越えると、主スイッチ２２はオン動作す
る。主スイッチ２２がオン状態になると、負荷１４に対
し主電源１６による負荷電流ｉＬが流れる。一方、入力
回路１０の入力スイッチ１０２をオン動作すれば、入力
電流ｉＦがゼロとなり、主スイッチ２２はオフ動作する
。この時、受光素子１８２は、放電抵抗器２０を介して
放電される。しかるに、前述した回路構成からなる光半
導体リレー１２のオン・オフ動作特性と入出力特性を示
せば、第６図に示すようになる。

〔発明が解決しようとする課題〕

第６図から明らかなように、前記従来の光半導体リレー
１２は、フォトカプラ１８における僅かな受光エネルギ
でも動作するため、主スイッチ２２のゲート−ソース（
Ｇ−３）間の静電容量Ｃ１５９の影響により電圧ｖｑの
立上りに傾斜を生じ、このためしきい値電圧Ｖｔｈ−に
達して主スイッチ２２がオン動作するまで遅れ時間ｔｄ
。

を生じる。さらに、主スイッチ２２がオン動作し始めて
からこれを完全にオン状態にするためには、主スイッチ
２２のドレイン−ゲート　（Ｄ−Ｇ）間の静電容量ｃ　
ｒｓｓ　の影響でライズタイムｔｌ−という遅れが生じ
る。

同様に、主スイッチ２２がオフ動作する時には、電圧Ｖ
ｑの立下りに傾斜を生じ、主スイッチ２２がオフ動作す
るまで遅れ時間ｔｄ２を生じ、さらに主スイッチ２２が
オフ動作し始めてからこれが完全にオフ状態になる・ま
で、例えば数ｍｓ〜数十ｍｓのフォールタイムｔ４が生
じる。

そこで、このよ・うに光半導体リレー１２の遅れ時間を
短縮するためには、入力回路１０での入力電流ｉＦを増
大させると同時に放電抵抗器２０へ流す電流も増大させ
ることが考えられるが、この場合各回路素子の定格等に
より電流値の大きさおよびこれに伴う温度上昇に関して
限界があり、満足し得るものではない。

従って、本発明の目的は、ＭＯＳ　Ｆ　ＥＴ等の静電誘
導形半導体素子を主スイッチとし、これにフォトカプラ
を介して入力する信号によりオン・オフ動作するよう構
成した光半導体リレーにおいて、前記主スイッチの遅れ
時間を簡単な回路構成で最小限に短縮し、高速動作を達
成することができる高速光半導体リレーを提供するにあ
る。

〔課題を解決するための手段〕

本発明に係る高速光半導体リレーは、フォトカプラによ
り入力信号と電気的に絶縁された出力信号を得、この電
気信号により静電誘導形半導体素子からなる主スイッチ
をオン・オフ動作するよう構成した光半導体リレーにお
いて、オン動作用フォトカブラとオフ動作用フォトカプ
ラとを設け、各フォトカプラの受光素子で発生する電力
を蓄積する整流ダイオードとコンデンサとからなる小電
源回路を設け、この小電源回路の小電源によりオン・オ
フ動作時に主スイッチのゲートを急速に駆動するよう構
成することを特徴とする。

前記の高速光半導体リレーにおいて、オフ動作用フォト
カブラの受光素子に電力が発生した際オン動作用フォト
カプラの受光素子を放電する回路を設け、主スイッチの
オン・オフ動作をスピードアップするよう構成すること
ができる。

〔作用〕

本発明に係る高速光半導体リレーによれば、光半導体リ
レーのオン・オフ動作を行うための指令を、オン指令の
入力電流のみでなく、オン・オフ指令の正、負両方向の
入力電流とし、これらの入力電流をそれぞれ別個のフォ
トカブラで信号の伝達を行うと共に、この時にフォトカ
プラの受光素子に発生する電力を小電源回路に常時蓄積
し、この小電源回路の小電源を利用して前記各フォトカ
プラの受光素子で得られるオン・オフ動作信号を増幅し
て主スイッチのゲートを強力に駆動することにより、高
速スイッチ動作を達成し、高速光半導体リレーを容易に
実現することができる。

〔実施例〕

次に、本発明に係る高速光半導体リレーの実施例につき
、添付図面を参照しながら以下詳細に説明する。

第１図は本発明に係る高速光半導体リレーの一実施例を
示す回路図である。第１図において、参照符号３０は入
力回路、３２は高速光半導体リレー、３４は負荷、３６
は主電源をそれぞれ示す、しかるに、本実施例における
高速光半導体リレー３２は、それぞれ２組の発光素子３
８１゜３８３と受光素子３８２．３８４とからなるフォ
トカブラ３日、整流ダイオード４２１．４２２とコンデ
ンサ４２３とからなる小電源回路４２．２つのトランジ
スタ４４１，４４２からなる微小信号増幅器４４、ＭＯ
ＳＦＥＴからなる主スイッチ４６、および必要に応じて
オン信号の電圧を速く立下げるための放電用トランジス
タ４０１とそのベース抵抗器４０２とからなる放電回路
４０によって構成されている。

これに対し、入力回路３０は、制御電源３０１と入力ス
イッチ３０２と入力抵抗器３０３とスピードアップコン
デンサ３０４とから構成され、入力スイッチ３０２が図
示のように位置している場合、この入力回路３０にそれ
ぞれ並列に接続されたフォトカプラ３８の発光素子３８
１゜３８３に対し負の入力電流！Ｆを供給する。従って
、この場合、制御電源３０１と順方向に接続されるオフ
信号を発生するための発光素子３８３に入力電流ｉＦが
流れてこれを発光させる６次いで、入力スイッチ３０２
を切換えると、入力回路３０には正の入力電流ｉＦが流
れて、オン信号を発生するための発光素子３８１を発光
させる。このようにして、本実施例の入力回路３０では
、常に正または負のいずれか一方の電流が流れるよう構
成する。なお、入力スイッチ３０２の切換えに際しては
、スピードアップコンデンサ３０４を設けたことにより
、切換え時に微分的な大電流が入力電流ｉＦ　として入
力回路３０を流れ、これによりリレー動作のスピードア
ップ効果を保持させている。

一方、高速光半導体リレー３２においては、前記各発光
素子３８１．３８３に対応して受光。

素子３８２．３８４が位置し、常時受光素子３８２．３
８４側に継続的に発生する電気エネルギを小電源回路４
２に蓄積し、この小電源を増幅器４４を利用して主スイ
ッチ４６のゲートＧを強力に駆動するよう構成する。な
お、前記増幅器４４を構成するｌ・ランジスタ４４１゜
４４２の共通接続されたベースと、フォトカプラ３８の
各受光素子３８２，３８４との間には、オフ信号を受光
する受光素子３８４が入力回路３０より出力されるオフ
信号を受信した際に、オン信号を受光する受光素子３８
２を放電させると共に前記トランジスタ４４１のベース
１１１［Ｅを逆バイアスにしてこれを直ちにオフ動作さ
せ、さらにトランジスタ４４２のベースを順バイアスに
して十分オンさせる。これにより主スイッチ４６のゲー
トに蓄積された電荷を積極的に引き抜くことで主スイッ
チ４６を急速にオフ動作させるよう回蕗構成した放電用
トランジスタ４０１とそのベース抵抗Ｂ４Ｏ２とからな
る放電回路４０が接続配置される。

次に、前記構成からなる本発明の高速光半導体リレー３
２の動作につき、第２図に示す動作特性波形図を参照し
ながら以下説明する。

今、入力回路３０の入力スイッチ３０２が図−示のよう
に接続していると、入力回路３０を流れる入力電流ｉ１
＝はオフ信号となり、発光素子３８３に流れてこれを発
光させる。この発光素子３８３０発光エネルギは、受光
素子３８４で受光され所要の電力を発生する′、そして
、この受光素子３８４から出力される電力は整流ダイオ
ード４２２を介してコンデンサ４２３に充電される０次
いで、入力回路３０の入力スイッチ３０２を切換えると
、入力回路３０には、第２図に示すようにスピードアッ
プコンデンサ３０４により増大された正の入力電流ｉＦ
が瞬時に流れる。この時の入力電流ｉＦ　はオン信号と
なり、発光素子３８１に流れてこれを発光させる。この
発光素子３８１の発光エネルギは、受光素子３８２で受
光され所定の電力を発生する。そして、この受光素子３
８２から出力される電力は、増幅器４４のトランジスタ
４４１．４４２のベースを駆動してこれをオン動作させ
、増幅器４４と主スイッチ４６のゲート−ソース（Ｇ−
３）間に電圧ｖｃＴを発生する。従って、この電圧Ｖｔ
。

が主スイッチ４６のしきい値電圧ｖｔｈ、を越えると、
主スイッチ４６はオン動作する。そして、主スイッチ４
６がオン状態になると、負荷３４に対し主電源３６によ
る負荷電流ｉＬが流れる。

第２図から明らかなように、本発明によれば、入力回路
３０の入力スイッチ３０２の切換え時において、スピー
ドアップされた増大入力電流ＩＦが瞬時に流れると共に
、これに基づき高速光半導体リレー３２側で発生する電
力も補充電された小電源回路４２の小電源により増幅回
路４４で増幅されて、主スイッチ４６のゲート−ソース
（Ｇ−５）間型圧ｖｃＴを高め、主スイッチ４６を迅速
にオン動作させることができる。

すなわち、主スイッチ４６のゲート−ソース（Ｇ−３）
間の静電容量Ｃｉ！１５に影響される電圧Ｖｅｒの立上
りが急峻となり、しきい値電圧Ｖ七Ｋに達して主スイッ
チ４６をオン動作するまでの遅れ時間ｔ、（１を短縮す
ると共に、主スイッチ４６がオン動作し始めてからこれ
を完全にオン状態にするためのドレインーゲー）（Ｄ−
Ｇ）間の静電容ｉｌＣｒｓｓに影響されるライズタイム
１Ｙの遅れも短縮することができる。

なお、主スイッチ４６がオン状態になった後、その後オ
フ動作するまでの定常時には、主スイッチ４６のゲート
Ｇに電流が流れないため、フォトカプラ３Ｂの出力側電
力は全て小電源回路４２に充電させて、消費電力を最小
にすることができる。このため、入力回路３０における
入力電流ｉＥ　の定常値は、第２図に示すように微小な
値とすることができる。

次に、入力回路３０の入力スイッチを再び図示のように
切換えると、入力回路３０には、第２図に示すようにス
ピードアップコンデンサ３０４により増大された負の入
力電流ｉＦが瞬時に流れる。この結果、前述したように
フォトカプラ３８の受光素子３８４に所要の電力が発生
する。この時、受光素子３８４から出力される電力は、
放電用トランジスタ４０１のベースを駆動してこれをオ
ン動作させ、放電回路４０を直ちに機能させることがで
きる。従って、主スイッチ４６を直ちにオフ動作させる
ことができる。すなわち、この場合、電圧Ｑの立下りが
急峻となり、主スイッチ４６がオフ動作するまでの遅れ
時間ｊａｚを短縮すると共に、主スイッチ４６がオフ動
作し始めてからこれが完全にオフ状態になるまでのフォ
ールタイムｔｆ　も短縮することができる。また、この
場合においても、高速光半導体リレーのフォトカプラ３
８の出力側電力は全て小電源回路４２に充電させて、消
費電力を最小にすることができる。

なお、本発明に係る高速光半導体リレーにおいて、放電
回路４０は、ベース抵抗器４０２を充分高抵抗とするこ
とにより放電用トランジスタ４０１の動作を安定させた
り、放電用トランジスタ４０１に代えて抵抗器のみとし
たりすることができるが、例えば第３図に示すように、
放電用トランジスタ４０３のエミッタをフォトカプラ３
８のオフ動作用受光素子３８４のカソ−ドに接続し、コ
レクタをオン動作用受光素子３８２のアノードおよび増
幅器４４の各トランジ、ｌ’４４１．４４２のベースと
接続し、さらにベースをオン動作用受光素子３８２のカ
ソードに接続することにより、部品点数を少なくして低
消費電力に適する構成とすることができる。

また、入力回路３０は、第一４図に示すように単一の制
御電源３０１とし、入力スイッチ３０２の切換えに際し
、オン信号を発生する場合にのみスピードアップコンデ
ンサ３０４が作用するよう構成すれば、フォトカプラを
低コストに構成することができると共に消費電力も低減
することができる。

以上、本発明の好適な実施例について説明したが、本発
明は前記実施例に限定されることな（、本発明の精神を
通説しない範囲内において種々の設計変更をなし得るこ
とは勿論である。

〔発明の効果〕

前述した実施例から明らかなように、本発明によれば、
フォトカプラの出力側に常時僅かながらも継続的に電気
エネルギを発生するように構成したことにより、この電
気エネルギを蓄積して小電源を形成し、この小電源を増
幅器を使用してオン信号の入力時には強力に主スイッチ
のゲートを駆動し、光半導体リレーの高速動作を達成す
ることができる。

また、本発明の高速光半導体リレーは、高頻度すなわち
高周波入力でリレーを駆動すると、増幅器の消費電力が
大きくなり、小電源回路が機能しなくなってしまうが、
この場合入力回路のスピードアップコンデンサの容量を
適度に大きな値に設定することにより、入力電流ｉＦの
実効値が増加して小電源回路に電力を補足することがで
き、前述した高速動作と併せ高頻度動作を安定にするこ
とができる。

従って、本発明の高速光半導体リレーによれば、従来の
動作遅れ時間と比べて、数十μｓに短縮することができ
るばかりでなく、必要な定常入力電流ｉＦを従来の数十
ｍＡから数ｍＡに低減することができる。また、主スイ
ッチのゲートは、定常時には電流が流れないことから、
この時のフォトカプラの出力側に発生する電力は全て小
電源回路へ蓄積されるため、定常時の消費電力の低減と
共に電力の有効利用を図ることができる。

さらに、本発明によれば、前述したようにフォトカプラ
の出力側に常時機能する小電源回路が存在することから
、この小電源を過電流検出や温度過上昇等の判断、記憶
等を行うための各、種動作回路の電源として有効に利用
することができる。

【図面の簡単な説明】

第１図は本発明に係る高速光半導体リレーの一実施例を
示す回路図、第２図は第１図に示す高速光半導体リレー
の動作特性波形図、第３図は第１図に示す回路の放電回
路部分の変形例を示す要部回路図、第４ｍは第り図に示
す回路の入力回路部分の変形例を示す要部回路図、第５
図は従来の光半導体リレーの一構成例を示す回路図、第
６図は第５図に示す光半導体リレーの動作特性波形図で
ある。 １０．３０　＋＋＋入力回路　　１０１，３０１．、、
制御電源１０２．３０２．、、入力スイッチ　１０３，
３０３．、、入力抵抗器３０４、、、スピードアップコ
ンデンサ２０、、、放電抵抗器　　１２．３２．、、光
半導体リレー１４．３４．、、負荷　　　　　１６，３
６．、、主電源１８．３８．、、フォトカプラ　１８１
，３８１．３８３．、、発光素子１８２、３８２．３８
４．、、受光素子　４０．、、放電回路４０１、、、放
電用トランジスタ ４０２、、、ベース抵抗器 ４０３、、、放電用トランジスタ　４２．、、小電源回
路４２１．４２２．、、整流ダイオード　４２３．、、
コンデンサ４４、、、　ｉｌ＠ｌ　　　　　４４１．４
４２．　、、　）　５　ｙ　シスｐ２２．４６．、、主
スイッチ 特許出願人　　富士電機株式会社 ＦＩＧ、　　Ｉ ＦＩＧ、　　２ ＦＩＧ、３ ＦＩＧ　　　４

Claims (2)

【特許請求の範囲】
1. （１）フォトカプラにより入力信号と電気的に絶縁され
   た出力信号を得、この電気信号により静電誘導形半導体
   素子からなる主スイッチをオン・オフ動作するよう構成
   した光半導体リレーにおいて、 オン動作用フォトカプラとオフ動作用フォ トカプラとを設け、各フォトカプラの受光素子で発生す
   る電力を蓄積する整流ダイオードとコンデンサとからな
   る小電源回路を設け、この小電源回路の小電源によりオ
   ン・オフ動作時に主スイッチのゲートを急速に駆動する
   よう構成することを特徴とする高速光半導体リレー。
2. （２）オフ動作用フォトカプラの受光素子に電力が発生
   した際オン動作用フォトカプラの受光素子を放電する回
   路を設け、主スイッチのオン・オフ動作をスピードアッ
   プするよう構成してなる請求項１記載の高速光半導体リ
   レー。