JP2004319674A - Ｍｏｓ半導体リレー - Google Patents
Ｍｏｓ半導体リレー Download PDFInfo
- Publication number
- JP2004319674A JP2004319674A JP2003110060A JP2003110060A JP2004319674A JP 2004319674 A JP2004319674 A JP 2004319674A JP 2003110060 A JP2003110060 A JP 2003110060A JP 2003110060 A JP2003110060 A JP 2003110060A JP 2004319674 A JP2004319674 A JP 2004319674A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- emitting element
- photocoupler
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ターンオンの高速化と誤動作の無い安定なＭＯＳ半導体リレーを提供すること。
【解決手段】電源端子間１０ａ、１０ｂに接続された発光素子１１ａ及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子１１ｂとから成る第１のフォトカプラ１１と、この第１のフォトカプラの出力が、ゲート１３ｃ・ソース１３ｄ間に接続された接点ＭＯＳトランジスタ１３と、リレー駆動信号１４により選択的に発光制御される発光素子１２、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子１２ｂから成り、このフォトトランジスタ素子１２ｂの出力が、前記接点ＭＯＳトランジスタ１３のゲート１３ｃ・ソース１３ｄ間に接続された第２のフォトカプラ１２とから成り、この第２のフォトカプラ１２のオン、オフにより前記接点ＭＯＳトランジスタをオン、オフ制御することを特徴とするＭＯＳ半導体リレー。
【選択図】 図１
【解決手段】電源端子間１０ａ、１０ｂに接続された発光素子１１ａ及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子１１ｂとから成る第１のフォトカプラ１１と、この第１のフォトカプラの出力が、ゲート１３ｃ・ソース１３ｄ間に接続された接点ＭＯＳトランジスタ１３と、リレー駆動信号１４により選択的に発光制御される発光素子１２、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子１２ｂから成り、このフォトトランジスタ素子１２ｂの出力が、前記接点ＭＯＳトランジスタ１３のゲート１３ｃ・ソース１３ｄ間に接続された第２のフォトカプラ１２とから成り、この第２のフォトカプラ１２のオン、オフにより前記接点ＭＯＳトランジスタをオン、オフ制御することを特徴とするＭＯＳ半導体リレー。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体リレー、特に駆動側と接点側が電気的に絶縁されたＭＯＳ半導体リレーに関する。
【０００２】
【従来の技術】
従来のＭＯＳ半導体リレーの駆動は、図３に示すように、リレードライバ（リレー駆動信号）３１により駆動されるフォト起電力ダイオードカプラ３２と、このフォト起電力ダイオードカプラ３２の起電力が発生する出力に接続された接点ＭＯＳトランジスタ３３とにより構成される。
【０００３】
リレードライバ（リレー駆動信号）３１が、発光ダイオードを駆動して、その発光を受光したフォト起電力ダイオードカプラ３２のフォト起電力ダイオードが端子３２ａ、３２ｂに、起電力を発生する。
【０００４】
この起電力は、端子３２ａ、３２ｂに接続される接点ＭＯＳトランジスタ３３のゲート端子３３ａ及びソース端子３３ｂに印加されて、２つのドレイン端子３３ｃ、３３ｄ間が低インピーダンスの導通状態になり、この端子３３ｃ、３３ｄがクローズ状態のリレー接点と成る。
【０００５】
次に、リレードライバ３１への信号電圧が無くなれば、発光ダイオードは消灯して、フォト起電力ダイオードの起電力が消滅する。これにより、接点ＭＯＳトランジスタ３３は、高インピーダンスの非導通状態となり、端子３３ｃ、３３ｄはオープン状態のリレー接点と成る。
【０００６】
さらに、接点ＭＯＳトランジスタ３３が「オフ」となる時に、オフ時間を早めるために蓄積電荷を放電させる放電回路３４が、ゲート端子３３ａ及びソース端子３３ｂに接続される場合もある。
【０００７】
【発明が解決しようとする課題】
上に述べた構成の従来のＭＯＳ半導体リレーでは、リレーオン時間（リレーがオン状態に成るに要する時間：ターンオン時間、以降、Ｔｏｎ時間と呼ぶ）がフォト起電力ダイオードカプラ３２の起電力発生特性に依存し、その特性の現状は、５Ｖの発生に２００マイクロ秒から１ミリ秒を要し、必然的にＴｏｎ時間をそれ以上に高速化させることは困難である。
【０００８】
この起電力特性を見掛け上改善する方法として、複数個のフォト起電力ダイオードカプラを用いて、起電力特性の向上を図る駆動方式もあるが、コストとスペースの点で問題がある。
【０００９】
また、上述の従来のＭＯＳ半導体リレーは、フォト起電力ダイオードカプラ３２が起電力を発生していない状態（ＭＯＳ半導体リレーの接点「オフ」）では、接点ＭＯＳトランジスタ３３のゲート端子３３ａは高インピーダンスの状態になっている。
【００１０】
この高インピーダンスの状態では、外来ノイズなどにより、ゲート端子３３ａは異常充電され、蓄積された電荷で接点ＭＯＳトランジスタ３３が一時的なオン状態となる誤動作を生じる。この誤動作も、ＭＯＳ半導体リレーを使用する上で、大きな問題となっていた。
【００１１】
この発明は上記の問題点に鑑みてなされたもので、ターンオンの高速化と誤動作の無い安定なＭＯＳ半導体リレーを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のＭＯＳ半導体リレーは、電源端子間に接続された発光素子及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第１のフォトカプラと、この第１のフォトカプラの出力が、ゲート・ソース間に接続された接点ＭＯＳトランジスタと、リレー駆動信号により選択的に発光制御される発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子から成り、このフォトトランジスタ素子の出力が、前記接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラとから成り、この第２のフォトカプラのオン、オフにより前記接点ＭＯＳトランジスタをオン、オフ制御するものである。
【００１３】
さらに、本発明のＭＯＳ半導体リレーは、前記第２のフォトカプラを駆動するリレー駆動信号は、インバータ手段を介して接続されるものである。
【００１４】
また、本発明のＭＯＳ半導体リレーは、電源端子間に接続された発光素子及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第１のフォトカプラと、この第１のフォトカプラの出力が、ゲート・ソース間に接続された第１の接点ＭＯＳトランジスタと、リレー駆動信号が供給され、このリレー駆動信号が低い電圧のオン信号のときに非発光となり、高い電圧のオフ信号のときに発光となる発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子から成り、このフォトトランジスタ素子の出力が、前記第１の接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラとから成る第１のＭＯＳ半導体リレーと、電源端子間に接続された発光素子、及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第３のフォトカプラと、この第３のフォトカプラの出力が、ゲート・ソース間に接続された第２の接点ＭＯＳトランジスタと、リレー駆動信号が供給され、このリレー駆動信号が低い電圧のオン信号のときに発光し、高い電圧のオフ信号のときに非発光となる発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子の出力が、前記第２の接点ＭＯＳトランジスタのゲート・ソース間に接続された第４のフォトカプラとから成る第２のＭＯＳ半導体リレーとから成るものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面により詳細に説明する。
【００１６】
図１は、本発明の第１の実施形態を示す構成図である。
【００１７】
本発明のＭＯＳ半導体リレーは、図１に示すように、電源端子１０ａ、１０ｂに電源が接続された発光素子１１ａにより常時起電力を発生しているフォト起電力ダイオードカプラ１１と、このフォト起電力ダイオードカプラ１１の出力がゲート端子１３ｃ及びソース端子１３ｄに接続される接点ＭＯＳトランジスタ１３を備える。さらに、ＭＯＳ半導体リレー１０には、リレー駆動信号１４を逆論理で出力するインバータ１５と、このインバータ１５により内蔵する発光素子１２ａが駆動され、同じく内蔵するフォトトランジスタ１２ｂのコレクタ及びエミッタが、前述のフォト起電力ダイオードカプラ１１の出力に並列接続されるフォトトランジスタカプラ１２を有して構成される。
【００１８】
上述の構成による本実施形態の作用・動作を詳細に説明する。
【００１９】
電源端子１０ａ、１０ｂに電源が接続され、発光素子１１ａは常時発光し、フォト起電力ダイオードカプラ１１のフォト起電力ダイオード１１ｂは常時起電力を発生している。
【００２０】
リレー駆動信号１４の出力が高電位の「オフ信号」の場合には、逆論理のインバータ１５の出力がオン（低電位）となる。これによりフォトトランジスタカプラ１２の発光ダイオード１２ａに電流が流れて発光し、フォトトランジスタ１２ｂのコレクタ・エミッタ間が低抵抗の短絡状態となる。
【００２１】
これにより、フォトトランジスタ１２ｂのコレクタ及びエミッタが接続されるフォト起電力ダイオード１１ｂの起電力出力、及び接点ＭＯＳトランジスタ１３の入力端子のゲート１３ｃ・ソース１３ｄ間は短絡となる。したがって、接点ＭＯＳトランジスタ１３の出力端子（ドレイン）１３ａ、１３ｂ間は高抵抗となって、リレー接点１３ａ、１３ｂが非導通のオープン状態となる。
【００２２】
一方、リレー駆動信号１４の出力が低電位の「オン信号」の場合には、逆論理のインバータ１５の出力がオフ（高電位）となり、発光ダイオード１２ａには電流が流れず、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂのコレクタ・エミッタ間が高抵抗の開放状態となる。これにより、電源に接続されている発光素子１１ａの発光を受光するフォト起電力ダイオード１１ｂの起電力電圧出力が、接点ＭＯＳトランジスタ１３の入力端子のゲート１３ｃ・ソース１３ｄ間に印加され、その出力端子（ドレイン）１３ａ、１３ｂ間は低抵抗となり、リレー接点は導通のクローズ状態となる。
【００２３】
すなわち、リレー駆動信号１４の出力をインバータ１５により逆論理に変換して、フォトトランジスタカプラ１２の発光ダイオード１２ａを駆動する。この発光ダイオード１２ａの発光、消光により、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂが、常時起電力を発生しているフォト起電力ダイオード１１ｂの出力を短絡あるいは開放する。
【００２４】
この短絡あるいは開放により、ゲート１３ｃ・ソース１３ｄ間に印加される電圧がオフ・オンされて、接点ＭＯＳトランジスタ１３のリレー接点１３ａ、１３ｂが「非導通」、あるいは「導通」に切替えられる。
【００２５】
このリレー接点１３ａ、１３ｂの「非導通」から「導通」へ、または「導通」から「非導通」への移行は、フォトトランジスタ１２ｂのターンオフ或いはターンオン特性時間で行われるので、５マイクロ秒〜４０マイクロ秒と高速で作動する。
【００２６】
また、接点ＭＯＳトランジスタ１３の非導通の状態のときには、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂが低抵抗となり蓄積電荷を放電するので、従来技術の放電回路の作用も兼ねて、接点ＭＯＳトランジスタ１３のターンオフ時間も早くなる。
【００２７】
なお、上述の実施形態では、リレー駆動信号１４の出力が高電圧の「オフ信号」で、時々信号として低電圧の「オン信号」となるようなリレー駆動信号に対し、「オン信号」の時に接点ＭＯＳトランジスタ１３のリレー接点１３ａ、１３ｂがクローズ（導通）状態となるＡ接点（ノーマリーオープン接点）リレーについて説明した。
【００２８】
また、上述のインバータ１５を除去して、リレー駆動信号１４で直接フォトトランジスタカプラ１２の発光素子を駆動する回路構成では、リレー駆動信号１４の出力が低電圧の「オン信号」で、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂが短絡状態となり、高電圧の「オフ信号」で開放状態となる。したがって、このインバータ１５を除去した場合には、接点ＭＯＳトランジスタ１３のリレー接点１３ａ、１３ｂは、リレー駆動信号１４の入力の「オン信号」に対しオープン状態に、「オフ信号」に対しクローズ状態となる。
【００２９】
インバータ１５を除去した上述の回路構成では、いわゆるＢ接点（ノーマリークローズ接点）リレーの動作をするＭＯＳ半導体リレーとなる。
【００３０】
本実施形態では、発光素子を有するフォト起電力ダイオードカプラ１１が常時起電力を発生した状態で、接点ＭＯＳトランジスタ１３のオン、あるいはオフが、フォトトランジスタカプラ１２により制御される。したがって、一般的なフォトトランジスタカプラのスイッチング特性時間は、５マイクロ秒〜４０マイクロ秒と高速で作動するので、従来のフォト起電力ダイオードカプラの起電力のオン／オフによる場合のターンオン／ターンオフ特性時間の２００マイクロ秒〜１ミリ秒に比較して、数十倍高速のリレー接点駆動が可能となる。
【００３１】
本発明は、従来のＭＯＳ半導体リレーと比較して、数十倍高速のＭＯＳ半導体リレーを提供できる効果がある。
【００３２】
また、従来の駆動方式では、接点ＭＯＳトランジスタが非導通状態の場合には、そのゲート・ソース間が高インピーダンスとなり、外来ノイズに対し不安定であったが、本実施形態によれば、接点出力が非導通のときにも、接点ＭＯＳトランジスタ１３のゲート・ソース間は、受光しているフォトトランジスタのコレクタ・エミッタ間による低インピーダンスの短絡状態であり、ノイズマージンが高く、接点ＭＯＳトランジスタ１３の誤動作が無い安定したＭＯＳ半導体リレーを提供できる利点も有る。
【００３３】
図２は、本発明の第２の実施形態を示す構成図である。
【００３４】
本実施形態は、図２に示すように、上述の本発明のＭＯＳ半導体リレーによるＣ接点（トランスファ接点）リレーの実施形態であり、リレードライバ２４に接続される上述のＡ接点回路２１と、同じリレードライバ２４に接続される同じく上述のＢ接点回路２２とにより構成され、ノーマリーオープン接点端子２１ｄ、２１ｅ及びノーマリークローズ接点端子２２ｄ、２２ｅの両接点端子を備える。
【００３５】
Ａ接点回路２１は、発光素子が常時通電されて起電力を発生しているフォト起電力ダイオードカプラ２１ａと、リレー駆動信号２４を逆論理で出力するインバータ２３と、このインバータ２３の出力に接続され、前記起電力ダイオードカプラ２１ａの起電力出力にその出力を並列接続したフォトトランジスタカプラ２１ｂと、この並列接続された起電力出力を入力とする接点ＭＯＳトランジスタ２１ｃとからなる。接点ＭＯＳトランジスタ２１ｃの２つのドレインがノーマリーオープン接点（Ａ接点）端子２１ｄ、２１ｅとなる。
【００３６】
Ｂ接点回路２２は、同じく発光素子が常時通電されて起電力を発生しているフォト起電力ダイオードカプラ２２ａと、リレー駆動信号２４に直接接続されて、前記起電力ダイオードカプラ２２ａの起電力出力にその出力を並列接続したフォトトランジスタカプラ２２ｂと、この並列接続された起電力出力を入力とする接点ＭＯＳトランジスタ２２ｃとからなる。接点ＭＯＳトランジスタ２２ｃの２つのドレインがノーマリークローズ接点（Ｂ接点）端子２２ｄ、２２ｅとなる。
【００３７】
本実施形態の作用・動作は、Ａ接点回路２１の接点端子２１ｄ、２１ｅが、第１の実施形態において説明したように、リレー駆動信号（ドライバ）２４の出力信号と同相の接点出力（ノーマリーオープン接点出力）で動作する。
【００３８】
一方、Ｂ接点回路２２は、リレー駆動信号（ドライバ）２４にフォトカプラ２２ｂが直接接続されて、リレー駆動信号２４の出力が「オン」の場合に、フォト起電力ダイオードカプラ２２ａの起電力が短絡されて、接点ＭＯＳトランジスタ２２ｃの端子２２ｄ、２２ｅはオープン状態になる。また、リレー駆動信号２４の出力が「オフ」となれば、フォト起電力ダイオードカプラ２２ａの起電力が接点ＭＯＳトランジスタ２２ｃのゲート・ソース間に印加されて、端子２２ｄ、２２ｅはクローズ状態になる。したがって、Ｂ接点回路２２の接点端子２２ｄ、２２ｅは、リレー駆動信号（ドライバ）２４の入力に対し逆相の接点出力（ノーマリークロース接点出力）で動作する。
【００３９】
本実施形態では、Ａ接点回路２１の接点端子２１ｄ、２１ｅからノーマリーオープン接点作動を、Ｂ接点回路２２の接点端子２２ｄ、２２ｅからノーマリークローズ接点作動をそれぞれ得ることができるＣ接点（トランスファ接点）リレーとなる。
【００４０】
フォト起電力ダイオードカプラをリレー駆動信号で駆動する従来のＭＯＳ半導体リレーのターンオン／ターンオフの時間２００マイクロ秒〜１ミリ秒に比べて、本実施形態では、リレー駆動信号により駆動され、ターンオン／ターンオフの時間が５マイクロ秒〜４０マイクロ秒とで作動するフォトカプラ２１ｂ、２２ｂのフォトトランジスタより、フォト起電力ダイオードカプラ２１ａ、２２ａの常時発生している起電力を、短絡或いは開放する制御が行なわれて、高速作動が可能なＣ接点（トランスファ接点）のＭＯＳ半導体リレーとなる。
【００４１】
また、それぞれの接点が非導通状態（オープン状態）の時に、従来のＭＯＳ半導体リレーの駆動方式では不安定となるが、本実施形態ではそれぞれの接点ＭＯＳトランジスタのゲート・ソース間が、受光しているフォトトランジスタの低抵抗で短絡されて、安定なオープン状態を維持することができるＭＯＳ半導体リレーが実現できる。
【００４２】
【発明の効果】
以上、説明したように本発明によれば、常時起電力を発生する発光素子を有するフォト起電力ダイオードカプラの出力をターンオン／ターンオフ時間の短いフォトトランジスタカプラで制御して、リレー接点のターンオン／ターンオフを高速に行うＭＯＳ半導体リレーが提供できる。
【００４３】
また、ＭＯＳ半導体リレーがオープン状態の場合でも、リレー素子の接点ＭＯＳトランジスタのゲート・ソース間を低抵抗で短絡するので、誤動作の無い安定なＭＯＳ半導体リレーを提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の構成を示す図。
【図２】本発明の第２の実施形態の構成を示す図。
【図３】従来のＭＯＳ半導体リレーの構成を示す図。
【符号の説明】
１０・・・ＭＯＳ半導体リレー、
１０ａ、１０ｂ・・・電源端子、
１０ｃ・・・リレー駆動信号入力端子、
１１、２１ａ、２２ａ、３２・・・フォト起電力ダイオードカプラ、
１１ａ、１２ａ・・・発光素子、
１１ｂ・・・フォト起電力ダイオード、
１２、２１ｂ、２２ｂ・・・フォトトランジスタカプラ、
１２ｂ・・・フォトトランジス、
１３、２１ｃ、２２ｃ、３３・・・接点ＭＯＳトランジスタ、
１３ａ、１３ｂ、２１ｄ、２１ｅ、２２ｄ、２２ｅ、３３ｃ、３３ｄ・・・リレー接点端子（ドレイン）、
１３ｃ、３３ａ・・・ゲート端子、
１３ｄ、３３ｂ・・・ソース端子、
１４、２４、３１・・・リレー駆動信号（ドライバ）、
１５、２３・・・インバータ、
３２ａ、３２ｂ・・・フォト起電力ダイオードカプラ出力端子。
【発明の属する技術分野】
本発明は、半導体リレー、特に駆動側と接点側が電気的に絶縁されたＭＯＳ半導体リレーに関する。
【０００２】
【従来の技術】
従来のＭＯＳ半導体リレーの駆動は、図３に示すように、リレードライバ（リレー駆動信号）３１により駆動されるフォト起電力ダイオードカプラ３２と、このフォト起電力ダイオードカプラ３２の起電力が発生する出力に接続された接点ＭＯＳトランジスタ３３とにより構成される。
【０００３】
リレードライバ（リレー駆動信号）３１が、発光ダイオードを駆動して、その発光を受光したフォト起電力ダイオードカプラ３２のフォト起電力ダイオードが端子３２ａ、３２ｂに、起電力を発生する。
【０００４】
この起電力は、端子３２ａ、３２ｂに接続される接点ＭＯＳトランジスタ３３のゲート端子３３ａ及びソース端子３３ｂに印加されて、２つのドレイン端子３３ｃ、３３ｄ間が低インピーダンスの導通状態になり、この端子３３ｃ、３３ｄがクローズ状態のリレー接点と成る。
【０００５】
次に、リレードライバ３１への信号電圧が無くなれば、発光ダイオードは消灯して、フォト起電力ダイオードの起電力が消滅する。これにより、接点ＭＯＳトランジスタ３３は、高インピーダンスの非導通状態となり、端子３３ｃ、３３ｄはオープン状態のリレー接点と成る。
【０００６】
さらに、接点ＭＯＳトランジスタ３３が「オフ」となる時に、オフ時間を早めるために蓄積電荷を放電させる放電回路３４が、ゲート端子３３ａ及びソース端子３３ｂに接続される場合もある。
【０００７】
【発明が解決しようとする課題】
上に述べた構成の従来のＭＯＳ半導体リレーでは、リレーオン時間（リレーがオン状態に成るに要する時間：ターンオン時間、以降、Ｔｏｎ時間と呼ぶ）がフォト起電力ダイオードカプラ３２の起電力発生特性に依存し、その特性の現状は、５Ｖの発生に２００マイクロ秒から１ミリ秒を要し、必然的にＴｏｎ時間をそれ以上に高速化させることは困難である。
【０００８】
この起電力特性を見掛け上改善する方法として、複数個のフォト起電力ダイオードカプラを用いて、起電力特性の向上を図る駆動方式もあるが、コストとスペースの点で問題がある。
【０００９】
また、上述の従来のＭＯＳ半導体リレーは、フォト起電力ダイオードカプラ３２が起電力を発生していない状態（ＭＯＳ半導体リレーの接点「オフ」）では、接点ＭＯＳトランジスタ３３のゲート端子３３ａは高インピーダンスの状態になっている。
【００１０】
この高インピーダンスの状態では、外来ノイズなどにより、ゲート端子３３ａは異常充電され、蓄積された電荷で接点ＭＯＳトランジスタ３３が一時的なオン状態となる誤動作を生じる。この誤動作も、ＭＯＳ半導体リレーを使用する上で、大きな問題となっていた。
【００１１】
この発明は上記の問題点に鑑みてなされたもので、ターンオンの高速化と誤動作の無い安定なＭＯＳ半導体リレーを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のＭＯＳ半導体リレーは、電源端子間に接続された発光素子及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第１のフォトカプラと、この第１のフォトカプラの出力が、ゲート・ソース間に接続された接点ＭＯＳトランジスタと、リレー駆動信号により選択的に発光制御される発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子から成り、このフォトトランジスタ素子の出力が、前記接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラとから成り、この第２のフォトカプラのオン、オフにより前記接点ＭＯＳトランジスタをオン、オフ制御するものである。
【００１３】
さらに、本発明のＭＯＳ半導体リレーは、前記第２のフォトカプラを駆動するリレー駆動信号は、インバータ手段を介して接続されるものである。
【００１４】
また、本発明のＭＯＳ半導体リレーは、電源端子間に接続された発光素子及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第１のフォトカプラと、この第１のフォトカプラの出力が、ゲート・ソース間に接続された第１の接点ＭＯＳトランジスタと、リレー駆動信号が供給され、このリレー駆動信号が低い電圧のオン信号のときに非発光となり、高い電圧のオフ信号のときに発光となる発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子から成り、このフォトトランジスタ素子の出力が、前記第１の接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラとから成る第１のＭＯＳ半導体リレーと、電源端子間に接続された発光素子、及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第３のフォトカプラと、この第３のフォトカプラの出力が、ゲート・ソース間に接続された第２の接点ＭＯＳトランジスタと、リレー駆動信号が供給され、このリレー駆動信号が低い電圧のオン信号のときに発光し、高い電圧のオフ信号のときに非発光となる発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子の出力が、前記第２の接点ＭＯＳトランジスタのゲート・ソース間に接続された第４のフォトカプラとから成る第２のＭＯＳ半導体リレーとから成るものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面により詳細に説明する。
【００１６】
図１は、本発明の第１の実施形態を示す構成図である。
【００１７】
本発明のＭＯＳ半導体リレーは、図１に示すように、電源端子１０ａ、１０ｂに電源が接続された発光素子１１ａにより常時起電力を発生しているフォト起電力ダイオードカプラ１１と、このフォト起電力ダイオードカプラ１１の出力がゲート端子１３ｃ及びソース端子１３ｄに接続される接点ＭＯＳトランジスタ１３を備える。さらに、ＭＯＳ半導体リレー１０には、リレー駆動信号１４を逆論理で出力するインバータ１５と、このインバータ１５により内蔵する発光素子１２ａが駆動され、同じく内蔵するフォトトランジスタ１２ｂのコレクタ及びエミッタが、前述のフォト起電力ダイオードカプラ１１の出力に並列接続されるフォトトランジスタカプラ１２を有して構成される。
【００１８】
上述の構成による本実施形態の作用・動作を詳細に説明する。
【００１９】
電源端子１０ａ、１０ｂに電源が接続され、発光素子１１ａは常時発光し、フォト起電力ダイオードカプラ１１のフォト起電力ダイオード１１ｂは常時起電力を発生している。
【００２０】
リレー駆動信号１４の出力が高電位の「オフ信号」の場合には、逆論理のインバータ１５の出力がオン（低電位）となる。これによりフォトトランジスタカプラ１２の発光ダイオード１２ａに電流が流れて発光し、フォトトランジスタ１２ｂのコレクタ・エミッタ間が低抵抗の短絡状態となる。
【００２１】
これにより、フォトトランジスタ１２ｂのコレクタ及びエミッタが接続されるフォト起電力ダイオード１１ｂの起電力出力、及び接点ＭＯＳトランジスタ１３の入力端子のゲート１３ｃ・ソース１３ｄ間は短絡となる。したがって、接点ＭＯＳトランジスタ１３の出力端子（ドレイン）１３ａ、１３ｂ間は高抵抗となって、リレー接点１３ａ、１３ｂが非導通のオープン状態となる。
【００２２】
一方、リレー駆動信号１４の出力が低電位の「オン信号」の場合には、逆論理のインバータ１５の出力がオフ（高電位）となり、発光ダイオード１２ａには電流が流れず、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂのコレクタ・エミッタ間が高抵抗の開放状態となる。これにより、電源に接続されている発光素子１１ａの発光を受光するフォト起電力ダイオード１１ｂの起電力電圧出力が、接点ＭＯＳトランジスタ１３の入力端子のゲート１３ｃ・ソース１３ｄ間に印加され、その出力端子（ドレイン）１３ａ、１３ｂ間は低抵抗となり、リレー接点は導通のクローズ状態となる。
【００２３】
すなわち、リレー駆動信号１４の出力をインバータ１５により逆論理に変換して、フォトトランジスタカプラ１２の発光ダイオード１２ａを駆動する。この発光ダイオード１２ａの発光、消光により、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂが、常時起電力を発生しているフォト起電力ダイオード１１ｂの出力を短絡あるいは開放する。
【００２４】
この短絡あるいは開放により、ゲート１３ｃ・ソース１３ｄ間に印加される電圧がオフ・オンされて、接点ＭＯＳトランジスタ１３のリレー接点１３ａ、１３ｂが「非導通」、あるいは「導通」に切替えられる。
【００２５】
このリレー接点１３ａ、１３ｂの「非導通」から「導通」へ、または「導通」から「非導通」への移行は、フォトトランジスタ１２ｂのターンオフ或いはターンオン特性時間で行われるので、５マイクロ秒〜４０マイクロ秒と高速で作動する。
【００２６】
また、接点ＭＯＳトランジスタ１３の非導通の状態のときには、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂが低抵抗となり蓄積電荷を放電するので、従来技術の放電回路の作用も兼ねて、接点ＭＯＳトランジスタ１３のターンオフ時間も早くなる。
【００２７】
なお、上述の実施形態では、リレー駆動信号１４の出力が高電圧の「オフ信号」で、時々信号として低電圧の「オン信号」となるようなリレー駆動信号に対し、「オン信号」の時に接点ＭＯＳトランジスタ１３のリレー接点１３ａ、１３ｂがクローズ（導通）状態となるＡ接点（ノーマリーオープン接点）リレーについて説明した。
【００２８】
また、上述のインバータ１５を除去して、リレー駆動信号１４で直接フォトトランジスタカプラ１２の発光素子を駆動する回路構成では、リレー駆動信号１４の出力が低電圧の「オン信号」で、フォトトランジスタカプラ１２のフォトトランジスタ１２ｂが短絡状態となり、高電圧の「オフ信号」で開放状態となる。したがって、このインバータ１５を除去した場合には、接点ＭＯＳトランジスタ１３のリレー接点１３ａ、１３ｂは、リレー駆動信号１４の入力の「オン信号」に対しオープン状態に、「オフ信号」に対しクローズ状態となる。
【００２９】
インバータ１５を除去した上述の回路構成では、いわゆるＢ接点（ノーマリークローズ接点）リレーの動作をするＭＯＳ半導体リレーとなる。
【００３０】
本実施形態では、発光素子を有するフォト起電力ダイオードカプラ１１が常時起電力を発生した状態で、接点ＭＯＳトランジスタ１３のオン、あるいはオフが、フォトトランジスタカプラ１２により制御される。したがって、一般的なフォトトランジスタカプラのスイッチング特性時間は、５マイクロ秒〜４０マイクロ秒と高速で作動するので、従来のフォト起電力ダイオードカプラの起電力のオン／オフによる場合のターンオン／ターンオフ特性時間の２００マイクロ秒〜１ミリ秒に比較して、数十倍高速のリレー接点駆動が可能となる。
【００３１】
本発明は、従来のＭＯＳ半導体リレーと比較して、数十倍高速のＭＯＳ半導体リレーを提供できる効果がある。
【００３２】
また、従来の駆動方式では、接点ＭＯＳトランジスタが非導通状態の場合には、そのゲート・ソース間が高インピーダンスとなり、外来ノイズに対し不安定であったが、本実施形態によれば、接点出力が非導通のときにも、接点ＭＯＳトランジスタ１３のゲート・ソース間は、受光しているフォトトランジスタのコレクタ・エミッタ間による低インピーダンスの短絡状態であり、ノイズマージンが高く、接点ＭＯＳトランジスタ１３の誤動作が無い安定したＭＯＳ半導体リレーを提供できる利点も有る。
【００３３】
図２は、本発明の第２の実施形態を示す構成図である。
【００３４】
本実施形態は、図２に示すように、上述の本発明のＭＯＳ半導体リレーによるＣ接点（トランスファ接点）リレーの実施形態であり、リレードライバ２４に接続される上述のＡ接点回路２１と、同じリレードライバ２４に接続される同じく上述のＢ接点回路２２とにより構成され、ノーマリーオープン接点端子２１ｄ、２１ｅ及びノーマリークローズ接点端子２２ｄ、２２ｅの両接点端子を備える。
【００３５】
Ａ接点回路２１は、発光素子が常時通電されて起電力を発生しているフォト起電力ダイオードカプラ２１ａと、リレー駆動信号２４を逆論理で出力するインバータ２３と、このインバータ２３の出力に接続され、前記起電力ダイオードカプラ２１ａの起電力出力にその出力を並列接続したフォトトランジスタカプラ２１ｂと、この並列接続された起電力出力を入力とする接点ＭＯＳトランジスタ２１ｃとからなる。接点ＭＯＳトランジスタ２１ｃの２つのドレインがノーマリーオープン接点（Ａ接点）端子２１ｄ、２１ｅとなる。
【００３６】
Ｂ接点回路２２は、同じく発光素子が常時通電されて起電力を発生しているフォト起電力ダイオードカプラ２２ａと、リレー駆動信号２４に直接接続されて、前記起電力ダイオードカプラ２２ａの起電力出力にその出力を並列接続したフォトトランジスタカプラ２２ｂと、この並列接続された起電力出力を入力とする接点ＭＯＳトランジスタ２２ｃとからなる。接点ＭＯＳトランジスタ２２ｃの２つのドレインがノーマリークローズ接点（Ｂ接点）端子２２ｄ、２２ｅとなる。
【００３７】
本実施形態の作用・動作は、Ａ接点回路２１の接点端子２１ｄ、２１ｅが、第１の実施形態において説明したように、リレー駆動信号（ドライバ）２４の出力信号と同相の接点出力（ノーマリーオープン接点出力）で動作する。
【００３８】
一方、Ｂ接点回路２２は、リレー駆動信号（ドライバ）２４にフォトカプラ２２ｂが直接接続されて、リレー駆動信号２４の出力が「オン」の場合に、フォト起電力ダイオードカプラ２２ａの起電力が短絡されて、接点ＭＯＳトランジスタ２２ｃの端子２２ｄ、２２ｅはオープン状態になる。また、リレー駆動信号２４の出力が「オフ」となれば、フォト起電力ダイオードカプラ２２ａの起電力が接点ＭＯＳトランジスタ２２ｃのゲート・ソース間に印加されて、端子２２ｄ、２２ｅはクローズ状態になる。したがって、Ｂ接点回路２２の接点端子２２ｄ、２２ｅは、リレー駆動信号（ドライバ）２４の入力に対し逆相の接点出力（ノーマリークロース接点出力）で動作する。
【００３９】
本実施形態では、Ａ接点回路２１の接点端子２１ｄ、２１ｅからノーマリーオープン接点作動を、Ｂ接点回路２２の接点端子２２ｄ、２２ｅからノーマリークローズ接点作動をそれぞれ得ることができるＣ接点（トランスファ接点）リレーとなる。
【００４０】
フォト起電力ダイオードカプラをリレー駆動信号で駆動する従来のＭＯＳ半導体リレーのターンオン／ターンオフの時間２００マイクロ秒〜１ミリ秒に比べて、本実施形態では、リレー駆動信号により駆動され、ターンオン／ターンオフの時間が５マイクロ秒〜４０マイクロ秒とで作動するフォトカプラ２１ｂ、２２ｂのフォトトランジスタより、フォト起電力ダイオードカプラ２１ａ、２２ａの常時発生している起電力を、短絡或いは開放する制御が行なわれて、高速作動が可能なＣ接点（トランスファ接点）のＭＯＳ半導体リレーとなる。
【００４１】
また、それぞれの接点が非導通状態（オープン状態）の時に、従来のＭＯＳ半導体リレーの駆動方式では不安定となるが、本実施形態ではそれぞれの接点ＭＯＳトランジスタのゲート・ソース間が、受光しているフォトトランジスタの低抵抗で短絡されて、安定なオープン状態を維持することができるＭＯＳ半導体リレーが実現できる。
【００４２】
【発明の効果】
以上、説明したように本発明によれば、常時起電力を発生する発光素子を有するフォト起電力ダイオードカプラの出力をターンオン／ターンオフ時間の短いフォトトランジスタカプラで制御して、リレー接点のターンオン／ターンオフを高速に行うＭＯＳ半導体リレーが提供できる。
【００４３】
また、ＭＯＳ半導体リレーがオープン状態の場合でも、リレー素子の接点ＭＯＳトランジスタのゲート・ソース間を低抵抗で短絡するので、誤動作の無い安定なＭＯＳ半導体リレーを提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の構成を示す図。
【図２】本発明の第２の実施形態の構成を示す図。
【図３】従来のＭＯＳ半導体リレーの構成を示す図。
【符号の説明】
１０・・・ＭＯＳ半導体リレー、
１０ａ、１０ｂ・・・電源端子、
１０ｃ・・・リレー駆動信号入力端子、
１１、２１ａ、２２ａ、３２・・・フォト起電力ダイオードカプラ、
１１ａ、１２ａ・・・発光素子、
１１ｂ・・・フォト起電力ダイオード、
１２、２１ｂ、２２ｂ・・・フォトトランジスタカプラ、
１２ｂ・・・フォトトランジス、
１３、２１ｃ、２２ｃ、３３・・・接点ＭＯＳトランジスタ、
１３ａ、１３ｂ、２１ｄ、２１ｅ、２２ｄ、２２ｅ、３３ｃ、３３ｄ・・・リレー接点端子（ドレイン）、
１３ｃ、３３ａ・・・ゲート端子、
１３ｄ、３３ｂ・・・ソース端子、
１４、２４、３１・・・リレー駆動信号（ドライバ）、
１５、２３・・・インバータ、
３２ａ、３２ｂ・・・フォト起電力ダイオードカプラ出力端子。
Claims (3)
- 電源端子間に接続された発光素子及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第１のフォトカプラと、
この第１のフォトカプラの出力が、ゲート・ソース間に接続された接点ＭＯＳトランジスタと、
リレー駆動信号により選択的に発光制御される発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子から成り、このフォトトランジスタ素子の出力が、前記接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラとから成り、この第２のフォトカプラのオン、オフにより前記接点ＭＯＳトランジスタをオン、オフ制御することを特徴とするＭＯＳ半導体リレー。 - 前記第２のフォトカプラを駆動するリレー駆動信号は、インバータ手段を介して接続されることを特徴とする請求項１記載のＭＯＳ半導体リレー。
- 電源端子間に接続された発光素子及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第１のフォトカプラと、
この第１のフォトカプラの出力が、ゲート・ソース間に接続された第１の接点ＭＯＳトランジスタと、
リレー駆動信号が供給され、このリレー駆動信号が低い電圧のオン信号のときに非発光となり、高い電圧のオフ信号のときに発光となる発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子から成り、このフォトトランジスタ素子の出力が、前記第１の接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラとから成る第１のＭＯＳ半導体リレーと、
電源端子間に接続された発光素子、及びこの発光素子からの発光を受光して電圧を発生するフォトダイオード素子とから成る第３のフォトカプラと、
この第３のフォトカプラの出力が、ゲート・ソース間に接続された第２の接点ＭＯＳトランジスタと、
リレー駆動信号が供給され、このリレー駆動信号が低い電圧のオン信号のときに発光し、高い電圧のオフ信号のときに非発光となる発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子の出力が、前記第２の接点ＭＯＳトランジスタのゲート・ソース間に接続された第４のフォトカプラとから成る第２のＭＯＳ半導体リレーとから成ることを特徴とするＭＯＳ半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110060A JP2004319674A (ja) | 2003-04-15 | 2003-04-15 | Ｍｏｓ半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110060A JP2004319674A (ja) | 2003-04-15 | 2003-04-15 | Ｍｏｓ半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004319674A true JP2004319674A (ja) | 2004-11-11 |
Family
ID=33471018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110060A Pending JP2004319674A (ja) | 2003-04-15 | 2003-04-15 | Ｍｏｓ半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004319674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020103067A1 (zh) * | 2018-11-22 | 2020-05-28 | 深圳市大疆创新科技有限公司 | 开关电路以及充电设备的充电电路 |
| CN114101617A (zh) * | 2021-11-29 | 2022-03-01 | 广东韶钢松山股份有限公司 | 非接触式继电器和冶金连铸机 |
-
2003
- 2003-04-15 JP JP2003110060A patent/JP2004319674A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020103067A1 (zh) * | 2018-11-22 | 2020-05-28 | 深圳市大疆创新科技有限公司 | 开关电路以及充电设备的充电电路 |
| CN114101617A (zh) * | 2021-11-29 | 2022-03-01 | 广东韶钢松山股份有限公司 | 非接触式继电器和冶金连铸机 |
| CN114101617B (zh) * | 2021-11-29 | 2023-05-16 | 广东韶钢松山股份有限公司 | 非接触式继电器和冶金连铸机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745311A (en) | Solid-state relay | |
| US20050258890A1 (en) | Switching control circuit with reduced dead time | |
| JPH0322487A (ja) | トランスファー型ソリッドステートリレー | |
| JPH05122035A (ja) | 駆動電源内蔵型半導体装置 | |
| JP2004319674A (ja) | Ｍｏｓ半導体リレー | |
| JP3711124B2 (ja) | 光半導体リレー | |
| US4568838A (en) | Control circuit for a semiconductor element with a control electrode | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| US6175256B1 (en) | Control circuit | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JP3837372B2 (ja) | 半導体リレー | |
| JP2004320345A (ja) | Ｍｏｓ半導体リレー | |
| JP2694808B2 (ja) | ソリッドステートリレー | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JP4012646B2 (ja) | スイッチング回路 | |
| JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| JPH11215828A (ja) | 放電回路 | |
| JPH03206710A (ja) | 光駆動半導体装置 | |
| JPH06152363A (ja) | ゲートドライブ回路 | |
| JPH08298447A (ja) | 半導体リレー | |
| JP2004088886A (ja) | 半導体装置 | |
| JPH11136113A (ja) | 半導体リレー | |
| JP2002100970A (ja) | スイッチ回路 | |
| JPH08335866A (ja) | 半導体スイッチ | |
| JPH0998079A (ja) | 半導体リレー |