JP3543266B2 - 光結合装置及びそれを備えたソリッドステートリレー - Google Patents
光結合装置及びそれを備えたソリッドステートリレー Download PDFInfo
- Publication number
- JP3543266B2 JP3543266B2 JP2000267959A JP2000267959A JP3543266B2 JP 3543266 B2 JP3543266 B2 JP 3543266B2 JP 2000267959 A JP2000267959 A JP 2000267959A JP 2000267959 A JP2000267959 A JP 2000267959A JP 3543266 B2 JP3543266 B2 JP 3543266B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- optical coupling
- coupling device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子と受光素子が光学的に結合され一体化されて成る光結合装置及びその光結合装置を備えたソリッドステートリレーに関するものである。
【０００２】
【従来の技術】
従来のフォトトライアック型光結合装置を交流負荷制御用に用いた場合の回路構成を図９に示す。フォトトライアック型光結合装置１は、入力側に発光ダイオード１０３を有し、出力側に発光ダイオード１０３と光結合されたフォトトライアック２００を有している。
【０００３】
発光ダイオード１０３のアノードには、定電圧Ｖｃｃが供給されている。また、発光ダイオード１０３のカソードは抵抗１０１を介してｎｐｎ型トランジスタ１００のコレクタに接続されている。また、トランジスタ１００のエミッタは接地されている。これにより、トランジスタ１００のベースにＨｉｇｈレベルの電圧信号が送られトランジスタ１００がオン状態になると、発光ダイオード１０３に電流が流れ発光ダイオード１０３が発光する。一方、トランジスタ１００のベースにＬｏｗレベルの電圧信号が送られトランジスタ１００がオフ状態になると、発光ダイオード１０３に電流が流れないので発光ダイオード１０３は発光しない。
【０００４】
フォトトライアック２００の第１アノードはトライアック２０１のゲートに接続されており、フォトトライアック２００の第２アノードはトライアック２０１の第２アノードに接続されている。また、トライアック２０１の第１アノード−第２アノード間には、負荷２０２とＡＣ電源２０３とが直列接続されている。
【０００５】
次に、従来のフォトトライアック型光結合装置１の動作について説明する。トランジスタ１００のベースに送られる電圧信号がＬｏｗレベルのときは、発光ダイオード１０３は発光しないので、フォトトライアック２００はオフ状態であり、トライアック２０１もオフ状態であるから負荷２０２に電流は流れない。
【０００６】
トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルのときは、発光ダイオード１０３が発光し、フォトトライアック２００がオン状態になる。フォトトライアック２００がオン状態になると、フォトトライアック２００からトライアック２０１のゲートにトリガ電流が供給され、トライアック２０１もオン状態となり、負荷２０２に電流が流れる。トライアック２００がオン状態になると、ＡＣ電源２０３からフォトトライアック２００に供給される電流が保持電流以下になるので、フォトトライアック２００はオフ状態となる。
【０００７】
その後、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍になると、トライアック２０１に供給される電流も保持電流以下になるので、トライアック２０１もオフ状態となる。さらに、ＡＣ電源２０３の出力電圧がゼロクロスポイントを過ぎて極性が切り替わりフォトトライアック２００に供給される電圧が阻止電圧以上になると、再びフォトトライアック２００がオン状態になり、上述した動作を繰り返す。
【０００８】
さらに、トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルからＬｏｗレベルに変化させると、発光ダイオード１０３の発光が停止する。すると、ＡＣ電源２０３の出力電圧がゼロクロスポイントを過ぎて極性が切り替わりフォトトライアック２００に供給される電圧が阻止電圧以上になっても、フォトトライアック２００はオフ状態のままになる。
【０００９】
従って、トランジスタ１００のベースに送る電圧信号のレベルを制御することによって負荷２０２への通電を制御することができる。
【００１０】
【発明が解決しようとする課題】
上述したようにトライアック２０１は、発光ダイオード１０３が発光している間常時オン状態を保持しているわけではなく、ＡＣ電源２０３から出力されるＡＣ電圧の極性が切り替わるゼロクロスポイントの近傍では一時的にオフ状態となっている。そして、ＡＣ電源２０３の出力電圧がゼロクロスポイントを過ぎて極性が切り替わりフォトトライアック２００に供給される電圧が阻止電圧以上になると、再びフォトトライアック２００がオン状態になり、それに伴いトライアック２０１も再びオン状態になる。
【００１１】
このとき、フォトトライアック２００に印加される電圧、照射される光の強度がオン状態になる条件を満たしても、実際にオフ状態からオン状態に切り替わるまでには若干の時間の遅れがある。この若干の時間のおくれをターンオン時間という。
【００１２】
ＡＣ電源２０３から出力されるＡＣ電圧は時々刻々と変化するので、ＡＣ電源２０３から出力されるＡＣ電圧が零より大きくなり、フォトトライアック２００に供給される電圧が阻止電圧に達してからフォトトライアック２００がオン状態になり、それに伴いトライアック２０１がオン状態になるまでの間、トライアック２０１の両端電圧ＶTは増加し続ける。このため、ＡＣ電源２０３から出力されるＡＣ電圧の極性が切り替わるゼロクロスポイント時点毎に、トライアック２０１の両端電圧ＶTに雑音端子間電圧（以下、ＥＭＩノイズという）が現れる。
【００１３】
図９に示した従来のトライアック型光結合装置１を交流負荷制御用に用いた場合の各部の電圧波形または電流波形を図１１に示す。尚、図中の波形は、トランジスタ１００がオン状態のときのものである。
【００１４】
電源電圧ＥはＡＣ電源２０３が出力するＡＣ電圧波形を示している。また、トライアック電圧ＶＴはトライアック２０１の両端電圧波形を示しおり、前述したように電源電圧Ｅがゼロクロスポイントになる毎にＥＭＩノイズであるピーク電圧が存在するが、電源電圧Ｅのゼロクロスポイント近傍以外は一定値となる。また、入力電流ＩＦは発光ダイオード１０３に入力される電流波形を示しており、一定値となっている。
【００１５】
電源電圧Ｅがゼロクロスポイントになる毎に現れるトライアック電圧ＶＴのピーク電圧は、フォトトライアック２００のターンオン時間を短くすることで、小さくすることができる。
【００１６】
フォトトライアック２００のターンオン時間ｔｏｎと発光ダイオード１０３に入力される入力電流ＩＦとの間には、図１３に示すように入力電流ＩＦが大きいほどターンオン時間ｔｏｎは短くなる関係がある。尚、図１３は定電圧Ｖｃｃが６［Ｖ］、負荷２０２が１００［Ω］、温度が２５［℃］の条件での関係を示している。従って、入力電流ＩＦを大きくすることによって電源電圧Ｅがゼロクロスポイントになる毎に現れるトライアック電圧ＶＴのピーク電圧を小さくすることができる。
【００１７】
しかしながら、このように入力電流ＩＦを大きくすると発光ダイオード１０３の光出力の劣化が早くなる。従って、発光ダイオード１０３の光出力が減少し、フォトトライアック２００のターンオン時間が長くなり、その結果トライアック２０１のＥＭＩノイズが高くなる現象が比較的早期に起こってしまう。
【００１８】
また、この光出力の劣化に伴い、光結合装置１がオン状態になるのに必要な入力電流閾値ＩＦｔｈが大きくなるので、最悪の場合、入力電流閾値ＩＦｔｈが定電圧Ｖｃｃ、抵抗１０１の抵抗値などによって予め設定されている入力電流ＩＦの値を越えてしまい発光ダイオード１０３が発光しなくなることがある。さらに、入力電流ＩＦを大きくすることにより光結合装置を備える事務機器、家電製品等の各機器の消費電流が大きくなり、省エネルギー化を図るうえで不利になる。
【００１９】
尚、図１０に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくｐｎｐｎ接合によって構成されるフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続したサイリスタ型光結合装置２においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給することによって、上述したトライアック型光結合装置１を交流負荷制御に用いた場合と同様の効果を得ることができる。
【００２０】
本発明は、上記の問題点に鑑み、入力側に設けられた発光素子の寿命に悪影響を及ぼすことなく出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる光結合装置及びそれを備えたソリッドステートリレーを提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る光結合装置においては、第１の発光素子を入力側に、第１の発光素子と光結合された第１の受光素子を出力側に各々備え、前記出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段と、を備える構成としている。さらに、第１の受光素子は、フォトトライアックまたはフォトサイリスタとしてもよい。
【００２２】
また、前記入力電流制御手段は、前記ＡＣ電源の両端に接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍でないときに発光する第２の発光素子と、第２の発光素子と光結合されたフォトトランジスタと、該フォトトランジスタに直列接続される抵抗と、を備えるとともに、前記フォトトランジスタ及び前記抵抗を第１の発光素子に並列接続する構成としてもよい。
【００２３】
また、前記入力電流制御手段は、第１の発光素子に直列接続される抵抗と、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは前記抵抗を短絡させる接続切り替え手段と、を備える構成としてもよい。さらに、前記接続切り替え手段は、第１の受光素子に直列接続されて前記ＡＣ電源が供給する電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子と光結合されたフォトトランジスタと、を備えるとともに、前記フォトトランジスタのエミッタ及びコレクタが前記抵抗の両端に接続される構成としてもよい。
【００２４】
また、前記入力電流制御手段は、第１の受光素子に直列接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子からの光を受けると二つの出力端子が短絡状態になるフォトＩＣ素子と、該フォトＩＣ素子の前記二つの出力端子間に接続される抵抗と、を備えるとともに、前記抵抗は第１の発光素子に直列接続される構成としてもよい。
【００２５】
また、前記入力電流制御手段は、第１の受光素子に直列接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子から受ける光の強度が大きければ出力する電流を大きくするフォトＩＣ素子と、を備えるとともに、前記フォトＩＣ素子の出力端子は第１の発光素子に接続される構成としてもよい。
【００２６】
本発明に係るソリッドステートリレーにおいては、上記構成の光結合装置を備える構成とする。
【００２７】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。第一実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図１に示す。図９と同一部分については同一の符号を付し説明を省略する。
【００２８】
入力側では、フォトトランジスタ１０４のエミッタは発光ダイオード１０３のカソードと抵抗１０１との接続点に接続されており、フォトトランジスタ１０４のコレクタは抵抗１０２を介して発光ダイオード１０３のアノードに接続されている。また、出力側では、発光ダイオード２０５と発光ダイオード２０６を互いに逆方向に並列接続した発光回路２０９が、抵抗２０４を介してＡＣ電源２０３に接続されている。また、フォトトランジスタ１０４と発光回路２０９は光結合されている。さらに、発光ダイオード１０３と抵抗１０２との接続点には、入力端子を介して定電流源１０６が接続されている。
【００２９】
次に、第一実施形態の光結合装置の動作について説明する。フォトトライアック２００とトライアック２０１のオン・オフ状態は上述した従来の光結合装置と同様に、トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルのときは、フォトトライアック２００はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のときのみオン状態となり、トライアック２０１はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のとき以外はオン状態となっている。
【００３０】
トランジスタ１００のベースにＨｉｇｈレベルの電圧信号を入力し、トランジスタ１００をオン状態にすると、発光ダイオード１０３が発光する。このとき、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍でなければ発光回路２０９はフォトトランジスタ１０４に向けて光を発するので、フォトトランジスタ１０４はオン状態になり、定電流源から供給される電流は抵抗１０２側と発光ダイオード１０３側とに分割される。
【００３１】
一方、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍であれば発光回路２０９はフォトトランジスタ１０４に向けて光を発しないので、フォトトランジスタ１０４はオフ状態になり、定電流源から供給される電流は抵抗１０２側には流れず、発光ダイオード１０３側のみに流れる。
【００３２】
従って、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍であるときは、図１２に示すように発光ダイオード１０３に流れる入力電流ＩＦが通常より大きくなる。このため、フォトトライアック２００のターンオン時間が短くなり、トライアック２０１の両端電圧ＶＴのピーク電圧が小さくなる。また、ゼロクロスポイント近傍以外は入力電圧ＩＦが大きくならないので、発光ダイオード１０３の光劣化が早くなることもない。
【００３３】
尚、本実施形態では光結合装置３とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００３４】
また、図２に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第二実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第一実施形態の光結合装置と同様の効果が得られる。
【００３５】
尚、本実施形態では光結合装置４と、トライアック２０１及び整流回路２０８と、を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００３６】
第三実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図３に示す。図１と同一部分については同一の符号を付し説明を省略する。
【００３７】
入力側では、フォトトランジスタ１０４のエミッタ−コレクタ間に抵抗１０２が接続されている。また、フォトトランジスタ１０４のコレクタは発光ダイオード１０３のカソードに接続されており、フォトトランジスタ１０４のエミッタは抵抗１０１に接続されている。
【００３８】
また、出力側では、発光ダイオード２０５と発光ダイオード２０６を互いに逆方向に並列接続した発光回路２０９及び抵抗２０４が、フォトトライアック２００の第１アノードとトライアック２０１のゲートとの間に設けられている。
【００３９】
次に、第三実施形態の光結合装置の動作について説明する。フォトトライアック２００とトライアック２０１のオン・オフ状態は上述した従来の光結合装置と同様に、トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルであれば、フォトトライアック２００はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のときのみオン状態となり、トライアック２０１はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のとき以外はオン状態となっている。
【００４０】
さらに、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のときにおけるフォトトライアック２００に流れる電流ＩＴ０とトライアック２０１に流れる電流ＩＴ１について図１４を参照して説明する。
【００４１】
区間Ｔ１では、フォトトライアック２００がオフ状態なので電流ＩＴ０は零であり、トライアック２０１がオン状態なのでトライアック２０１に流れる電流ＩＴ１はＡＣ電源２０３が出力する電源電圧Ｅに比例している。トライアック２０１に流れる電流ＩＴ１がトライアック２０１の保持電流以下になるｔ１時点に達すると、トライアック２０１はオフ状態になり、トライアック２０１に流れる電流ＩＴ１は零になる。トライアック２０１がオフ状態になることによって、フォトトライアック２００に電流が流れることになる。しかしながら、この電流はフォトトライアック２００の阻止電流以下であるので、フォトトライアック２００は発光ダイオード１０３から光を受けているがオフ状態のままである。
【００４２】
区間Ｔ２では、フォトトライアック２００、トライアック２０１ともにオフ状態であるが、フォトトライアック２００に流れる電流ＩＴ０は電源電圧Ｅに比例し、トライアック２０１に流れる電流ＩＴ１は零になる。また、フォトトライアック２００から発光回路２０９に電流ＩＴ０が流れるので、発光回路２０９は光を発する。その光受けてフォトトランジスタ１０４がオン状態になる。フォトトランジスタ１０４がオン状態になると、抵抗１０２を短絡する経路ができるので、発光ダイオード１０３を流れる入力電流ＩＦはフォトトランジスタ１０４がオフ状態のときと比べて大きくなる。
【００４３】
フォトトライアック２００に流れる電流ＩＴ０がフォトトライアック２００の阻止電流に達したｔ２時点で、フォトトライアック２００はターンオンしてオン状態になり、フォトトライアック２００に流れる電流ＩＴ０が増加する。フォトトライアック２００に流れる電流ＩＴ０はトライアック２０１のゲートに供給されており、フォトトライアック２００がターンオンすることでフォトトライアックに流れる電流ＩＴ０の値がトライアック２０１のゲートトリガ電流以上になるので、トライアック２０１はオン状態になる。これに伴い、フォトトライアック２００に流れる電流ＩＴ０が零になりフォトトライアック２００はオフ状態になる。
【００４４】
フォトトライアック２００がターンオンするｔ２時点では入力電流ＩＦが通常より大きくなっているので、フォトトライアック２００のターンオン時間が短くなる。これにより、ＥＭＩノイズを小さくすることができる。従って、各部の電圧波形または電流波形は、第一実施形態と同様に図１２のようになる。
【００４５】
尚、本実施形態では光結合装置５とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００４６】
また、図４に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第四実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第三実施形態の光結合装置と同様の効果が得られる。
【００４７】
尚、この場合発光回路２９は第三実施形態と同様でもよいが、フォトサイリスタから供給される電流の方向は常に一定であるため、サイリスタ２０７のカソードにアノードが接続される発光ダイオード２０５のみにしてもよい。また、本実施形態では光結合装置６とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００４８】
第五実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図５に示す。図３と同一部分については同一の符号を付し説明を省略する。
【００４９】
入力側では、発光ダイオード１０３のカソードは抵抗１０１に接続され、抵抗１０１は抵抗１０２に直列接続され、抵抗１０２の抵抗１０１と接続されていない側はトランジスタ１００のコレクタに接続されている。
【００５０】
また、フォトＩＣ素子１０５は発光ダイオード１０３のアノード及びトランジスタ１００のコレクタに接続されており、トランジスタ１００がオン状態のときは定電圧Ｖｃｃを得る。さらに、フォトＩＣ素子１０５は抵抗１０１と抵抗１０２との接続点に接続されている。フォトＩＣ素子１０５は光を受けると抵抗１０２の両端に接続されている二つの端子間を短絡するように動作する。
【００５１】
このような構成にすると、フォトＩＣ素子１０５が発光回路２０９から光を受けていないときは、発光ダイオード１０３を流れる入力電流ＩＦは抵抗１０２、抵抗１０１、トランジスタ１００を流れる。一方、フォトＩＣ素子１０５が発光回路２０９から光を受けると、フォトＩＣ素子１０５が動作し抵抗１０２を短絡する経路ができるので、発光ダイオードを流れる入力電流ＩＦは抵抗１０１、トランジスタ１００を流れる。従って、フォトＩＣ素子１０５が発光回路２０９から光を受けたときのみ、発光ダイオード１０３を流れる入力電流ＩＦが大きくなる。
【００５２】
これにより、本実施形態の光結合装置においても、第三実施形態の光結合装置と同様の効果を得ることができる。尚、本実施形態では光結合装置７とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５３】
また、図６に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第六実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第五実施形態の光結合装置と同様の効果が得られる。
【００５４】
尚、この場合発光回路２９は第五実施形態と同様でもよいが、フォトサイリスタから供給される電流の方向は常に一定であるため、サイリスタ２０７のカソードにアノードが接続される発光ダイオード２０５のみにしてもよい。また、本実施形態では光結合装置８とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５５】
第七実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図７に示す。図５と同一部分については同一の符号を付し説明を省略する。
【００５６】
入力側においては、フォトＩＣ素子１０５は、発光ダイオード１０３のアノードと、トランジスタ１００のコレクタに接続されており、トランジスタ１００がオン状態のときは定電圧Ｖｃｃを得る。また、フォトＩＣ素子１０５の出力端子は発光ダイオード１０３のカソードに接続されている。フォトＩＣ素子１０５は光を受けると出力する電流値を大きくするように動作する。
【００５７】
このような構成にすると、フォトＩＣ素子１０５が発光回路２０９から光を受けると、フォトＩＣ素子１０５が動作し発光ダイオード１０３を流れる入力電流ＩＦが大きくなる。
【００５８】
これにより、本実施形態の光結合装置においても、第三及び第五実施形態の光結合装置と同様の効果を得ることができる。尚、本実施形態では光結合装置９とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５９】
また、図９に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第六実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第七実施形態の光結合装置と同様の効果が得られる。
【００６０】
尚、この場合発光回路２９は第七実施形態と同様でもよいが、フォトサイリスタから供給される電流の方向は常に一定であるため、サイリスタ２０７のカソードにアノードが接続される発光ダイオード２０５のみにしてもよい。また、本実施形態では光結合装置１０とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００６１】
【発明の効果】
本発明によると、出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間（ゼロクロス近傍）であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段を備えているので、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみ第１の発光素子が発する光の強度が大きくなる。これにより、第１の受光素子のターンオン時間が短くなり、出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる。また、第１の発光素子の光出力の劣化が早まることがない。さらに、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍でないときに第１の発光素子が発する光の強度を小さく設定することができるので、第１の発光素子での消費電流を低減し省エネルギ化を図ることができる。
【００６２】
また、本発明によると、第１の受光素子はフォトトライアックまたはフォトサイリスタであるので、出力側に接続される半導体制御整流素子がオン状態になると第１の受光素子には電流が流れなくなる。これにより、入力電流制御手段を多様な形態にすることができる。
【００６３】
また、本発明によると、ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみオフ状態になるフォトトランジスタ及び抵抗を第１の発光素子に並列接続しているので、光結合装置の入力側を定電流源に接続すると、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみ第１の発光素子に流れる電流が大きくなる。これにより、第１の受光素子のターンオン時間が短くなり、出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる。また、第１の発光素子の光出力の劣化が早まることがない。さらに、前記フォトトランジスタがオフ状態のときの方がオン状態のときに比べて光結合装置の入力側での消費電力が少ないので、省エネルギー化を図ることができる。
【００６４】
また、本発明によると、入力電流制御手段は第１の発光素子に直列接続される抵抗と、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは前記抵抗を短絡させる接続切り替え手段と、を備えているので、光結合装置の入力側を定電圧源に接続すると、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみ第１の発光素子に流れる電流が大きくなる。これにより、第１の受光素子のターンオン時間が短くなり、出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる。また、第１の発光素子の光出力の劣化が早まることがない。さらに、前記フォトトランジスタがオフ状態のときの方がオン状態のときに比べて光結合装置の入力側での消費電流が少ないので、省エネルギー化を図ることができる。
【００６５】
また、本発明によると、前記接続切り替え手段は、第１の受光素子に直列接続されて前記ＡＣ電源が供給する電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子を備えているので、光結合装置の出力側端子の数を従来の光結合装置と同数にすることができる。これにより、出力側の接続コネクタの小型化・低コスト化を図ることができる。
【００６６】
また、本発明によると、入力電流制御手段は、入力側にフォトＩＣ素子を備えているので、フォトトランジスタを用いる構成に比べて小型化を図ることができる。
【００６７】
また、本発明によると、受光する光の強度に応じてフォトＩＣ素子が出力電流値を可変するので、前記フォトＩＣ素子の出力端子に抵抗を接続する必要がなくなる。これにより、より一層小型化を図ることができる。
【００６８】
また、本発明によると、ソリッドステートリレーは入力電流制御手段を有する光結合装置を備えているので、ＥＭＩノイズを低減することができる。また、光結合装置と半導体制御整流素子を一体化しているので、小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図２】本発明の第二実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図３】本発明の第三実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図４】本発明の第四実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図５】本発明の第五実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図６】本発明の第六実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図７】本発明の第七実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図８】本発明の第八実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図９】従来のフォトトライアック型光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図１０】従来のフォトサイリスタ型光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図１１】従来の光結合装置を交流負荷制御用に用いた場合の各部の電圧波形または電流波形を示した図である。
【図１２】本発明の光結合装置を交流負荷制御用に用いた場合の各部の電圧波形または電流波形を示した図である。
【図１３】フォトトライアックのターンオン時間と発光ダイオードの入力電流との関係を示した図である。
【図１４】第三実施形態におけるフォトトライアックとトライアックに流れる電流波形を示した図である。
【符号の説明】
１、２ 従来の光結合装置
３〜１０ 本発明の光結合装置
１０１、１０２ 抵抗
１０３ 発光ダイオード
１０４ フォトダイオード
１０５ フォトＩＣ素子
２００ フォトトライアック
２０１ トライアック
２０２ 負荷
２０３ ＡＣ電源
２０４ 抵抗
２０５、２０６ 発光ダイオード
２０７ フォトサイリスタ
２０８ 整流回路
２０９ 発光回路
【発明の属する技術分野】
本発明は、発光素子と受光素子が光学的に結合され一体化されて成る光結合装置及びその光結合装置を備えたソリッドステートリレーに関するものである。
【０００２】
【従来の技術】
従来のフォトトライアック型光結合装置を交流負荷制御用に用いた場合の回路構成を図９に示す。フォトトライアック型光結合装置１は、入力側に発光ダイオード１０３を有し、出力側に発光ダイオード１０３と光結合されたフォトトライアック２００を有している。
【０００３】
発光ダイオード１０３のアノードには、定電圧Ｖｃｃが供給されている。また、発光ダイオード１０３のカソードは抵抗１０１を介してｎｐｎ型トランジスタ１００のコレクタに接続されている。また、トランジスタ１００のエミッタは接地されている。これにより、トランジスタ１００のベースにＨｉｇｈレベルの電圧信号が送られトランジスタ１００がオン状態になると、発光ダイオード１０３に電流が流れ発光ダイオード１０３が発光する。一方、トランジスタ１００のベースにＬｏｗレベルの電圧信号が送られトランジスタ１００がオフ状態になると、発光ダイオード１０３に電流が流れないので発光ダイオード１０３は発光しない。
【０００４】
フォトトライアック２００の第１アノードはトライアック２０１のゲートに接続されており、フォトトライアック２００の第２アノードはトライアック２０１の第２アノードに接続されている。また、トライアック２０１の第１アノード−第２アノード間には、負荷２０２とＡＣ電源２０３とが直列接続されている。
【０００５】
次に、従来のフォトトライアック型光結合装置１の動作について説明する。トランジスタ１００のベースに送られる電圧信号がＬｏｗレベルのときは、発光ダイオード１０３は発光しないので、フォトトライアック２００はオフ状態であり、トライアック２０１もオフ状態であるから負荷２０２に電流は流れない。
【０００６】
トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルのときは、発光ダイオード１０３が発光し、フォトトライアック２００がオン状態になる。フォトトライアック２００がオン状態になると、フォトトライアック２００からトライアック２０１のゲートにトリガ電流が供給され、トライアック２０１もオン状態となり、負荷２０２に電流が流れる。トライアック２００がオン状態になると、ＡＣ電源２０３からフォトトライアック２００に供給される電流が保持電流以下になるので、フォトトライアック２００はオフ状態となる。
【０００７】
その後、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍になると、トライアック２０１に供給される電流も保持電流以下になるので、トライアック２０１もオフ状態となる。さらに、ＡＣ電源２０３の出力電圧がゼロクロスポイントを過ぎて極性が切り替わりフォトトライアック２００に供給される電圧が阻止電圧以上になると、再びフォトトライアック２００がオン状態になり、上述した動作を繰り返す。
【０００８】
さらに、トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルからＬｏｗレベルに変化させると、発光ダイオード１０３の発光が停止する。すると、ＡＣ電源２０３の出力電圧がゼロクロスポイントを過ぎて極性が切り替わりフォトトライアック２００に供給される電圧が阻止電圧以上になっても、フォトトライアック２００はオフ状態のままになる。
【０００９】
従って、トランジスタ１００のベースに送る電圧信号のレベルを制御することによって負荷２０２への通電を制御することができる。
【００１０】
【発明が解決しようとする課題】
上述したようにトライアック２０１は、発光ダイオード１０３が発光している間常時オン状態を保持しているわけではなく、ＡＣ電源２０３から出力されるＡＣ電圧の極性が切り替わるゼロクロスポイントの近傍では一時的にオフ状態となっている。そして、ＡＣ電源２０３の出力電圧がゼロクロスポイントを過ぎて極性が切り替わりフォトトライアック２００に供給される電圧が阻止電圧以上になると、再びフォトトライアック２００がオン状態になり、それに伴いトライアック２０１も再びオン状態になる。
【００１１】
このとき、フォトトライアック２００に印加される電圧、照射される光の強度がオン状態になる条件を満たしても、実際にオフ状態からオン状態に切り替わるまでには若干の時間の遅れがある。この若干の時間のおくれをターンオン時間という。
【００１２】
ＡＣ電源２０３から出力されるＡＣ電圧は時々刻々と変化するので、ＡＣ電源２０３から出力されるＡＣ電圧が零より大きくなり、フォトトライアック２００に供給される電圧が阻止電圧に達してからフォトトライアック２００がオン状態になり、それに伴いトライアック２０１がオン状態になるまでの間、トライアック２０１の両端電圧ＶTは増加し続ける。このため、ＡＣ電源２０３から出力されるＡＣ電圧の極性が切り替わるゼロクロスポイント時点毎に、トライアック２０１の両端電圧ＶTに雑音端子間電圧（以下、ＥＭＩノイズという）が現れる。
【００１３】
図９に示した従来のトライアック型光結合装置１を交流負荷制御用に用いた場合の各部の電圧波形または電流波形を図１１に示す。尚、図中の波形は、トランジスタ１００がオン状態のときのものである。
【００１４】
電源電圧ＥはＡＣ電源２０３が出力するＡＣ電圧波形を示している。また、トライアック電圧ＶＴはトライアック２０１の両端電圧波形を示しおり、前述したように電源電圧Ｅがゼロクロスポイントになる毎にＥＭＩノイズであるピーク電圧が存在するが、電源電圧Ｅのゼロクロスポイント近傍以外は一定値となる。また、入力電流ＩＦは発光ダイオード１０３に入力される電流波形を示しており、一定値となっている。
【００１５】
電源電圧Ｅがゼロクロスポイントになる毎に現れるトライアック電圧ＶＴのピーク電圧は、フォトトライアック２００のターンオン時間を短くすることで、小さくすることができる。
【００１６】
フォトトライアック２００のターンオン時間ｔｏｎと発光ダイオード１０３に入力される入力電流ＩＦとの間には、図１３に示すように入力電流ＩＦが大きいほどターンオン時間ｔｏｎは短くなる関係がある。尚、図１３は定電圧Ｖｃｃが６［Ｖ］、負荷２０２が１００［Ω］、温度が２５［℃］の条件での関係を示している。従って、入力電流ＩＦを大きくすることによって電源電圧Ｅがゼロクロスポイントになる毎に現れるトライアック電圧ＶＴのピーク電圧を小さくすることができる。
【００１７】
しかしながら、このように入力電流ＩＦを大きくすると発光ダイオード１０３の光出力の劣化が早くなる。従って、発光ダイオード１０３の光出力が減少し、フォトトライアック２００のターンオン時間が長くなり、その結果トライアック２０１のＥＭＩノイズが高くなる現象が比較的早期に起こってしまう。
【００１８】
また、この光出力の劣化に伴い、光結合装置１がオン状態になるのに必要な入力電流閾値ＩＦｔｈが大きくなるので、最悪の場合、入力電流閾値ＩＦｔｈが定電圧Ｖｃｃ、抵抗１０１の抵抗値などによって予め設定されている入力電流ＩＦの値を越えてしまい発光ダイオード１０３が発光しなくなることがある。さらに、入力電流ＩＦを大きくすることにより光結合装置を備える事務機器、家電製品等の各機器の消費電流が大きくなり、省エネルギー化を図るうえで不利になる。
【００１９】
尚、図１０に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくｐｎｐｎ接合によって構成されるフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続したサイリスタ型光結合装置２においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給することによって、上述したトライアック型光結合装置１を交流負荷制御に用いた場合と同様の効果を得ることができる。
【００２０】
本発明は、上記の問題点に鑑み、入力側に設けられた発光素子の寿命に悪影響を及ぼすことなく出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる光結合装置及びそれを備えたソリッドステートリレーを提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る光結合装置においては、第１の発光素子を入力側に、第１の発光素子と光結合された第１の受光素子を出力側に各々備え、前記出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段と、を備える構成としている。さらに、第１の受光素子は、フォトトライアックまたはフォトサイリスタとしてもよい。
【００２２】
また、前記入力電流制御手段は、前記ＡＣ電源の両端に接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍でないときに発光する第２の発光素子と、第２の発光素子と光結合されたフォトトランジスタと、該フォトトランジスタに直列接続される抵抗と、を備えるとともに、前記フォトトランジスタ及び前記抵抗を第１の発光素子に並列接続する構成としてもよい。
【００２３】
また、前記入力電流制御手段は、第１の発光素子に直列接続される抵抗と、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは前記抵抗を短絡させる接続切り替え手段と、を備える構成としてもよい。さらに、前記接続切り替え手段は、第１の受光素子に直列接続されて前記ＡＣ電源が供給する電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子と光結合されたフォトトランジスタと、を備えるとともに、前記フォトトランジスタのエミッタ及びコレクタが前記抵抗の両端に接続される構成としてもよい。
【００２４】
また、前記入力電流制御手段は、第１の受光素子に直列接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子からの光を受けると二つの出力端子が短絡状態になるフォトＩＣ素子と、該フォトＩＣ素子の前記二つの出力端子間に接続される抵抗と、を備えるとともに、前記抵抗は第１の発光素子に直列接続される構成としてもよい。
【００２５】
また、前記入力電流制御手段は、第１の受光素子に直列接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子から受ける光の強度が大きければ出力する電流を大きくするフォトＩＣ素子と、を備えるとともに、前記フォトＩＣ素子の出力端子は第１の発光素子に接続される構成としてもよい。
【００２６】
本発明に係るソリッドステートリレーにおいては、上記構成の光結合装置を備える構成とする。
【００２７】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。第一実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図１に示す。図９と同一部分については同一の符号を付し説明を省略する。
【００２８】
入力側では、フォトトランジスタ１０４のエミッタは発光ダイオード１０３のカソードと抵抗１０１との接続点に接続されており、フォトトランジスタ１０４のコレクタは抵抗１０２を介して発光ダイオード１０３のアノードに接続されている。また、出力側では、発光ダイオード２０５と発光ダイオード２０６を互いに逆方向に並列接続した発光回路２０９が、抵抗２０４を介してＡＣ電源２０３に接続されている。また、フォトトランジスタ１０４と発光回路２０９は光結合されている。さらに、発光ダイオード１０３と抵抗１０２との接続点には、入力端子を介して定電流源１０６が接続されている。
【００２９】
次に、第一実施形態の光結合装置の動作について説明する。フォトトライアック２００とトライアック２０１のオン・オフ状態は上述した従来の光結合装置と同様に、トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルのときは、フォトトライアック２００はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のときのみオン状態となり、トライアック２０１はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のとき以外はオン状態となっている。
【００３０】
トランジスタ１００のベースにＨｉｇｈレベルの電圧信号を入力し、トランジスタ１００をオン状態にすると、発光ダイオード１０３が発光する。このとき、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍でなければ発光回路２０９はフォトトランジスタ１０４に向けて光を発するので、フォトトランジスタ１０４はオン状態になり、定電流源から供給される電流は抵抗１０２側と発光ダイオード１０３側とに分割される。
【００３１】
一方、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍であれば発光回路２０９はフォトトランジスタ１０４に向けて光を発しないので、フォトトランジスタ１０４はオフ状態になり、定電流源から供給される電流は抵抗１０２側には流れず、発光ダイオード１０３側のみに流れる。
【００３２】
従って、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍であるときは、図１２に示すように発光ダイオード１０３に流れる入力電流ＩＦが通常より大きくなる。このため、フォトトライアック２００のターンオン時間が短くなり、トライアック２０１の両端電圧ＶＴのピーク電圧が小さくなる。また、ゼロクロスポイント近傍以外は入力電圧ＩＦが大きくならないので、発光ダイオード１０３の光劣化が早くなることもない。
【００３３】
尚、本実施形態では光結合装置３とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００３４】
また、図２に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第二実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第一実施形態の光結合装置と同様の効果が得られる。
【００３５】
尚、本実施形態では光結合装置４と、トライアック２０１及び整流回路２０８と、を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００３６】
第三実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図３に示す。図１と同一部分については同一の符号を付し説明を省略する。
【００３７】
入力側では、フォトトランジスタ１０４のエミッタ−コレクタ間に抵抗１０２が接続されている。また、フォトトランジスタ１０４のコレクタは発光ダイオード１０３のカソードに接続されており、フォトトランジスタ１０４のエミッタは抵抗１０１に接続されている。
【００３８】
また、出力側では、発光ダイオード２０５と発光ダイオード２０６を互いに逆方向に並列接続した発光回路２０９及び抵抗２０４が、フォトトライアック２００の第１アノードとトライアック２０１のゲートとの間に設けられている。
【００３９】
次に、第三実施形態の光結合装置の動作について説明する。フォトトライアック２００とトライアック２０１のオン・オフ状態は上述した従来の光結合装置と同様に、トランジスタ１００のベースに送られる電圧信号がＨｉｇｈレベルであれば、フォトトライアック２００はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のときのみオン状態となり、トライアック２０１はＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のとき以外はオン状態となっている。
【００４０】
さらに、ＡＣ電源２０３の出力電圧がゼロクロスポイント近傍のときにおけるフォトトライアック２００に流れる電流ＩＴ０とトライアック２０１に流れる電流ＩＴ１について図１４を参照して説明する。
【００４１】
区間Ｔ１では、フォトトライアック２００がオフ状態なので電流ＩＴ０は零であり、トライアック２０１がオン状態なのでトライアック２０１に流れる電流ＩＴ１はＡＣ電源２０３が出力する電源電圧Ｅに比例している。トライアック２０１に流れる電流ＩＴ１がトライアック２０１の保持電流以下になるｔ１時点に達すると、トライアック２０１はオフ状態になり、トライアック２０１に流れる電流ＩＴ１は零になる。トライアック２０１がオフ状態になることによって、フォトトライアック２００に電流が流れることになる。しかしながら、この電流はフォトトライアック２００の阻止電流以下であるので、フォトトライアック２００は発光ダイオード１０３から光を受けているがオフ状態のままである。
【００４２】
区間Ｔ２では、フォトトライアック２００、トライアック２０１ともにオフ状態であるが、フォトトライアック２００に流れる電流ＩＴ０は電源電圧Ｅに比例し、トライアック２０１に流れる電流ＩＴ１は零になる。また、フォトトライアック２００から発光回路２０９に電流ＩＴ０が流れるので、発光回路２０９は光を発する。その光受けてフォトトランジスタ１０４がオン状態になる。フォトトランジスタ１０４がオン状態になると、抵抗１０２を短絡する経路ができるので、発光ダイオード１０３を流れる入力電流ＩＦはフォトトランジスタ１０４がオフ状態のときと比べて大きくなる。
【００４３】
フォトトライアック２００に流れる電流ＩＴ０がフォトトライアック２００の阻止電流に達したｔ２時点で、フォトトライアック２００はターンオンしてオン状態になり、フォトトライアック２００に流れる電流ＩＴ０が増加する。フォトトライアック２００に流れる電流ＩＴ０はトライアック２０１のゲートに供給されており、フォトトライアック２００がターンオンすることでフォトトライアックに流れる電流ＩＴ０の値がトライアック２０１のゲートトリガ電流以上になるので、トライアック２０１はオン状態になる。これに伴い、フォトトライアック２００に流れる電流ＩＴ０が零になりフォトトライアック２００はオフ状態になる。
【００４４】
フォトトライアック２００がターンオンするｔ２時点では入力電流ＩＦが通常より大きくなっているので、フォトトライアック２００のターンオン時間が短くなる。これにより、ＥＭＩノイズを小さくすることができる。従って、各部の電圧波形または電流波形は、第一実施形態と同様に図１２のようになる。
【００４５】
尚、本実施形態では光結合装置５とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００４６】
また、図４に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第四実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第三実施形態の光結合装置と同様の効果が得られる。
【００４７】
尚、この場合発光回路２９は第三実施形態と同様でもよいが、フォトサイリスタから供給される電流の方向は常に一定であるため、サイリスタ２０７のカソードにアノードが接続される発光ダイオード２０５のみにしてもよい。また、本実施形態では光結合装置６とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００４８】
第五実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図５に示す。図３と同一部分については同一の符号を付し説明を省略する。
【００４９】
入力側では、発光ダイオード１０３のカソードは抵抗１０１に接続され、抵抗１０１は抵抗１０２に直列接続され、抵抗１０２の抵抗１０１と接続されていない側はトランジスタ１００のコレクタに接続されている。
【００５０】
また、フォトＩＣ素子１０５は発光ダイオード１０３のアノード及びトランジスタ１００のコレクタに接続されており、トランジスタ１００がオン状態のときは定電圧Ｖｃｃを得る。さらに、フォトＩＣ素子１０５は抵抗１０１と抵抗１０２との接続点に接続されている。フォトＩＣ素子１０５は光を受けると抵抗１０２の両端に接続されている二つの端子間を短絡するように動作する。
【００５１】
このような構成にすると、フォトＩＣ素子１０５が発光回路２０９から光を受けていないときは、発光ダイオード１０３を流れる入力電流ＩＦは抵抗１０２、抵抗１０１、トランジスタ１００を流れる。一方、フォトＩＣ素子１０５が発光回路２０９から光を受けると、フォトＩＣ素子１０５が動作し抵抗１０２を短絡する経路ができるので、発光ダイオードを流れる入力電流ＩＦは抵抗１０１、トランジスタ１００を流れる。従って、フォトＩＣ素子１０５が発光回路２０９から光を受けたときのみ、発光ダイオード１０３を流れる入力電流ＩＦが大きくなる。
【００５２】
これにより、本実施形態の光結合装置においても、第三実施形態の光結合装置と同様の効果を得ることができる。尚、本実施形態では光結合装置７とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５３】
また、図６に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第六実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第五実施形態の光結合装置と同様の効果が得られる。
【００５４】
尚、この場合発光回路２９は第五実施形態と同様でもよいが、フォトサイリスタから供給される電流の方向は常に一定であるため、サイリスタ２０７のカソードにアノードが接続される発光ダイオード２０５のみにしてもよい。また、本実施形態では光結合装置８とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５５】
第七実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を図７に示す。図５と同一部分については同一の符号を付し説明を省略する。
【００５６】
入力側においては、フォトＩＣ素子１０５は、発光ダイオード１０３のアノードと、トランジスタ１００のコレクタに接続されており、トランジスタ１００がオン状態のときは定電圧Ｖｃｃを得る。また、フォトＩＣ素子１０５の出力端子は発光ダイオード１０３のカソードに接続されている。フォトＩＣ素子１０５は光を受けると出力する電流値を大きくするように動作する。
【００５７】
このような構成にすると、フォトＩＣ素子１０５が発光回路２０９から光を受けると、フォトＩＣ素子１０５が動作し発光ダイオード１０３を流れる入力電流ＩＦが大きくなる。
【００５８】
これにより、本実施形態の光結合装置においても、第三及び第五実施形態の光結合装置と同様の効果を得ることができる。尚、本実施形態では光結合装置９とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５９】
また、図９に示すように発光ダイオード１０３からの光を受光する受光素子にフォトトライアックではなくフォトサイリスタ２０７を用い、フォトサイリスタ２０７のアノードとトライアック２０１の第２アノードを接続し、フォトサイリスタ２０７のカソードとトライアック２０１のゲートを接続した第六実施形態の光結合装置４においても、フォトサイリスタ２０７とトライアック２０１との間にダイオードＤ１〜Ｄ４をブリッジ接続してなる整流回路２０８を設け、ＡＣ電源２０３から出力されるＡＣ電圧を整流回路２０８で整流し、その整流した電圧をフォトサイリスタ２０７に供給するような構成にすれば、上述した第七実施形態の光結合装置と同様の効果が得られる。
【００６０】
尚、この場合発光回路２９は第七実施形態と同様でもよいが、フォトサイリスタから供給される電流の方向は常に一定であるため、サイリスタ２０７のカソードにアノードが接続される発光ダイオード２０５のみにしてもよい。また、本実施形態では光結合装置１０とトライアック２０１を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００６１】
【発明の効果】
本発明によると、出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間（ゼロクロス近傍）であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段を備えているので、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみ第１の発光素子が発する光の強度が大きくなる。これにより、第１の受光素子のターンオン時間が短くなり、出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる。また、第１の発光素子の光出力の劣化が早まることがない。さらに、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍でないときに第１の発光素子が発する光の強度を小さく設定することができるので、第１の発光素子での消費電流を低減し省エネルギ化を図ることができる。
【００６２】
また、本発明によると、第１の受光素子はフォトトライアックまたはフォトサイリスタであるので、出力側に接続される半導体制御整流素子がオン状態になると第１の受光素子には電流が流れなくなる。これにより、入力電流制御手段を多様な形態にすることができる。
【００６３】
また、本発明によると、ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみオフ状態になるフォトトランジスタ及び抵抗を第１の発光素子に並列接続しているので、光結合装置の入力側を定電流源に接続すると、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみ第１の発光素子に流れる電流が大きくなる。これにより、第１の受光素子のターンオン時間が短くなり、出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる。また、第１の発光素子の光出力の劣化が早まることがない。さらに、前記フォトトランジスタがオフ状態のときの方がオン状態のときに比べて光結合装置の入力側での消費電力が少ないので、省エネルギー化を図ることができる。
【００６４】
また、本発明によると、入力電流制御手段は第１の発光素子に直列接続される抵抗と、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは前記抵抗を短絡させる接続切り替え手段と、を備えているので、光結合装置の入力側を定電圧源に接続すると、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍のときのみ第１の発光素子に流れる電流が大きくなる。これにより、第１の受光素子のターンオン時間が短くなり、出力側に接続される半導体制御整流素子の両端に発生するＥＭＩノイズを低減することができる。また、第１の発光素子の光出力の劣化が早まることがない。さらに、前記フォトトランジスタがオフ状態のときの方がオン状態のときに比べて光結合装置の入力側での消費電流が少ないので、省エネルギー化を図ることができる。
【００６５】
また、本発明によると、前記接続切り替え手段は、第１の受光素子に直列接続されて前記ＡＣ電源が供給する電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子を備えているので、光結合装置の出力側端子の数を従来の光結合装置と同数にすることができる。これにより、出力側の接続コネクタの小型化・低コスト化を図ることができる。
【００６６】
また、本発明によると、入力電流制御手段は、入力側にフォトＩＣ素子を備えているので、フォトトランジスタを用いる構成に比べて小型化を図ることができる。
【００６７】
また、本発明によると、受光する光の強度に応じてフォトＩＣ素子が出力電流値を可変するので、前記フォトＩＣ素子の出力端子に抵抗を接続する必要がなくなる。これにより、より一層小型化を図ることができる。
【００６８】
また、本発明によると、ソリッドステートリレーは入力電流制御手段を有する光結合装置を備えているので、ＥＭＩノイズを低減することができる。また、光結合装置と半導体制御整流素子を一体化しているので、小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図２】本発明の第二実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図３】本発明の第三実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図４】本発明の第四実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図５】本発明の第五実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図６】本発明の第六実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図７】本発明の第七実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図８】本発明の第八実施形態の光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図９】従来のフォトトライアック型光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図１０】従来のフォトサイリスタ型光結合装置を交流負荷制御用に用いた場合の回路構成を示した図である。
【図１１】従来の光結合装置を交流負荷制御用に用いた場合の各部の電圧波形または電流波形を示した図である。
【図１２】本発明の光結合装置を交流負荷制御用に用いた場合の各部の電圧波形または電流波形を示した図である。
【図１３】フォトトライアックのターンオン時間と発光ダイオードの入力電流との関係を示した図である。
【図１４】第三実施形態におけるフォトトライアックとトライアックに流れる電流波形を示した図である。
【符号の説明】
１、２ 従来の光結合装置
３〜１０ 本発明の光結合装置
１０１、１０２ 抵抗
１０３ 発光ダイオード
１０４ フォトダイオード
１０５ フォトＩＣ素子
２００ フォトトライアック
２０１ トライアック
２０２ 負荷
２０３ ＡＣ電源
２０４ 抵抗
２０５、２０６ 発光ダイオード
２０７ フォトサイリスタ
２０８ 整流回路
２０９ 発光回路
Claims (5)
- 第１の発光素子を入力側に、第１の発光素子と光結合された第１の受光素子を出力側に、各々備えた光結合装置において、
前記出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段を備え、
前記入力電流制御手段は、前記ＡＣ電源の両端に接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍でないときに発光する第２の発光素子と、第２の発光素子と光結合されたフォトトランジスタと、該フォトトランジスタに直列接続される抵抗と、を備えるとともに、前記フォトトランジスタ及び前記抵抗を第１の発光素子に並列接続していることを特徴とする光結合装置。 - 第１の発光素子を入力側に、第１の発光素子と光結合された第１の受光素子を出力側に、各々備えた光結合装置において、
前記出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段を備え、
第１の受光素子は、フォトトライアックまたはフォトサイリスタであって、
前記入力電流制御手段は、第１の発光素子に直列接続される抵抗と、前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは前記抵抗を短絡させる接続切り替え手段と、を備え、
前記接続切り替え手段は、第１の受光素子に直列接続されて前記ＡＣ電源が供給する電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子と光結合されたフォトトランジスタと、を備えるとともに、前記フォトトランジスタのエミッタ及びコレクタが前記抵抗の両端に接続されることを特徴とする光結合装置。 - 第１の発光素子を入力側に、第１の発光素子と光結合された第１の受光素子を出力側に、各々備えた光結合装置において、
前記出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段を備え、
第１の受光素子は、フォトトライアックまたはフォトサイリスタであって、
前記入力電流制御手段は、第１の受光素子に直列接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子からの光を受けると二つの出力端子が短絡状態になるフォトＩＣ素子と、該フォトＩＣ素子の前記二つの出力端子間に接続される抵抗と、を備えるとともに、前記抵抗は第１の発光素子に直列接続されることを特徴とする光結合装置。 - 第１の発光素子を入力側に、第１の発光素子と光結合された第１の受光素子を出力側に、各々備えた光結合装置において、
前記出力側に接続されるＡＣ電源の出力電圧がゼロクロスポイント直前になってからゼロクロスポイント直後になるまで期間であるときはそれ以外の期間であるときに比べて第１の発光素子に入力される電流を大きくする入力電流制御手段を備え、
第１の受光素子は、フォトトライアックまたはフォトサイリスタであって、
前記入力電流制御手段は、第１の受光素子に直列接続されて前記ＡＣ電源の出力電圧がゼロクロスポイント近傍であるときは発光する第２の発光素子と、第２の発光素子から受ける光の強度が大きければ出力する電流を大きくするフォトＩＣ素子と、を備えるとともに、前記フォトＩＣ素子の出力端子は第１の発光素子に接続されることを特徴とする光結合装置。 - 請求項１〜４のいずれかに記載の光結合装置を備えることを特徴とするソリッドステートリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267959A JP3543266B2 (ja) | 2000-09-05 | 2000-09-05 | 光結合装置及びそれを備えたソリッドステートリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267959A JP3543266B2 (ja) | 2000-09-05 | 2000-09-05 | 光結合装置及びそれを備えたソリッドステートリレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076869A JP2002076869A (ja) | 2002-03-15 |
| JP3543266B2 true JP3543266B2 (ja) | 2004-07-14 |
Family
ID=18754789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000267959A Expired - Fee Related JP3543266B2 (ja) | 2000-09-05 | 2000-09-05 | 光結合装置及びそれを備えたソリッドステートリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543266B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022766A (zh) * | 2014-05-28 | 2014-09-03 | 桂林航天电子有限公司 | 具有输入控制抗干扰设计的固体点火模块及运行方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100308780A1 (en) * | 2009-06-08 | 2010-12-09 | Vishay Infrared Components, Inc. | Phase-controlled non-zero-cross phototriac with isolated feedback |
-
2000
- 2000-09-05 JP JP2000267959A patent/JP3543266B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022766A (zh) * | 2014-05-28 | 2014-09-03 | 桂林航天电子有限公司 | 具有输入控制抗干扰设计的固体点火模块及运行方法 |
| CN104022766B (zh) * | 2014-05-28 | 2016-09-14 | 桂林航天电子有限公司 | 具有输入控制抗干扰设计的固体点火模块及运行方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076869A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745311A (en) | Solid-state relay | |
| JP3897127B2 (ja) | 電源回路 | |
| CN1725640B (zh) | 功率控制光电耦合器及使用该光电耦合器的电子设备 | |
| JP3675389B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| KR20140051137A (ko) | 전고조파 왜곡이 감소된 led 조명을 위한 구동 회로 | |
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| KR100807541B1 (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
| JP2812874B2 (ja) | 光結合素子 | |
| JP3469045B2 (ja) | 電力半導体装置及び電源装置 | |
| JP4012646B2 (ja) | スイッチング回路 | |
| JPS6118231A (ja) | 発光素子駆動回路 | |
| JPH07226130A (ja) | 低障害電波放射型大電流ソリッドステートリレー | |
| KR102644758B1 (ko) | 아날로그 출력 회로 및 이를 구비한 인버터 | |
| KR200176401Y1 (ko) | 캐패시터 돌입 전류방지 회로 | |
| JP4090190B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JP2002281749A (ja) | スイッチング電源装置 | |
| JPS60139018A (ja) | スイッチングトランジスタの制御回路 | |
| JPH1127126A (ja) | ソリッドステートリレー | |
| JP2002320382A (ja) | スイッチング電源装置 | |
| JPH06209123A (ja) | 発光ダイオードスイッチング駆動回路 | |
| KR0114674Y1 (ko) | 110v/220v자동절환회로 | |
| JP2004088886A (ja) | 半導体装置 | |
| JPS6128217A (ja) | 交流負荷用零電圧半導体スイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040114 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |