JP4090190B2 - 光結合装置及びそれを備えたソリッドステートリレー - Google Patents
光結合装置及びそれを備えたソリッドステートリレー Download PDFInfo
- Publication number
- JP4090190B2 JP4090190B2 JP2000295630A JP2000295630A JP4090190B2 JP 4090190 B2 JP4090190 B2 JP 4090190B2 JP 2000295630 A JP2000295630 A JP 2000295630A JP 2000295630 A JP2000295630 A JP 2000295630A JP 4090190 B2 JP4090190 B2 JP 4090190B2
- Authority
- JP
- Japan
- Prior art keywords
- optical coupling
- coupling device
- light receiving
- photothyristor
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光手段と受光手段とが光学的に結合され一体化されてなる光結合装置及びそれを備えたソリッドステートリレーに関するものである。
【０００２】
【従来の技術】
従来の光結合装置は、両端子間に印加される電圧が零電圧近傍のときのみスイッチング動作を行う受光手段を備えた光結合装置と、両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作を行う受光手段を備えた光結合装置とがあり、使用目的に応じて使い分けられていた。
【０００３】
受光手段の両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作を行う（以下、「非ゼロクロス機能」ともいう）フォトサイリスタ型光結合装置の等価回路を図５に示す。入力側には発光ダイオード１が設けられ、出力側にはフォトサイリスタ２が設けられている。
【０００４】
まずフォトサイリスタ２の等価回路について説明する。ＰＮＰ型のトランジスタＱ１のベースがＮＰＮ型のトランジスタＱ２のコレクタに、トランジスタＱ１のコレクタがトランジスタＱ２のベースに、それぞれ接続されている。さらに、トランジスタＱ２のベースとエミッタは抵抗Ｒ１を介して接続されている。また、トランジスタＱ１のエミッタはフォトサイリスタ２のアノードに、トランジスタＱ２のエミッタと抵抗Ｒ１との接続点はフォトサイリスタ２のカソードになっている。なお、フォトサイリスタは図１２（ａ）、（ｂ）に示すように、アノード側からカソード側に向かって順に、Ｐ型エミッタ層２１、Ｎ型ベース層２２、Ｐ型ベース層２３、Ｎ型エミッタ層２４の４層構造を持つ素子である。ここで、図１２（ｂ）はＮ型半導体基板にフォトサイリスタを形成した場合の断面構造を示している。半導体基板としてはシリコンウェハ等を用いるとよい。
【０００５】
この光結合装置は、発光ダイオード１に電流が流れるとフォトサイリスタ２がオン状態になる。以下、フォトサイリスタ２がオン状態になる動作について詳細に説明する。
【０００６】
発光ダイオード１は電流ＩFが流れると発光する。フォトサイリスタ２は、アノード−カソード間に順方向電圧が加わっている状態で発光ダイオード１からの光を受けるとトランジスタＱ２のコレクタ−ベース間に光電流が流れてトランジスタＱ２がオン状態になりコレクタ電流ＩC2が流れる。このコレクタ電流ＩC2がトランジスタＱ１のベース電流ＩB1として働く。このベース電流ＩB1により、トランジスタＱ１がオン状態になりコレクタ電流ＩC1が流れる。このコレクタ電流ＩC1がトランジスタＱ２のベース電流ＩB2として働く。このような正帰還作用によりフォトサイリスタ２はオン状態となり、アノード−カソード間に印加される順方向電圧が保持電圧以下にならない限りオン状態を維持する。
【０００７】
次に、受光手段の両端子間に印加される電圧が零電圧近傍であるときのみスイッチング動作を行う（以下、「ゼロクロス機能」ともいう）フォトサイリスタ型光結合装置の等価回路を図６に示す。尚、図５に示した非ゼロクロス機能フォトサイリスタ型光結合装置と同一の部分には同一の符号を付し説明を省略する。出力側には、フォトサイリスタ４とＮチャネル形ＭＯＳトランジスタＴ１とを備えるゼロクロス機能フォトサイリスタ３が設けられている。
【０００８】
ゼロクロス機能フォトサイリスタ３の等価回路について説明する。フォトサイリスタ４は、図５に示したフォトサイリスタ２と同一構造であり、トランジスタＱ３はトランジスタＱ１に、トランジスタＱ４はトランジスタＱ２に、抵抗Ｒ２は抵抗Ｒ１に、それぞれ対応している。
【０００９】
また、フォトサイリスタ４とＭＯＳトランジスタＴ１との接続は次のようになっている。ＭＯＳトランジスタＴ１のゲートは、トランジスタＱ３のベースとトランジスタＱ４のコレクタとの接続点に接続される。ＭＯＳトランジスタＴ１のソースは、トランジスタＱ３のコレクタとトランジスタＱ４のベースとの接続点に接続される。ＭＯＳトランジスタＴ１のドレインは、トランジスタＱ４のエミッタと抵抗Ｒ２との接続点に接続される。
【００１０】
このような構成の光結合装置は次のような動作を行う。ゼロクロス機能フォトサイリスタ３のアノード−カソード間に印加される順方向電圧が、ＭＯＳトランジスタＴ１の閾値電圧を越えるとトランジスタＱ４の光電流はＭＯＳトランジスタＴ１に流れてしまうので、トランジスタＱ４はオン状態でなくなる。その結果、ゼロクロス機能フォトサイリスタ３のアノード−カソード間に印加される順方向電圧が低い場合（零電圧近傍）でのみフォトサイリスタ４がオン状態になる。尚、ＭＯＳトランジスタＴ１のソースを、トランジスタＱ３のベースとトランジスタＱ４のコレクタとの接続点ではなく、トランジスタＱ３のエミッタに接続しても同様の動作を行う。
【００１１】
次に非ゼロクロス機能フォトトライアック型光結合装置の等価回路を図７に示す。入力側には発光ダイオード１が設けられ、出力側にはフォトトライアック５が設けられている。
【００１２】
フォトトライアック５の等価回路は、フォトサイリスタ部６とフォトサイリスタ部７とを互いに逆方向に並列接続した構成である。フォトサイリスタ部６とフォトサイリスタ部７の構成は、図５に示したフォトサイリスタ２と同一であるので、説明を省略する。尚、フォトトライアックは図１３（ａ）（ｂ）に示すように、Ｐ型エミッタ兼ベース層３１、Ｎ型ベース層３２、第２のＰ型エミッタ兼ベース層３３、第１のＮ型エミッタ層３４、第２のＮ型エミッタ層３５の５層構造を持つ素子である。ここで、図１３（ｂ）はＮ型半導体基板にフォトトライアックを形成した場合の断面構造を示している。半導体基板としてはシリコンウェハ等を用いるとよい。
【００１３】
このような構成の光結合装置の動作は、発光ダイオード１に電流が流れると発光ダイオード１からの光を受けてフォトトライアック５がオン状態になる。以下、フォトトライアック５がオン状態になる動作について詳細に説明する。
【００１４】
発光ダイオード１は電流ＩFが流れると発光する。フォトトライアック５は、第１アノードの電位が第２アノードの電位より大きい状態で発光ダイオード１からの光を受けるとフォトサイリスタ部６がオン状態になる。一方、第１アノードの電位が第２アノードの電位より小さい状態で発光ダイオード１からの光を受けるとフォトサイリスタ部７がオン状態になる。従って、フォトトライアック５は双方向の印加電圧に対して動作する双方向素子である。
【００１５】
次に、ゼロクロス機能フォトトライアック型光結合装置の等価回路を図８に示す。尚、図７に示した非ゼロクロス機能フォトトライアック型光結合装置と同一の部分には同一の符号を付し説明を省略する。出力側には、ゼロクロス機能フォトトライアック８が設けられている。ゼロクロス機能フォトトライアック８の構成は、ゼロクロス機能サイリスタ部９とゼロクロス機能サイリスタ部１０とが互いに逆方向に並列接続されている。なお、ゼロクロス機能サイリスタ部９及びゼロクロス機能サイリスタ部１０は、図６に示したゼロクロス機能フォトサイリスタ３と同一構造であるので、説明を省略する。
【００１６】
このような構成の光結合装置の動作について説明する。第１アノードの電位が第２アノードの電位より大きい場合、ゼロクロス機能サイリスタ部９に順方向の電圧が与えられ、ゼロクロス機能サイリスタ部１０に逆方向の電圧が与えられるので、ゼロクロス機能サイリスタ部９のみがスイッチング動作を行う。ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧がＭＯＳトランジスタＴ３の閾値電圧を越えると、トランジスタＱ８の光電流はＭＯＳトランジスタＴ３に流れてしまうので、トランジスタＱ８はオン状態でなくなる。その結果、ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧が低い場合（零電圧近傍）でのみゼロクロス機能フォトトライアック８がオン状態になる。
【００１７】
一方、第１アノードの電位が第２アノードの電位より小さい場合、ゼロクロス機能サイリスタ部９には逆方向の電圧が与えられ、ゼロクロス機能サイリスタ部１０には順方向の電圧が与えられるので、ゼロクロス機能サイリスタ部１０のみがスイッチング動作を行う。ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧がＭＯＳトランジスタＴ４の閾値電圧を越えると、トランジスタＱ９の光電流はＭＯＳトランジスタＴ４に流れてしまうので、トランジスタＱ９はオン状態でなくなる。その結果、ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧が低い場合（零電圧近傍）でのみゼロクロス機能フォトトライアック８がオン状態になる。
【００１８】
すなわち、ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧の極性に関わらず、その電圧が低い場合（零電圧近傍）のときのみゼロクロス機能フォトトライアック８がオン状態になる。尚、ＭＯＳトランジスタＴ３の閾値電圧とＭＯＳトランジスタＴ４の閾値電圧とは、通常同じ値に設定されている。
【００１９】
【発明が解決しようとする課題】
上述した非ゼロクロス機能光結合装置とゼロクロス機能光結合装置との２種類をともに一つの装置に搭載し、使い分ける場合がある。その一例である光結合装置によって負荷であるランプのオン・オフを制御するランプ照明装置について図９を参照して説明する。サイリスタ型光結合装置（図５及び図６に示した光結合装置）を用いる場合の構成を図９（ａ）に示す。サイリスタ型光結合装置１７の入力側に設けられる発光ダイオード１のアノードは抵抗Ｒ５の一端に接続される。抵抗Ｒ５の他端は定電圧が供給される端子に接続されている。また、発光ダイオード１のカソードはＮＰＮ型のトランジスタＱ１０のコレクタに接続されている。トランジスタＱ１０のエミッタは接地され、トランジスタＱ１０のベースは入力電流ＩFを制御する制御信号が供給される端子に接続されている。
【００２０】
サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタのアノードは、抵抗Ｒ６及び整流回路４を介してトライアック１６の第１アノード及びランプ１４の一端に接続されている。ランプ１４の他端は、ＡＣ電源１５を介してトライアック１６の第２アノードに接続されている。また、サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタのカソードは整流回路４を介して、トライアック１６のゲートに接続されている。尚、整流回路４はダイオードＤ１〜Ｄ４をブリッジ接続した構成となっている。
【００２１】
サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタとトライアック１６との間には整流回路４が設けられているので、サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタのアノードには常に正の電圧が供給される。
【００２２】
次に、トライアック型光結合装置（図７及び図８に示した光結合装置）を用いる場合の構成を図９（ｂ）に示す。尚、図９（ａ）に示したランプ照明装置と同一の部分には同一の符号を付し説明を省略する。トライアック型光結合装置１８の出力側に設けられるフォトトライアックは双方向素子なので、整流回路４を設けなくてよい。
【００２３】
このような構成のランプ照明装置において、光結合装置がオン状態になるとフォトトライアック１６にゲート電流が供給され、トライアック１６がオン状態になる。トライアック１６がオン状態になることで、ランプ１４が点灯する。ＡＣ電源１５が出力する電圧がゼロクロスになるとトライアック１６はターンオフするので、ランプ１４の点灯を維持するには、光結合装置を常にオン状態にするか若しくは所定の間隔毎に短期間オン状態にするかしなければならない。
【００２４】
次に動作について説明する。ランプ１４は発光していない状態では抵抗値が低く、発光して温度が上昇すると抵抗値が高くなる。このため、最初にランプ１４にＡＣ電源１５から電圧を供給してランプ１４をオンするときは、大きな突入電流が流れる。この突入電流を極力抑えることによって、突入電流によって発生するノイズを低減することやランプ１４の寿命を長くすることができる。
【００２５】
従って、最初にランプ１４をオンするときは、ＡＣ電源１５のゼロクロスポイントのタイミングで行うが望ましい。このため、ランプ１４の点灯の際には、出力側に設けられる受光手段の両端子間に印加される電圧が零電圧近傍であるときのみスイッチング動作を行う光結合装置、すなわち図６や図８に示した光結合装置を用いる。尚、図６に示した光結合装置を用いる場合は図９（ａ）の構成とし、図８に示した光結合装置を用いる場合は図９（ｂ）の構成とする。
【００２６】
次に、ランプ１４の明るさの調整（調光）を行うときは、所望の明るさに応じて位相設定値θを可変し、図１０に示すようにＡＣ電源１５の出力電圧Ｅが位相設定値θになる毎に入力電流ＩFを大きくし光結合装置をオン状態にする位相制御が一般に行われる。位相設定値θを小さくすれば、トライアック１６がオン状態である期間Ｔが大きくなり、その結果ランプ１４は明るくなる。この場合には非ゼロクロス機能光結合装置、すなわち図５や図７に示された光結合装置を用いる。
【００２７】
このようにゼロクロス機能光結合装置と非ゼロクロス機能光結合装置との２種類の光結合装置が必要である場合は、２種類の光結合装置を設けなければならなったが、省スペース化・低コスト化の観点から両方の機能を併せ持った一つの光結合装置が望まれていた。このような要望に対する解決手段として、両方の機能を併せ持った光結合装置が特公平７−１１２１５０号公報に開示されている。しかしながら、この光結合装置では、スイッチング手段として機能するフォトトランジスタを新たに設ける必要があり、図５〜図８に示したような従来の光結合装置に用いられる受光手段をそのまま利用することはできなかった。
【００２８】
本発明は、上記の問題点に鑑み、簡単な構成によって非ゼロクロス機能とゼロクロス機能とを切り替えることのできる光結合装置及びそれを備えたソリッドステートリレーを提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る光結合装置においては、入力側に発光手段を備え、出力側に前記発光手段からの光を受けてオン状態になる受光手段を備え、前記受光手段は、両端子間に印加される電圧が零電圧近傍でのみスイッチング動作をする第１の受光手段と、該第１の受光手段に並列接続され両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作をする第２の受光手段と、を有するとともに、前記第１の受光手段の受光感度は前記第２の受光手段の受光感度より高くするような構成とする。
【００３０】
また、前記第１の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第１のフォトサイリスタと、前記第１のフォトサイリスタの両端に印加される順方向電圧が所定値以上のときは前記第１のフォトサイリスタをオフ状態にするゼロクロス手段と、からなり、前記第２の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第２のフォトサイリスタである構成としてもよい。さらに、前記第１のフォトサイリスタと前記第２のフォトサイリスタとは、Ｐ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層を共通としてもよい。
【００３１】
また、前記第１の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第１のフォトトライアックと、前記第１のフォトトライアックの両端に印加される電圧の絶対値が所定値以上のときは前記第１のフォトトライアックをオフ状態にするゼロクロス手段と、とからなり、前記第２の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第２のフォトトライアックである構成としてもよい。さらに、前記第１のフォトトライアックと前記第２のフォトトライアックとは、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層を共通としてもよい。
【００３２】
また、前記第１の受光手段の受光感度を前記第２の受光手段の受光感度に対して２倍より大きくするようにしてもよい。
【００３３】
また、本発明に係るソリッドステートリレーは、上記構成の光結合装置を備える構成としてもよい。
【００３４】
【発明の実施の形態】
本発明に係る光結合装置の一実施形態について図面を参照して説明する。第一実施形態の光結合装置の等価回路を図１に示す。尚、図５及び図６に示したフォトサイリスタ型光結合装置と同一の部分には同一の符号を付し説明を省略する。この光結合装置は、入力側に発光ダイオード１を備え、出力側にフォトサイリスタ２とゼロクロス機能フォトサイリスタ３とが並列接続されている。なお、ゼロクロス機能フォトサイリスタ３の受光感度はフォトサイリスタ２の受光感度より高く設定されている。
【００３５】
このような構成の光結合装置の動作について説明する。ゼロクロス機能フォトサイリスタ３がオン状態になる光量以上、かつ、フォトサイリスタ２がオン状態になる光量未満の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電流ＩFの電流値を設定する。このとき、ゼロクロス機能フォトサイリスタ３しかスイッチング動作を行わないので、アノード−カソード間に印加される電圧が零電圧近傍であるときしか動作しない。
【００３６】
一方、フォトサイリスタ２がオン状態になる光量以上の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電圧ＩFの電流値を設定する。この場合、フォトサイリスタ２とゼロクロス機能フォトサイリスタ３ともにスイッチング動作を行う。従って、アノード−カソード間に印加される電圧が零電圧近傍であるとき以外でも動作する。
【００３７】
従って、入力電流ＩFの大きさを可変することで、非ゼロクロス機能とゼロクロス機能との切替を行うことができる。これにより、一つの光結合装置でゼロクロス機能と非ゼロクロス機能の切替ができる。
【００３８】
次に、第二実施形態の光結合装置の等価回路図を図２に示す。尚、図７及び図８に示したフォトトライアック型光結合装置と同一の部分には同一の符号を付し説明を省略する。この光結合装置は、入力側に発光ダイオード１を備え、出力側にフォトトライアック５とゼロクロス機能フォトトライアック８とが並列接続されている。ゼロクロス機能フォトフォトトライアック８の受光感度はフォトトライアック５の受光感度より高く設定されている。
【００３９】
このような構成の光結合装置の動作について説明する。ゼロクロス機能フォトトライアック８がオン状態になる光量以上、かつ、フォトトライアック５がオン状態になる光量未満の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電流ＩFの電流値を設定する。このとき、ゼロクロス機能フォトトライアック８しかスイッチング動作を行わないので、第１アノード−第２アノード間に印加される電圧が零電圧近傍であるときしか動作しない。
【００４０】
一方、フォトトライアック５がオン状態になる光量以上の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電圧ＩFの電流値を設定する。この場合、フォトトライアック５とゼロクロス機能フォトトライアック８ともにスイッチング動作を行う。従って、第１アノード−第２アノード間に印加される電圧が零電圧近傍であるとき以外でも動作する。
【００４１】
従って、入力電流ＩFの大きさを可変することで、非ゼロクロス機能とゼロクロス機能との切替を行うことができる。
【００４２】
これにより、第一実施形態の光結合装置と同様の効果が得られる。さらに、フォトトライアックを用いているので、第１アノード−第２アノード間に印加される電圧の極性に制限がない。これにより、光結合装置の出力側後段に整流手段を設ける必要がなくなる。
【００４３】
次に、第三実施形態の光結合装置の等価回路図を図３に示す。この光結合装置は、図１に示した第一実施形態の光結合装置の等価回路に設けられた二つのＰＮＰ型トランジスタを共通にした受光回路１１を出力側に設けている。
【００４４】
受光回路１１の構成について説明する。ＰＮＰ型のトランジスタＱ５のエミッタは受光回路１１のアノードになっている。トランジスタＱ５のベースがＮＰＮ型のトランジスタＱ６及びＱ７のコレクタに、トランジスタＱ５のコレクタがトランジスタＱ６及びＱ７のベースに、それぞれ接続されている。さらに、トランジスタＱ６のベースとエミッタは抵抗Ｒ３を介して接続され、トランジスタＱ７のベースとエミッタは抵抗Ｒ４を介して接続されている。
【００４５】
ＭＯＳトランジスタＴ２のゲートは、トランジスタＱ６及びＱ７のベースとトランジスタＱ５のコレクタとの接続点に接続される。ＭＯＳトランジスタＴ２のソースは、トランジスタＱ５のコレクタとトランジスタＱ６及びＱ７のベースとの接続点に接続される。ＭＯＳトランジスタＴ２のドレインは、トランジスタＱ６のエミッタと抵抗Ｒ３との接続点及びトランジスタＱ７のエミッタと抵抗Ｒ４との接続点に接続され、受光回路１１のカソードとなる。
【００４６】
すなわち、本実施形態の光結合装置では、第一実施形態の光結合装置に設けられているフォトサイリスタ２のＰ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層と、ゼロクロス機能フォトサイリスタ３のＰ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層と、について同じ種類の層を共通化した構成にしている。これにより、製造工程の短縮化や製品の小型化を図ることができる。また、第一実施形態の光結合装置と同様の動作をするので、一つの光結合装置でゼロクロス機能と非ゼロクロス機能の切替ができる。
【００４７】
次に、第四実施形態の光結合装置の等価回路図を図４に示す。この光結合装置では、図３に示した第三実施形態の光結合装置の等価回路に設けられた受光回路１１と同一の構成である受光回路１２、１３が互いに逆方向に並列接続して出力側に設けられている。
【００４８】
本実施形態の光結合装置では、図２に示した第二実施形態の光結合装置に設けられているフォトライアック５の第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層と、ゼロクロス機能フォトトライアック８の第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層と、について同じ種類の層を共通化した構成にしている。これにより、製造工程の短縮化や製品の小型化を図ることができる。また、第二実施形態の光結合装置と同様の動作をするので、一つの光結合装置でゼロクロス機能と非ゼロクロス機能の切替ができる。
【００４９】
次に、上述した第一実施形態の光結合装置を図９のランプ照明装置に用いた場合について説明する。最初にランプをオンさせる場合、図１１に示すように入力電流ＩFの設定をＩ１とする。Ｉ１はゼロクロス機能フォトサイリスタ３のトリガ電流以上、かつ、フォトサイリスタ２のトリガ電流未満の値とする。これにより、ゼロクロス機能フォトサイリスタ３のみが動作するので、零電圧近傍であるｔ１時点となって初めて光結合装置がオン状態となり、ランプ１４に電流Ｉが流れる。このときのＡＣ電源１５の出力電圧Ｅが零電圧近傍であるので、電流Ｉも零近傍となり、ランプ１４の突入電流を抑えることができる。これにより、突入電流によって発生するノイズを低減するとともにランプの寿命を長くすることができる。
【００５０】
次の段階でランプの明るさの調整（調光）をしたい場合は、図１１に示すように入力電流ＩFの設定をＩ２とする。Ｉ２はフォトサイリスタ２のトリガ電流以上の値とする。これにより、フォトサイリスタ２も動作するので、位相制御を行いフォトサイリスタ２のオン期間を変えてランプ１４の明るさを調整することができる。
【００５１】
第一実施形態の光結合装置に代えて、第三実施形態の光結合装置を用いても同様の効果が得られる。尚、本実施形態では光結合装置１７と、トライアック１６及び整流回路４と、を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５２】
また、上述した第二及び第四実施形態の光結合装置を図９（ｂ）のランプ照明装置に用いた場合についても同様な効果が得られる。この場合も、光結合装置と、トライアック１６を別構成にしたが、これらを一体としたソリッドステートリレーとしてもよい。
【００５３】
また、第一〜第四実施形態の光結合装置において、ゼロクロス機能フォトサイリスタまたはゼロクロス機能トライアックの受光感度をフォトサイリスタまたはフォトトライアックの受光感度の２倍より大きくすると、５万時間以上の連続使用が可能となる。一般に発光ダイオード１の光出力は、ハーフライフ５万時間（５万時間の連続使用で光出力が１／２に劣化する）であるため、５万時間までの連続使用を可能とするためには入力電流を光結合装置のトリガ電流の２倍以上に設定する必要がある。
【００５４】
従って、ゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックを連続使用において５万時間まで正常に動作させるために、入力電流ＩFの電流値Ｉ１をゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックのトリガ電流の２倍に設定する。
【００５５】
入力電流ＩFが電流値Ｉ１以下のときは非ゼロクロス機能のフォトサイリスタまたはフォトトライアックは動作してはいけないので、フォトサイリスタまたはフォトトライアックのトリガ電流はＩ１より大きくする必要がある。従って、ゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックの受光感度を非ゼロクロス機能のフォトサイリスタまたはフォトトライアックの受光感度の２倍より大きくする。
【００５６】
また、非ゼロクロス機能のフォトサイリスタまたはフォトトライアックを連続使用で５万時間まで正常に動作させるためには入力電流ＩFの電流値Ｉ２を、非ゼロクロス機能のフォトサイリスタまたはフォトトライアックのトリガ電流の２倍に設定する。尚、受光感度の製造上のバラツキ等を考慮して、ゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックの受光感度を非ゼロクロス機能のフォトサイリスタまたはフォトトライアックの受光感度の３倍以上にすることが推奨される。
【００５７】
【発明の効果】
本発明によれば、受光手段は、両端子間に印加される電圧が零電圧近傍でのみスイッチング動作をする第１の受光手段と、該第１の受光手段に並列接続され両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作をする第２の受光手段と、を有するとともに、前記第１の受光手段の受光感度は前記第２の受光手段の受光感度より高いので、前記受光手段に入力する入力電流の値を可変することで、ゼロクロス機能と非ゼロクロス機能とを切り替えることができる。これにより、光結合装置を１つにすることができ、部品スペースや部品点数やコストの削減を図ることができる。また、従来の光結合装置に用いられていた受光手段を第１および第２の受光手段に用いることができ、新たなスイッチング手段を設ける必要がないので、簡単な構成となり低コスト化が図れる。
【００５８】
また、本発明によれば、前記第１の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第１のフォトサイリスタと、前記第１のフォトサイリスタの両端に印加される順方向電圧が所定値以上のときは前記第１のフォトサイリスタをオフ状態にするゼロクロス手段と、からなり、前記第２の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第２のフォトサイリスタであるので、光結合装置の出力側に供給される電圧の極性が順方向であれば光結合装置が動作し、上述した効果が得られる。
【００５９】
また、本発明によれば、前記第１の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第１のフォトトライアックと、前記第１のフォトトライアックの両端に印加される電圧の絶対値が所定値以上のときは前記第１のフォトトライアックをオフ状態にするゼロクロス手段と、からなり、前記第２の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第２のフォトトライアックであるので、光結合装置の出力側に供給される電圧の極性に関わらず、光結合装置が動作する。これにより、光結合装置の後段に整流手段を設ける必要がなくなるので、さらに部品スペースや部品点数やコストの削減を図ることができる。
【００６０】
また、本発明によれば、前記第１のフォトサイリスタと前記第２のフォトサイリスタとは、Ｐ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層を共通とするので、より一層部品スペースや部品点数やコストの削減を図ることができる。
【００６１】
また、本発明によれば、前記第１のフォトトライアックと前記第２のフォトトライアックとは、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層を共通とするので、より一層部品スペースや部品点数やコストの削減を図ることができる。
【００６２】
また、本発明によれば、前記第１の受光手段の受光感度を前記第２の受光手段の受光感度に対して２倍より大きくするので、前記発光手段の光出力が半減しても光結合装置は正常に動作する。これにより、５万時間以上の連続使用が可能となる。
【００６３】
また、本発明によれば、ソリッドステートリレーは、上述した光結合装置を備えているので、部品スペースの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明に係る第一実施形態の光結合装置の等価回路図である。
【図２】 本発明に係る第二実施形態の光結合装置の等価回路図である。
【図３】 本発明に係る第三実施形態の光結合装置の等価回路図である。
【図４】 本発明に係る第四実施形態の光結合装置の等価回路図である。
【図５】 従来の非ゼロクロス機能サイリスタ型の光結合装置の等価回路図である。
【図６】 従来のゼロクロス機能サイリスタ型の光結合装置の等価回路図である。
【図７】 従来の非ゼロクロス機能トライアック型の光結合装置の等価回路図である。
【図８】 従来のゼロクロス機能トライアック型の光結合装置の等価回路図である。
【図９】 ランプ照明装置の構成を示す図である。
【図１０】 従来の非ゼロクロス機能光結合装置において位相制御を行ったときの動作波形を示す図である。
【図１１】 本発明の光結合装置の動作波形を示す図である。
【図１２】 フォトサイリスタの構成を示す図である。
【図１３】 フォトトライアックの構成を示す図である。
【符号の説明】
１ 発光ダイオード
２ フォトサイリスタ
３ ゼロクロス機能フォトサイリスタ
５ フォトトライアック
８ ゼロクロス機能フォトトライアック
１１、１２、１３ 受光回路
１６ トライアック
Ｔ１〜Ｔ４ ＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、発光手段と受光手段とが光学的に結合され一体化されてなる光結合装置及びそれを備えたソリッドステートリレーに関するものである。
【０００２】
【従来の技術】
従来の光結合装置は、両端子間に印加される電圧が零電圧近傍のときのみスイッチング動作を行う受光手段を備えた光結合装置と、両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作を行う受光手段を備えた光結合装置とがあり、使用目的に応じて使い分けられていた。
【０００３】
受光手段の両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作を行う（以下、「非ゼロクロス機能」ともいう）フォトサイリスタ型光結合装置の等価回路を図５に示す。入力側には発光ダイオード１が設けられ、出力側にはフォトサイリスタ２が設けられている。
【０００４】
まずフォトサイリスタ２の等価回路について説明する。ＰＮＰ型のトランジスタＱ１のベースがＮＰＮ型のトランジスタＱ２のコレクタに、トランジスタＱ１のコレクタがトランジスタＱ２のベースに、それぞれ接続されている。さらに、トランジスタＱ２のベースとエミッタは抵抗Ｒ１を介して接続されている。また、トランジスタＱ１のエミッタはフォトサイリスタ２のアノードに、トランジスタＱ２のエミッタと抵抗Ｒ１との接続点はフォトサイリスタ２のカソードになっている。なお、フォトサイリスタは図１２（ａ）、（ｂ）に示すように、アノード側からカソード側に向かって順に、Ｐ型エミッタ層２１、Ｎ型ベース層２２、Ｐ型ベース層２３、Ｎ型エミッタ層２４の４層構造を持つ素子である。ここで、図１２（ｂ）はＮ型半導体基板にフォトサイリスタを形成した場合の断面構造を示している。半導体基板としてはシリコンウェハ等を用いるとよい。
【０００５】
この光結合装置は、発光ダイオード１に電流が流れるとフォトサイリスタ２がオン状態になる。以下、フォトサイリスタ２がオン状態になる動作について詳細に説明する。
【０００６】
発光ダイオード１は電流ＩFが流れると発光する。フォトサイリスタ２は、アノード−カソード間に順方向電圧が加わっている状態で発光ダイオード１からの光を受けるとトランジスタＱ２のコレクタ−ベース間に光電流が流れてトランジスタＱ２がオン状態になりコレクタ電流ＩC2が流れる。このコレクタ電流ＩC2がトランジスタＱ１のベース電流ＩB1として働く。このベース電流ＩB1により、トランジスタＱ１がオン状態になりコレクタ電流ＩC1が流れる。このコレクタ電流ＩC1がトランジスタＱ２のベース電流ＩB2として働く。このような正帰還作用によりフォトサイリスタ２はオン状態となり、アノード−カソード間に印加される順方向電圧が保持電圧以下にならない限りオン状態を維持する。
【０００７】
次に、受光手段の両端子間に印加される電圧が零電圧近傍であるときのみスイッチング動作を行う（以下、「ゼロクロス機能」ともいう）フォトサイリスタ型光結合装置の等価回路を図６に示す。尚、図５に示した非ゼロクロス機能フォトサイリスタ型光結合装置と同一の部分には同一の符号を付し説明を省略する。出力側には、フォトサイリスタ４とＮチャネル形ＭＯＳトランジスタＴ１とを備えるゼロクロス機能フォトサイリスタ３が設けられている。
【０００８】
ゼロクロス機能フォトサイリスタ３の等価回路について説明する。フォトサイリスタ４は、図５に示したフォトサイリスタ２と同一構造であり、トランジスタＱ３はトランジスタＱ１に、トランジスタＱ４はトランジスタＱ２に、抵抗Ｒ２は抵抗Ｒ１に、それぞれ対応している。
【０００９】
また、フォトサイリスタ４とＭＯＳトランジスタＴ１との接続は次のようになっている。ＭＯＳトランジスタＴ１のゲートは、トランジスタＱ３のベースとトランジスタＱ４のコレクタとの接続点に接続される。ＭＯＳトランジスタＴ１のソースは、トランジスタＱ３のコレクタとトランジスタＱ４のベースとの接続点に接続される。ＭＯＳトランジスタＴ１のドレインは、トランジスタＱ４のエミッタと抵抗Ｒ２との接続点に接続される。
【００１０】
このような構成の光結合装置は次のような動作を行う。ゼロクロス機能フォトサイリスタ３のアノード−カソード間に印加される順方向電圧が、ＭＯＳトランジスタＴ１の閾値電圧を越えるとトランジスタＱ４の光電流はＭＯＳトランジスタＴ１に流れてしまうので、トランジスタＱ４はオン状態でなくなる。その結果、ゼロクロス機能フォトサイリスタ３のアノード−カソード間に印加される順方向電圧が低い場合（零電圧近傍）でのみフォトサイリスタ４がオン状態になる。尚、ＭＯＳトランジスタＴ１のソースを、トランジスタＱ３のベースとトランジスタＱ４のコレクタとの接続点ではなく、トランジスタＱ３のエミッタに接続しても同様の動作を行う。
【００１１】
次に非ゼロクロス機能フォトトライアック型光結合装置の等価回路を図７に示す。入力側には発光ダイオード１が設けられ、出力側にはフォトトライアック５が設けられている。
【００１２】
フォトトライアック５の等価回路は、フォトサイリスタ部６とフォトサイリスタ部７とを互いに逆方向に並列接続した構成である。フォトサイリスタ部６とフォトサイリスタ部７の構成は、図５に示したフォトサイリスタ２と同一であるので、説明を省略する。尚、フォトトライアックは図１３（ａ）（ｂ）に示すように、Ｐ型エミッタ兼ベース層３１、Ｎ型ベース層３２、第２のＰ型エミッタ兼ベース層３３、第１のＮ型エミッタ層３４、第２のＮ型エミッタ層３５の５層構造を持つ素子である。ここで、図１３（ｂ）はＮ型半導体基板にフォトトライアックを形成した場合の断面構造を示している。半導体基板としてはシリコンウェハ等を用いるとよい。
【００１３】
このような構成の光結合装置の動作は、発光ダイオード１に電流が流れると発光ダイオード１からの光を受けてフォトトライアック５がオン状態になる。以下、フォトトライアック５がオン状態になる動作について詳細に説明する。
【００１４】
発光ダイオード１は電流ＩFが流れると発光する。フォトトライアック５は、第１アノードの電位が第２アノードの電位より大きい状態で発光ダイオード１からの光を受けるとフォトサイリスタ部６がオン状態になる。一方、第１アノードの電位が第２アノードの電位より小さい状態で発光ダイオード１からの光を受けるとフォトサイリスタ部７がオン状態になる。従って、フォトトライアック５は双方向の印加電圧に対して動作する双方向素子である。
【００１５】
次に、ゼロクロス機能フォトトライアック型光結合装置の等価回路を図８に示す。尚、図７に示した非ゼロクロス機能フォトトライアック型光結合装置と同一の部分には同一の符号を付し説明を省略する。出力側には、ゼロクロス機能フォトトライアック８が設けられている。ゼロクロス機能フォトトライアック８の構成は、ゼロクロス機能サイリスタ部９とゼロクロス機能サイリスタ部１０とが互いに逆方向に並列接続されている。なお、ゼロクロス機能サイリスタ部９及びゼロクロス機能サイリスタ部１０は、図６に示したゼロクロス機能フォトサイリスタ３と同一構造であるので、説明を省略する。
【００１６】
このような構成の光結合装置の動作について説明する。第１アノードの電位が第２アノードの電位より大きい場合、ゼロクロス機能サイリスタ部９に順方向の電圧が与えられ、ゼロクロス機能サイリスタ部１０に逆方向の電圧が与えられるので、ゼロクロス機能サイリスタ部９のみがスイッチング動作を行う。ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧がＭＯＳトランジスタＴ３の閾値電圧を越えると、トランジスタＱ８の光電流はＭＯＳトランジスタＴ３に流れてしまうので、トランジスタＱ８はオン状態でなくなる。その結果、ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧が低い場合（零電圧近傍）でのみゼロクロス機能フォトトライアック８がオン状態になる。
【００１７】
一方、第１アノードの電位が第２アノードの電位より小さい場合、ゼロクロス機能サイリスタ部９には逆方向の電圧が与えられ、ゼロクロス機能サイリスタ部１０には順方向の電圧が与えられるので、ゼロクロス機能サイリスタ部１０のみがスイッチング動作を行う。ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧がＭＯＳトランジスタＴ４の閾値電圧を越えると、トランジスタＱ９の光電流はＭＯＳトランジスタＴ４に流れてしまうので、トランジスタＱ９はオン状態でなくなる。その結果、ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧が低い場合（零電圧近傍）でのみゼロクロス機能フォトトライアック８がオン状態になる。
【００１８】
すなわち、ゼロクロス機能フォトトライアック８の第１アノード−第２アノード間に印加される電圧の極性に関わらず、その電圧が低い場合（零電圧近傍）のときのみゼロクロス機能フォトトライアック８がオン状態になる。尚、ＭＯＳトランジスタＴ３の閾値電圧とＭＯＳトランジスタＴ４の閾値電圧とは、通常同じ値に設定されている。
【００１９】
【発明が解決しようとする課題】
上述した非ゼロクロス機能光結合装置とゼロクロス機能光結合装置との２種類をともに一つの装置に搭載し、使い分ける場合がある。その一例である光結合装置によって負荷であるランプのオン・オフを制御するランプ照明装置について図９を参照して説明する。サイリスタ型光結合装置（図５及び図６に示した光結合装置）を用いる場合の構成を図９（ａ）に示す。サイリスタ型光結合装置１７の入力側に設けられる発光ダイオード１のアノードは抵抗Ｒ５の一端に接続される。抵抗Ｒ５の他端は定電圧が供給される端子に接続されている。また、発光ダイオード１のカソードはＮＰＮ型のトランジスタＱ１０のコレクタに接続されている。トランジスタＱ１０のエミッタは接地され、トランジスタＱ１０のベースは入力電流ＩFを制御する制御信号が供給される端子に接続されている。
【００２０】
サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタのアノードは、抵抗Ｒ６及び整流回路４を介してトライアック１６の第１アノード及びランプ１４の一端に接続されている。ランプ１４の他端は、ＡＣ電源１５を介してトライアック１６の第２アノードに接続されている。また、サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタのカソードは整流回路４を介して、トライアック１６のゲートに接続されている。尚、整流回路４はダイオードＤ１〜Ｄ４をブリッジ接続した構成となっている。
【００２１】
サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタとトライアック１６との間には整流回路４が設けられているので、サイリスタ型光結合装置１７の出力側に設けられているフォトサイリスタのアノードには常に正の電圧が供給される。
【００２２】
次に、トライアック型光結合装置（図７及び図８に示した光結合装置）を用いる場合の構成を図９（ｂ）に示す。尚、図９（ａ）に示したランプ照明装置と同一の部分には同一の符号を付し説明を省略する。トライアック型光結合装置１８の出力側に設けられるフォトトライアックは双方向素子なので、整流回路４を設けなくてよい。
【００２３】
このような構成のランプ照明装置において、光結合装置がオン状態になるとフォトトライアック１６にゲート電流が供給され、トライアック１６がオン状態になる。トライアック１６がオン状態になることで、ランプ１４が点灯する。ＡＣ電源１５が出力する電圧がゼロクロスになるとトライアック１６はターンオフするので、ランプ１４の点灯を維持するには、光結合装置を常にオン状態にするか若しくは所定の間隔毎に短期間オン状態にするかしなければならない。
【００２４】
次に動作について説明する。ランプ１４は発光していない状態では抵抗値が低く、発光して温度が上昇すると抵抗値が高くなる。このため、最初にランプ１４にＡＣ電源１５から電圧を供給してランプ１４をオンするときは、大きな突入電流が流れる。この突入電流を極力抑えることによって、突入電流によって発生するノイズを低減することやランプ１４の寿命を長くすることができる。
【００２５】
従って、最初にランプ１４をオンするときは、ＡＣ電源１５のゼロクロスポイントのタイミングで行うが望ましい。このため、ランプ１４の点灯の際には、出力側に設けられる受光手段の両端子間に印加される電圧が零電圧近傍であるときのみスイッチング動作を行う光結合装置、すなわち図６や図８に示した光結合装置を用いる。尚、図６に示した光結合装置を用いる場合は図９（ａ）の構成とし、図８に示した光結合装置を用いる場合は図９（ｂ）の構成とする。
【００２６】
次に、ランプ１４の明るさの調整（調光）を行うときは、所望の明るさに応じて位相設定値θを可変し、図１０に示すようにＡＣ電源１５の出力電圧Ｅが位相設定値θになる毎に入力電流ＩFを大きくし光結合装置をオン状態にする位相制御が一般に行われる。位相設定値θを小さくすれば、トライアック１６がオン状態である期間Ｔが大きくなり、その結果ランプ１４は明るくなる。この場合には非ゼロクロス機能光結合装置、すなわち図５や図７に示された光結合装置を用いる。
【００２７】
このようにゼロクロス機能光結合装置と非ゼロクロス機能光結合装置との２種類の光結合装置が必要である場合は、２種類の光結合装置を設けなければならなったが、省スペース化・低コスト化の観点から両方の機能を併せ持った一つの光結合装置が望まれていた。このような要望に対する解決手段として、両方の機能を併せ持った光結合装置が特公平７−１１２１５０号公報に開示されている。しかしながら、この光結合装置では、スイッチング手段として機能するフォトトランジスタを新たに設ける必要があり、図５〜図８に示したような従来の光結合装置に用いられる受光手段をそのまま利用することはできなかった。
【００２８】
本発明は、上記の問題点に鑑み、簡単な構成によって非ゼロクロス機能とゼロクロス機能とを切り替えることのできる光結合装置及びそれを備えたソリッドステートリレーを提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る光結合装置においては、入力側に発光手段を備え、出力側に前記発光手段からの光を受けてオン状態になる受光手段を備え、前記受光手段は、両端子間に印加される電圧が零電圧近傍でのみスイッチング動作をする第１の受光手段と、該第１の受光手段に並列接続され両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作をする第２の受光手段と、を有するとともに、前記第１の受光手段の受光感度は前記第２の受光手段の受光感度より高くするような構成とする。
【００３０】
また、前記第１の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第１のフォトサイリスタと、前記第１のフォトサイリスタの両端に印加される順方向電圧が所定値以上のときは前記第１のフォトサイリスタをオフ状態にするゼロクロス手段と、からなり、前記第２の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第２のフォトサイリスタである構成としてもよい。さらに、前記第１のフォトサイリスタと前記第２のフォトサイリスタとは、Ｐ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層を共通としてもよい。
【００３１】
また、前記第１の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第１のフォトトライアックと、前記第１のフォトトライアックの両端に印加される電圧の絶対値が所定値以上のときは前記第１のフォトトライアックをオフ状態にするゼロクロス手段と、とからなり、前記第２の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第２のフォトトライアックである構成としてもよい。さらに、前記第１のフォトトライアックと前記第２のフォトトライアックとは、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層を共通としてもよい。
【００３２】
また、前記第１の受光手段の受光感度を前記第２の受光手段の受光感度に対して２倍より大きくするようにしてもよい。
【００３３】
また、本発明に係るソリッドステートリレーは、上記構成の光結合装置を備える構成としてもよい。
【００３４】
【発明の実施の形態】
本発明に係る光結合装置の一実施形態について図面を参照して説明する。第一実施形態の光結合装置の等価回路を図１に示す。尚、図５及び図６に示したフォトサイリスタ型光結合装置と同一の部分には同一の符号を付し説明を省略する。この光結合装置は、入力側に発光ダイオード１を備え、出力側にフォトサイリスタ２とゼロクロス機能フォトサイリスタ３とが並列接続されている。なお、ゼロクロス機能フォトサイリスタ３の受光感度はフォトサイリスタ２の受光感度より高く設定されている。
【００３５】
このような構成の光結合装置の動作について説明する。ゼロクロス機能フォトサイリスタ３がオン状態になる光量以上、かつ、フォトサイリスタ２がオン状態になる光量未満の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電流ＩFの電流値を設定する。このとき、ゼロクロス機能フォトサイリスタ３しかスイッチング動作を行わないので、アノード−カソード間に印加される電圧が零電圧近傍であるときしか動作しない。
【００３６】
一方、フォトサイリスタ２がオン状態になる光量以上の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電圧ＩFの電流値を設定する。この場合、フォトサイリスタ２とゼロクロス機能フォトサイリスタ３ともにスイッチング動作を行う。従って、アノード−カソード間に印加される電圧が零電圧近傍であるとき以外でも動作する。
【００３７】
従って、入力電流ＩFの大きさを可変することで、非ゼロクロス機能とゼロクロス機能との切替を行うことができる。これにより、一つの光結合装置でゼロクロス機能と非ゼロクロス機能の切替ができる。
【００３８】
次に、第二実施形態の光結合装置の等価回路図を図２に示す。尚、図７及び図８に示したフォトトライアック型光結合装置と同一の部分には同一の符号を付し説明を省略する。この光結合装置は、入力側に発光ダイオード１を備え、出力側にフォトトライアック５とゼロクロス機能フォトトライアック８とが並列接続されている。ゼロクロス機能フォトフォトトライアック８の受光感度はフォトトライアック５の受光感度より高く設定されている。
【００３９】
このような構成の光結合装置の動作について説明する。ゼロクロス機能フォトトライアック８がオン状態になる光量以上、かつ、フォトトライアック５がオン状態になる光量未満の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電流ＩFの電流値を設定する。このとき、ゼロクロス機能フォトトライアック８しかスイッチング動作を行わないので、第１アノード−第２アノード間に印加される電圧が零電圧近傍であるときしか動作しない。
【００４０】
一方、フォトトライアック５がオン状態になる光量以上の光を発光ダイオード１が発光するように、発光ダイオード１に供給される入力電圧ＩFの電流値を設定する。この場合、フォトトライアック５とゼロクロス機能フォトトライアック８ともにスイッチング動作を行う。従って、第１アノード−第２アノード間に印加される電圧が零電圧近傍であるとき以外でも動作する。
【００４１】
従って、入力電流ＩFの大きさを可変することで、非ゼロクロス機能とゼロクロス機能との切替を行うことができる。
【００４２】
これにより、第一実施形態の光結合装置と同様の効果が得られる。さらに、フォトトライアックを用いているので、第１アノード−第２アノード間に印加される電圧の極性に制限がない。これにより、光結合装置の出力側後段に整流手段を設ける必要がなくなる。
【００４３】
次に、第三実施形態の光結合装置の等価回路図を図３に示す。この光結合装置は、図１に示した第一実施形態の光結合装置の等価回路に設けられた二つのＰＮＰ型トランジスタを共通にした受光回路１１を出力側に設けている。
【００４４】
受光回路１１の構成について説明する。ＰＮＰ型のトランジスタＱ５のエミッタは受光回路１１のアノードになっている。トランジスタＱ５のベースがＮＰＮ型のトランジスタＱ６及びＱ７のコレクタに、トランジスタＱ５のコレクタがトランジスタＱ６及びＱ７のベースに、それぞれ接続されている。さらに、トランジスタＱ６のベースとエミッタは抵抗Ｒ３を介して接続され、トランジスタＱ７のベースとエミッタは抵抗Ｒ４を介して接続されている。
【００４５】
ＭＯＳトランジスタＴ２のゲートは、トランジスタＱ６及びＱ７のベースとトランジスタＱ５のコレクタとの接続点に接続される。ＭＯＳトランジスタＴ２のソースは、トランジスタＱ５のコレクタとトランジスタＱ６及びＱ７のベースとの接続点に接続される。ＭＯＳトランジスタＴ２のドレインは、トランジスタＱ６のエミッタと抵抗Ｒ３との接続点及びトランジスタＱ７のエミッタと抵抗Ｒ４との接続点に接続され、受光回路１１のカソードとなる。
【００４６】
すなわち、本実施形態の光結合装置では、第一実施形態の光結合装置に設けられているフォトサイリスタ２のＰ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層と、ゼロクロス機能フォトサイリスタ３のＰ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層と、について同じ種類の層を共通化した構成にしている。これにより、製造工程の短縮化や製品の小型化を図ることができる。また、第一実施形態の光結合装置と同様の動作をするので、一つの光結合装置でゼロクロス機能と非ゼロクロス機能の切替ができる。
【００４７】
次に、第四実施形態の光結合装置の等価回路図を図４に示す。この光結合装置では、図３に示した第三実施形態の光結合装置の等価回路に設けられた受光回路１１と同一の構成である受光回路１２、１３が互いに逆方向に並列接続して出力側に設けられている。
【００４８】
本実施形態の光結合装置では、図２に示した第二実施形態の光結合装置に設けられているフォトライアック５の第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層と、ゼロクロス機能フォトトライアック８の第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層と、について同じ種類の層を共通化した構成にしている。これにより、製造工程の短縮化や製品の小型化を図ることができる。また、第二実施形態の光結合装置と同様の動作をするので、一つの光結合装置でゼロクロス機能と非ゼロクロス機能の切替ができる。
【００４９】
次に、上述した第一実施形態の光結合装置を図９のランプ照明装置に用いた場合について説明する。最初にランプをオンさせる場合、図１１に示すように入力電流ＩFの設定をＩ１とする。Ｉ１はゼロクロス機能フォトサイリスタ３のトリガ電流以上、かつ、フォトサイリスタ２のトリガ電流未満の値とする。これにより、ゼロクロス機能フォトサイリスタ３のみが動作するので、零電圧近傍であるｔ１時点となって初めて光結合装置がオン状態となり、ランプ１４に電流Ｉが流れる。このときのＡＣ電源１５の出力電圧Ｅが零電圧近傍であるので、電流Ｉも零近傍となり、ランプ１４の突入電流を抑えることができる。これにより、突入電流によって発生するノイズを低減するとともにランプの寿命を長くすることができる。
【００５０】
次の段階でランプの明るさの調整（調光）をしたい場合は、図１１に示すように入力電流ＩFの設定をＩ２とする。Ｉ２はフォトサイリスタ２のトリガ電流以上の値とする。これにより、フォトサイリスタ２も動作するので、位相制御を行いフォトサイリスタ２のオン期間を変えてランプ１４の明るさを調整することができる。
【００５１】
第一実施形態の光結合装置に代えて、第三実施形態の光結合装置を用いても同様の効果が得られる。尚、本実施形態では光結合装置１７と、トライアック１６及び整流回路４と、を別構成にしたがこれらを一体としたソリッドステートリレーとしてもよい。
【００５２】
また、上述した第二及び第四実施形態の光結合装置を図９（ｂ）のランプ照明装置に用いた場合についても同様な効果が得られる。この場合も、光結合装置と、トライアック１６を別構成にしたが、これらを一体としたソリッドステートリレーとしてもよい。
【００５３】
また、第一〜第四実施形態の光結合装置において、ゼロクロス機能フォトサイリスタまたはゼロクロス機能トライアックの受光感度をフォトサイリスタまたはフォトトライアックの受光感度の２倍より大きくすると、５万時間以上の連続使用が可能となる。一般に発光ダイオード１の光出力は、ハーフライフ５万時間（５万時間の連続使用で光出力が１／２に劣化する）であるため、５万時間までの連続使用を可能とするためには入力電流を光結合装置のトリガ電流の２倍以上に設定する必要がある。
【００５４】
従って、ゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックを連続使用において５万時間まで正常に動作させるために、入力電流ＩFの電流値Ｉ１をゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックのトリガ電流の２倍に設定する。
【００５５】
入力電流ＩFが電流値Ｉ１以下のときは非ゼロクロス機能のフォトサイリスタまたはフォトトライアックは動作してはいけないので、フォトサイリスタまたはフォトトライアックのトリガ電流はＩ１より大きくする必要がある。従って、ゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックの受光感度を非ゼロクロス機能のフォトサイリスタまたはフォトトライアックの受光感度の２倍より大きくする。
【００５６】
また、非ゼロクロス機能のフォトサイリスタまたはフォトトライアックを連続使用で５万時間まで正常に動作させるためには入力電流ＩFの電流値Ｉ２を、非ゼロクロス機能のフォトサイリスタまたはフォトトライアックのトリガ電流の２倍に設定する。尚、受光感度の製造上のバラツキ等を考慮して、ゼロクロス機能フォトサイリスタまたはゼロクロス機能フォトトライアックの受光感度を非ゼロクロス機能のフォトサイリスタまたはフォトトライアックの受光感度の３倍以上にすることが推奨される。
【００５７】
【発明の効果】
本発明によれば、受光手段は、両端子間に印加される電圧が零電圧近傍でのみスイッチング動作をする第１の受光手段と、該第１の受光手段に並列接続され両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作をする第２の受光手段と、を有するとともに、前記第１の受光手段の受光感度は前記第２の受光手段の受光感度より高いので、前記受光手段に入力する入力電流の値を可変することで、ゼロクロス機能と非ゼロクロス機能とを切り替えることができる。これにより、光結合装置を１つにすることができ、部品スペースや部品点数やコストの削減を図ることができる。また、従来の光結合装置に用いられていた受光手段を第１および第２の受光手段に用いることができ、新たなスイッチング手段を設ける必要がないので、簡単な構成となり低コスト化が図れる。
【００５８】
また、本発明によれば、前記第１の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第１のフォトサイリスタと、前記第１のフォトサイリスタの両端に印加される順方向電圧が所定値以上のときは前記第１のフォトサイリスタをオフ状態にするゼロクロス手段と、からなり、前記第２の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第２のフォトサイリスタであるので、光結合装置の出力側に供給される電圧の極性が順方向であれば光結合装置が動作し、上述した効果が得られる。
【００５９】
また、本発明によれば、前記第１の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第１のフォトトライアックと、前記第１のフォトトライアックの両端に印加される電圧の絶対値が所定値以上のときは前記第１のフォトトライアックをオフ状態にするゼロクロス手段と、からなり、前記第２の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第２のフォトトライアックであるので、光結合装置の出力側に供給される電圧の極性に関わらず、光結合装置が動作する。これにより、光結合装置の後段に整流手段を設ける必要がなくなるので、さらに部品スペースや部品点数やコストの削減を図ることができる。
【００６０】
また、本発明によれば、前記第１のフォトサイリスタと前記第２のフォトサイリスタとは、Ｐ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層を共通とするので、より一層部品スペースや部品点数やコストの削減を図ることができる。
【００６１】
また、本発明によれば、前記第１のフォトトライアックと前記第２のフォトトライアックとは、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層を共通とするので、より一層部品スペースや部品点数やコストの削減を図ることができる。
【００６２】
また、本発明によれば、前記第１の受光手段の受光感度を前記第２の受光手段の受光感度に対して２倍より大きくするので、前記発光手段の光出力が半減しても光結合装置は正常に動作する。これにより、５万時間以上の連続使用が可能となる。
【００６３】
また、本発明によれば、ソリッドステートリレーは、上述した光結合装置を備えているので、部品スペースの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明に係る第一実施形態の光結合装置の等価回路図である。
【図２】 本発明に係る第二実施形態の光結合装置の等価回路図である。
【図３】 本発明に係る第三実施形態の光結合装置の等価回路図である。
【図４】 本発明に係る第四実施形態の光結合装置の等価回路図である。
【図５】 従来の非ゼロクロス機能サイリスタ型の光結合装置の等価回路図である。
【図６】 従来のゼロクロス機能サイリスタ型の光結合装置の等価回路図である。
【図７】 従来の非ゼロクロス機能トライアック型の光結合装置の等価回路図である。
【図８】 従来のゼロクロス機能トライアック型の光結合装置の等価回路図である。
【図９】 ランプ照明装置の構成を示す図である。
【図１０】 従来の非ゼロクロス機能光結合装置において位相制御を行ったときの動作波形を示す図である。
【図１１】 本発明の光結合装置の動作波形を示す図である。
【図１２】 フォトサイリスタの構成を示す図である。
【図１３】 フォトトライアックの構成を示す図である。
【符号の説明】
１ 発光ダイオード
２ フォトサイリスタ
３ ゼロクロス機能フォトサイリスタ
５ フォトトライアック
８ ゼロクロス機能フォトトライアック
１１、１２、１３ 受光回路
１６ トライアック
Ｔ１〜Ｔ４ ＭＯＳトランジスタ
Claims (7)
- 入力側に発光手段を備え、出力側に前記発光手段からの光を受けてオン状態になる受光手段を備えた光結合装置において、
前記受光手段は、
両端子間に印加される電圧が零電圧近傍でのみスイッチング動作をする第１の受光手段と、
該第１の受光手段に並列接続され両端子間に印加される電圧が零電圧近傍以外でもスイッチング動作をする第２の受光手段と、
を有するとともに、
前記第１の受光手段の受光感度は前記第２の受光手段の受光感度より高いことを特徴とする光結合装置。 - 前記第１の受光手段は、
Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第１のフォトサイリスタと、
前記第１のフォトサイリスタの両端に印加される順方向電圧が所定値以上のときは前記第１のフォトサイリスタをオフ状態にするゼロクロス手段と、
からなり、
前記第２の受光手段は、Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層、及びＮ型エミッタ層からなる第２のフォトサイリスタである請求項１に記載の光結合装置。 - 前記第１の受光手段は、
第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第１のフォトトライアックと、
前記第１のフォトトライアックの両端に印加される電圧の絶対値が所定値以上のときは前記第１のフォトトライアックをオフ状態にするゼロクロス手段と、
からなり、
前記第２の受光手段は、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層、第１のＮ型エミッタ層、及び第２のＮ型エミッタ層からなる第２のフォトトライアックである請求項１に記載の光結合装置。 - 前記第１のフォトサイリスタと前記第２のフォトサイリスタとは、第１のＰ型エミッタ層、Ｎ型ベース層、及びＰ型ベース層を共通とする請求項２に記載の光結合装置。
- 前記第１のフォトトライアックと前記第２のフォトトライアックとは、第１のＰ型エミッタ兼ベース層、Ｎ型ベース層、第２のＰ型エミッタ兼ベース層を共通とする請求項３に記載の光結合装置。
- 前記第１の受光手段の受光感度を前記第２の受光手段の受光感度に対して２倍より大きくする請求項１〜５のいずれかに記載の光結合装置。
- 請求項１〜６のいずれかに記載の光結合装置を備えることを特徴とするソリッドステートリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295630A JP4090190B2 (ja) | 2000-09-28 | 2000-09-28 | 光結合装置及びそれを備えたソリッドステートリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295630A JP4090190B2 (ja) | 2000-09-28 | 2000-09-28 | 光結合装置及びそれを備えたソリッドステートリレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111044A JP2002111044A (ja) | 2002-04-12 |
| JP4090190B2 true JP4090190B2 (ja) | 2008-05-28 |
Family
ID=18778033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295630A Expired - Fee Related JP4090190B2 (ja) | 2000-09-28 | 2000-09-28 | 光結合装置及びそれを備えたソリッドステートリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4090190B2 (ja) |
-
2000
- 2000-09-28 JP JP2000295630A patent/JP4090190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111044A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629631B1 (en) | Method and system for improving start-up time of a light emitting diode (LED) driver at reduced input voltage | |
| US4745311A (en) | Solid-state relay | |
| JP2011003467A (ja) | 照明装置 | |
| US6949889B2 (en) | Wide input voltage range light emitting diode driver | |
| JPWO2005096480A1 (ja) | 電源装置および表示装置 | |
| CN204031553U (zh) | 一种led驱动电路及其软启动电路 | |
| JP4090190B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| JP7066060B2 (ja) | 駆動回路及び関連ランプ | |
| JP4677859B2 (ja) | Ｌｅｄ照明装置 | |
| CN106982492B (zh) | 一种具有过载保护电路的调光器 | |
| JP2006301804A (ja) | 突入電流低減回路 | |
| JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| JP2003338634A (ja) | 光結合回路およびこの光結合回路を用いたソリッドステートリレー | |
| CN110972356A (zh) | 驱动控制电路以及发光二极管的照明驱动电路 | |
| US11032896B2 (en) | Control apparatus for light emitting diodes | |
| KR200251383Y1 (ko) | 조명기구 | |
| JPH07112150B2 (ja) | 光トリガースイッチング回路 | |
| KR102349886B1 (ko) | 직류 과전압이 방지된 led 장치 | |
| JP3504168B2 (ja) | 光結合装置 | |
| JP2011003293A (ja) | ハイブリッドリレー | |
| JP2596957B2 (ja) | 光結合素子 | |
| JPH08298448A (ja) | ソリッドステート継電器 | |
| US20100073978A1 (en) | Bridge rectifier circuit with bipolar transistors | |
| US20120274226A1 (en) | Method and device for driving light-emitting diode | |
| JP2743874B2 (ja) | ソリッドステートリレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |