JPH08298448A - ソリッドステート継電器 - Google Patents

Abstract

(57)【要約】 【目的】フォトカプラを構成している受光制御素子がオ
ンされていなければ補助半導体スイッチング素子がオン
されることが無く、かつ、フォトカプラを構成する受光
制御素子に通流させる電流値を低減することが可能であ
るソリッドステート継電器を提供する。 【構成】ソリッドステート継電器（ＳＳＲ）１は、従来
例に対して、定電圧装置（定電圧ダイオード）３１，抵
抗素子３２を直列に接続して形成した定電圧発生回路装
置３、第２半導体制御素子（トランジスタ）４、抵抗素
子４２，４３の直列接続体として構成された第２抵抗直
列接続体４１、および抵抗素子２１を用い、フォトトラ
ンジスタ５２と抵抗素子２１とを電気的に互いに直列に
接続し、直列接続体２として構成するようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、動作信号の入力時に
交流電圧のゼロクロス点付近で主半導体スイッチング素
子の導通を行わせるゼロクロススイッチング機能を備え
るソリッドステート継電器に係わり、従来のソリッドス
テート継電器が持っている諸問題を解決する改良された
その構成に関する。

【０００２】

【従来の技術】負荷電流を半導体素子によって導通・遮
断を行うために、有接点式と比較して、長寿命，低騒
音，無保守などの特長を有するソリッドステート継電器
（以降、ＳＳＲと略称することがある。）が、モータ等
の誘導負荷，開閉頻度の多い負荷などに対して設置され
るスイッチ装置等として広く使用されている。この内、
半導体素子のオン時に発生するノイズを低減することが
可能であることなどにより、ゼロクロススイッチング機
能を備えるＳＳＲも使用されるようになっているてい
る。この種のＳＳＲが同じ出願人より出願され特公昭５
７−３０３３１号公報により公知となっている。以下
に、この特公昭５７−３０３３１号公報によるＳＳＲの
内容を基にして、従来例のハイブリッドスイッチを説明
する。

【０００３】図４は、従来例のソリッドステート継電器
を周辺装置と共に示すその回路図である。図４におい
て、９は、主半導体スイッチング素子であるトライアッ
ク８と、ダイオードをフルブリッジに結線して構成され
た整流回路装置７と、補助半導体スイッチング素子であ
るサイリスタ６と、第１半導体制御素子でありＮＰＮト
ランジスタであるトランジスタ６１と、第１抵抗直列接
続体６２と、抵抗素子６３，６４と、ダイオード６５
と、フォトカプラ５とを備えたＳＳＲである。ＳＳＲ９
の出力端９ａ，９ｂの間には負荷装置９２を介して交流
電源９１が接続されている。トライアック８は出力端９
ａ，９ｂの間に接続され、また、トライアック８の制御
極と出力端９ｂに接続された主極との間には、抵抗素子
８１が接続されている。

【０００４】整流回路装置７は、それぞれの入力端を出
力端９ａと抵抗素子８１の反出力端９ｂ側とに接続され
ている。サイリスタ６は、一方の主極であるカソードを
整流回路装置７のマイナス側の出力端にまた，他方の主
極であるアノードを整流回路装置７のプラス側の出力端
にそれぞれ接続されている。第１抵抗直列接続体６２
は、抵抗素子６２１と抵抗素子６２２の直列接続体とし
て構成され、抵抗素子６２１の反抵抗素子６２２側がサ
イリスタ６のカソードに、抵抗素子６２２の反抵抗素子
６２１側がサイリスタ６のアノードに、それぞれ接続さ
れている。トランジスタ６１は、コレクタをサイリスタ
６の制御極であるゲートに，エミッタをサイリスタ６の
カソードに接続され、その制御極であるベースを抵抗素
子６２１と抵抗素子６２２との接続点に接続されてい
る。

【０００５】フォトカプラ５は、発光素子である発光ダ
イオード５１と、受光制御素子であるフォトトランジス
タ５２とが互いに対となって構成されており、発光ダイ
オード５１の両主極のそれぞれは、信号入力端５ａ，５
ｂとにそれぞれ接続されている。フォトトランジスタ５
２の一方の主極であるエミッタはサイリスタ６のカソー
ドに、フォトトランジスタ５２の他方の主極であるコレ
クタは、コレクタ負荷である抵抗素子６４を介してサイ
リスタ６のアノードに、それぞれ接続されている。ダイ
オード６５は、そのアノードを抵抗素子６４とフォトト
ランジスタ５２のコレクタとの接続点に、そのカソード
を抵抗素子６２１と抵抗素子６２２との接続点に接続さ
れている。抵抗素子６３は、サイリスタ６のゲートに通
流する電流値を制限するための抵抗素子であり、サイリ
スタ６のゲートとアノードとの間に接続されている。

【０００６】前記の如く構成された従来例のＳＳＲ９
は、信号入力端５ａ，５ｂに入力信号が加えられていな
い条件においては、フォトトランジスタ５２はオフ状態
である。フォトトランジスタ５２がオフ状態であると、
抵抗素子６４中を通流する電流は、ダイオード６５を介
して抵抗素子６２１と抵抗素子６２２との接続点に供給
される。これにより、トランジスタ６１のベースには、
整流回路装置７の出力電圧が抵抗素子６４，６２１，６
２２により分圧されて印加される。したがって、整流回
路装置７の出力電圧値が予め定められた値以上である条
件であるならば、トランジスタ６１のベースの電位はト
ランジスタ６１がオン状態となるのに十分な値に達する
ことができ、トランジスタ６１はオン状態になる。

【０００７】トランジスタ６１がオン状態であると、抵
抗素子６３を介して整流回路装置７から供給された電流
はトランジスタ６１中を通流することになり、サイリス
タ６のゲートには供給されないので、サイリスタ６はオ
フ状態になる。抵抗素子６２１中およびトランジスタ６
１中を通流した電流は、合流して抵抗素子８１中を通流
して、トライアック８の制御極と出力端９ｂに接続され
た主極との間に電圧を与えることになる。ＳＳＲ９で
は、前記の合流した電流の値を極めて小さい値に設定
し、また、この電流によって抵抗素子８１に発生した電
圧ではトライアック８はオンされないように設定されて
いる。したがって、信号入力端５ａ，５ｂに入力信号が
加えられていない条件においては、トライアック８はオ
フ状態となっており、負荷装置９２中を通流する電流値
は極めて小さい値にされる。

【０００８】また、信号入力端５ａ，５ｂに入力信号が
加えられている条件においては、発光ダイオード５１が
発光することで、フォトトランジスタ５２はオン状態に
なる。フォトトランジスタ５２がオン状態になると、フ
ォトトランジスタ５２がオフ状態にある前記した場合と
は異なり、抵抗素子６４中を通流する電流はフォトトラ
ンジスタ５２中を通流することに変化する。このため
に、整流回路装置７の出力電圧は、抵抗素子６２１と抵
抗素子６２２とにより分圧されて、トランジスタ６１の
ベースに印加されることになる。この場合には、整流回
路装置７の出力電圧の瞬時値が予め定められた値以上に
あるならば、トランジスタ６１はオン状態になりトライ
アック８はオフ状態となる。

【０００９】ところで整流回路装置７の出力電圧は、出
力端９ａ，９ｂの間に加えられた前記の交流電圧が、整
流回路装置７により全波整流された電圧であるために、
各サイクル毎に正弦波状に変化する交流電圧値の変化に
従いその瞬時値は変化し、半サイクル毎に必ずゼロ
〔Ｖ〕となる。ＳＳＲ９では、抵抗素子６２１と抵抗素
子６２２とによる分圧比率は、整流回路装置７の出力電
圧の瞬時値がゼロ〔Ｖ〕付近の低い値になった時には、
トランジスタ６１はオフ状態になるように設定されてい
る。すなわち、抵抗素子６２１と抵抗素子６２２とは対
となって、後記するゼロクロススイッチング条件を決定
する回路素子であることになる。このために、整流回路
装置７の出力電圧の瞬時値がゼロ〔Ｖ〕付近の低い値の
場合には、トランジスタ６１はオフ状態になり、抵抗素
子６３を介して整流回路装置７から供給された電流はサ
イリスタ６のゲートに供給され、サイリスタ６はオン状
態になる。サイリスタ６がオン状態になると、交流電源
９１の電圧値と負荷装置９２のインピーダンス値との比
により値が定まる負荷電流がサイリスタ６を介して通流
を開始することになる。この負荷電流が通流すること
で、抵抗素子８１に大きな電圧が発生することになるの
で、トライアック８はオンされる。すなわち、トライア
ック８は、ＳＳＲ９においては、交流電源９１の電圧値
のゼロ〔Ｖ〕付近の低い値においてオンされる。このよ
うな交流電源９１の電圧値のゼロ〔Ｖ〕付近の低い値に
おいてオンされるトライアック８の動作のことは、一般
に、ゼロクロススイッチングと呼ばれている。

【００１０】

【発明が解決しようとする課題】前述した従来技術によ
るＳＳＲにおいては、負荷電流のスイッチングをトライ
アックなどの半導体スイッチング素子を用いてゼロクロ
ススイッチングにより行うようにすることで、有接点式
と比較して有利な継電器を提供することができている
が、まだ次記する問題点が残存している。すなわち、 ＳＳＲ９では、ＳＳＲの備えるべき機能から、信号入
力端５ａ，５ｂに入力信号が加えられていないことでフ
ォトトランジスタ５２がオフされている条件において
は、交流電源９１の投入操作が行われた場合であって
も、サイリスタ６がオン状態とならないようにする必要
が有る。このためには、前記したＳＳＲ９の構成、特
に、サイリスタ６とトランジスタ６１との接続関係にお
いては、サイリスタ６が動作状態になる前にトランジス
タ６１を動作状態にすることが必須のこととなる。この
ために、使用する半導体素子が限定され、その選定が困
難であり、ＳＳＲ９の製造原価が高価になるなどの問題
が有る。

【００１１】フォトカプラを構成しているフォトトラ
ンジスタを飽和領域でオン動作させるためには、フォト
トランジスタに通流させる電流Ｉ_F の値を、公知のごと
く、フォトトランジスタのコレクタ負荷に加わる電圧の
最大値Ｖ_m と、コレクタ負荷の抵抗値Ｒ_C とにより定ま
る所定値Ｉ_F0（式１を参照．）と同等値あるいはそれよ
りも大きい値に設定する必要が有る。

【００１２】

【数１】 Ｉ_F0＝（Ｖ_m ／Ｒ_C ）／ＣＴＲ ………………（１） ここでＣＴＲは、フォトカプラの発光素子と受光制御素
子との間の光伝達比である。

【００１３】ＳＳＲ９では、フォトカプラ５を構成して
いるフォトトランジスタ５２のコレクタ負荷となる抵抗
素子６４は、フォトトランジスタ５２のオフ時における
トランジスタ６１のオン条件を設定する回路要素の一つ
になっていることで、大きな抵抗値を選択することがで
きないという制約を抱えている。そうして、抵抗素子６
４には整流回路装置７の出力電圧がそのまま印加されて
いるので、フォトトランジスタ５２に通流する電流Ｉ_F
の値は大きな値にならざるをえないものであった。すな
わち、抵抗素子６４に加わる電圧Ｖ_m の値は、交流電源
９１の電圧値が２００〔Ｖ〕であるとすると、Ｖ_m ＝
（２^1/2 ）×２００≒２８０〔Ｖ〕である。ＣＴＲを１
とし、抵抗素子６４の抵抗値Ｒ₆₄を１００〔ｋΩ〕とす
ると、（式１）からＩ_F0＝２．８〔ｍＡ〕であり、フォ
トトランジスタ５２に通流させる電流Ｉ_F の値は、２．
８〔ｍＡ〕あるいはそれよりも大きい値に設定される必
要が有る。このために、フォトトランジスタ５２をオン
させるための信号入力端５ａ，５ｂに与える入力信号の
電流値は、大きい値に設定される必要が有った。

【００１４】この発明は、前述の従来技術の問題点に鑑
みなされたものであり、その目的は、フォトカプラを構
成している受光制御素子がオンされていなければ補助半
導体スイッチング素子がオンされることが無く、かつ、
フォトカプラを構成する受光制御素子に通流させる電流
値を低減することが可能であるソリッドステート継電器
を提供することにある。

【００１５】

【課題を解決するための手段】この発明では、前記の目
的は、 １）交流電源に対して負荷装置と互いに直列となる関係
で接続され，制御極を有する主半導体スイッチング素子
と、主半導体スイッチング素子の両主極のそれぞれにそ
れぞれの入力端が接続された整流回路装置と、整流回路
装置のそれぞれの出力端の間に接続され，制御極を有す
る補助半導体スイッチング素子と、互いに対となる発光
素子と受光制御素子とでなるフォトカプラと、複数の抵
抗素子が互いに電気的に直列に接続され，整流回路装置
の出力端からの電圧を入力する第１抵抗直列接続体と、
補助半導体スイッチング素子が持つ制御極と一方の主極
との間にそれぞれの主極が接続され，制御極が第１抵抗
直列接続体を構成する抵抗素子相互間の接続点に接続さ
れた第１半導体制御素子とを備え、第１半導体制御素子
がオフされると補助半導体スイッチング素子がオンさ
れ、これによって主半導体スイッチング素子がオンされ
てなるソリッドステート継電器において、整流回路装置
の出力端からの電圧を入力して，この電圧の最大電圧値
よりも低い値の定電圧を発生する定電圧装置と、定電圧
装置の出力端に接続された抵抗素子とを備え、受光制御
素子は、前記の抵抗素子と補助半導体スイッチング素子
が有する制御極との間に接続されてなる構成とするこ
と、または、 ２）前記１項に記載の手段において、定電圧装置の出力
端に接続された抵抗素子と受光制御素子との接続点と，
補助半導体スイッチング素子の一方の主極との間に接続
され，複数の抵抗素子が互いに電気的に直列に接続され
た第２抵抗直列接続体と、補助半導体スイッチング素子
が持つ制御極と一方の主極との間にそれぞれの主極が接
続され，制御極が第２抵抗直列接続体を構成する抵抗素
子相互間の接続点に接続された第２半導体制御素子とを
備えた構成とすること、または、 ３）前記１項に記載の手段において、定電圧装置の出力
端に接続された抵抗素子と受光制御素子との接続点と，
補助半導体スイッチング素子の一方の主極との間に接続
され，複数の抵抗素子が互いに電気的に直列に接続され
た第２抵抗直列接続体と、第１抵抗直列接続体に代え
て，補助半導体スイッチング素子が持つ他方の主極と第
２抵抗直列接続体を構成する抵抗素子相互間の接続点と
の間に接続された抵抗素子とを備えると共に、第１半導
体制御素子が持つ制御極を前記の第２抵抗直列接続体を
構成する抵抗素子相互間の接続点に接続してなる構成と
すること、さらにまたは、 ４）前記１項に記載の手段において、第１抵抗直列接続
体の代わりに，定電圧装置が発生する電圧を直接入力す
る，複数の抵抗素子が互いに電気的に直列に接続された
第２抵抗直列接続体を備えると共に、第１半導体制御素
子が持つ制御極を前記の第２抵抗直列接続体を構成する
抵抗素子相互間の接続点に接続してなる構成とするこ
と、により達成される。

【００１６】

【作用】この発明においては、ソリッドステート継電器
において、 （１）整流回路装置の出力端からの電圧を入力して，こ
の電圧の最大電圧値よりも低い値の定電圧を発生する定
電圧装置と、定電圧装置の出力端に接続された抵抗素子
とを備え、受光制御素子は、前記の抵抗素子と補助半導
体スイッチング素子が有する制御極との間に接続されて
なる構成とすることにより、定電圧装置の出力端に接続
された抵抗素子、フォトカプラを構成している受光制御
素子および補助半導体スイッチング素子が有する制御極
とは、互いに電気的に直列となる関係で接続されること
になる。これにより、受光制御素子がオンされていなけ
れば、補助半導体スイッチング素子が有する制御極に電
流が通流されないことになるので、受光制御素子がオフ
している条件においては、交流電源の投入時を含めて、
補助半導体スイッチング素子はオンされないことにな
る。また、受光制御素子がオンされている場合には、受
光制御素子のコレクタ負荷は定電圧装置の出力端に接続
された抵抗素子が果たすことになり、受光制御素子とこ
の抵抗素子との直列接続回路には、定電圧装置により得
られる，整流回路装置の出力端からの電圧の最大電圧値
よりも低い値の電圧が加わることになるので、前記（式
１）の関係により、Ｉ_F0値を低減することが可能とな
る。また、 （２）前記（１）項において、定電圧装置の出力端に接
続された抵抗素子と受光制御素子との接続点と，補助半
導体スイッチング素子の一方の主極との間に接続され，
複数の抵抗素子が互いに電気的に直列に接続された第２
抵抗直列接続体と、補助半導体スイッチング素子が持つ
制御極と一方の主極との間にそれぞれの主極が接続さ
れ，制御極が第２抵抗直列接続体を構成する抵抗素子相
互間の接続点に接続された第２半導体制御素子とを備え
た構成とすることにより、第２抵抗直列接続体は、定電
圧装置の出力端に接続された抵抗素子を介して定電圧装
置が発生する電圧を入力し、この電圧を分圧したうえで
第２半導体制御素子の制御極に与えている。これによ
り、フォトカプラを構成している受光制御素子がオフし
ている場合には、補助半導体スイッチング素子が有する
制御極と一方の主極との間は、第２半導体制御素子によ
り短絡されることになる。したがって、前記（１）項に
おける作用を発揮しながら、補助半導体スイッチング素
子を、受光制御素子のオフ時であっても、外来ノイズか
ら保護することが可能となる。

【００１７】（３）前記（１）項において、定電圧装置
の出力端に接続された抵抗素子と受光制御素子との接続
点と，補助半導体スイッチング素子の一方の主極との間
に接続され，複数の抵抗素子が互いに電気的に直列に接
続された第２抵抗直列接続体と、第１抵抗直列接続体に
代えて，補助半導体スイッチング素子が持つ他方の主極
と第２抵抗直列接続体を構成する抵抗素子相互間の接続
点との間に接続された抵抗素子とを備えると共に、第１
半導体制御素子が持つ制御極を前記の第２抵抗直列接続
体を構成する抵抗素子相互間の接続点に接続してなる構
成とすることにより、第２抵抗直列接続体は、前記
（２）項における第２抵抗直列接続体と同一の作用を補
助半導体スイッチング素子に与え、また、補助半導体ス
イッチング素子が持つ他方の主極と第２抵抗直列接続体
を構成する抵抗素子相互間の接続点との間に接続された
抵抗素子と、第２抵抗直列接続体を構成する抵抗素子の
内の，第１半導体制御素子が持つ一方の主極側に接続さ
れた抵抗素子とは、主半導体スイッチング素子のゼロク
ロススイッチング条件を決定する回路素子の役目を果た
すことになる。これにより、前記（１）項および前記
（２）項と同等の作用を発揮しながら、第２半導体制御
素子と一部の抵抗素子を省略することが可能となる。

【００１８】（４）前記（１）項において、第１抵抗直
列接続体の代わりに，定電圧装置が発生する電圧を直接
入力する，複数の抵抗素子が互いに電気的に直列に接続
された第２抵抗直列接続体を備えると共に、第１半導体
制御素子が持つ制御極を前記の第２抵抗直列接続体を構
成する抵抗素子相互間の接続点に接続してなる構成とす
ることにより、第２抵抗直列接続体は、主半導体スイッ
チング素子のゼロクロススイッチング条件を決定する回
路素子の役目を果たすことになる。これにより、前記
（３）項と同等の作用を発揮しながら、前記（３）項と
比較して、さらに一部の抵抗素子を省略することが可能
となる。

【００１９】

【実施例】以下この発明の実施例を図面を参照して詳細
に説明する。 実施例１；図１は、請求項１，２に対応するこの発明の
一実施例によるソリッドステート継電器を示すその回路
図である。図１において、図４に示した従来例によるＳ
ＳＲと同一部分には同じ符号を付し、その説明を省略す
る。なお、図１中には、図４で付した符号については、
代表的な符号のみを記した。

【００２０】図１において、１は、図４に示した従来例
によるＳＳＲ９に対して、定電圧発生回路装置３、第２
半導体制御素子でありＮＰＮトランジスタであるトラン
ジスタ４、第２抵抗直列接続体４１、抵抗素子２１とを
用い、抵抗素子６３，６４とダイオード６５の使用を止
めると共に、フォトトランジスタ５２と抵抗素子２１と
を電気的に互いに直列に接続し，直列接続体２として構
成するようにしたＳＳＲである。

【００２１】定電圧発生回路装置３は、定電圧装置であ
る定電圧ダイオード３１と、抵抗素子３２とを、図示し
たごとく電気的に互いに直列に接続して形成している。
定電圧ダイオード３１は、整流回路装置７から出力され
る電圧の最大値Ｖ_m に対して、大幅に低い値のツェナー
電圧値Ｖ_Z （例えば、最大値Ｖ_m が２８０〔Ｖ〕である
のに対して，６〔Ｖ〕のＶ_Z ）を持っている。定電圧発
生回路装置３は、抵抗素子３２側で整流回路装置７のプ
ラス側の出力端に、定電圧ダイオード３１のカソード側
で整流回路装置７のマイナス側の出力端に、それぞれ接
続されている。直列接続体２は、抵抗素子２１側で定電
圧発生回路装置３の抵抗素子３２と定電圧ダイオード３
１との接続点に、フォトトランジスタ５２のエミッタ側
でサイリスタ６のゲートに接続されている。トランジス
タ４は、エミッタをサイリスタ６のカソードに、コレク
タをサイリスタ６のゲートに、また、制御極であるベー
スを抵抗素子４２と抵抗素子４３との接続点に接続され
ている。第２抵抗直列接続体４１は、抵抗素子４２と抵
抗素子４３の直列接続体として構成され、抵抗素子４３
の反抵抗素子４２側でフォトトランジスタ５２のコレク
タ側に、抵抗素子４２の反抵抗素子４３側でサイリスタ
６のカソードに、それぞれ接続されている。

【００２２】図１に示す実施例では前述の構成としたの
で、抵抗素子２１，フォトトランジスタ５２およびサイ
リスタ６のゲートは、互いに電気的に直列となる関係で
接続されることになる。このため、フォトトランジスタ
５２がオフしている条件においては、サイリスタ６のゲ
ートにゲート電流が通流されないことになるので、図示
しない交流電源（前記の図４中に示した交流電源９１で
ある。）の投入操作時を含めて、サイリスタ６はオンさ
れないことになる。従来例のＳＳＲ９の場合には、フォ
トトランジスタ５２のオフ時には交流電源の投入操作時
であってもサイリスタ６をオンさせないようにするため
に、使用する半導体素子が限定される不都合が有ったの
であるが、この発明によるＳＳＲ１では前記したことに
より、使用する半導体素子の限定を不要にすることが可
能となるのである。

【００２３】また、フォトトランジスタ５２がオンされ
ている場合には、フォトトランジスタ５２のコレクタ負
荷は抵抗素子２１が果たすことになる。そうして、フォ
トトランジスタ５２と抵抗素子２１との直列接続体２に
は、定電圧ダイオード３１で得られた６〔Ｖ〕の電圧が
加わることになるので、前記（式１）の関係により、Ｉ
_F0値を低減することが可能となる。すなわち、ＳＳＲ１
では、ＣＴＲを１とし、抵抗素子２１の抵抗値Ｒ₂₁を５
６〔ｋΩ〕とすると、（式１）からＩ_F0＝０．１〔ｍ
Ａ〕であり、フォトトランジスタ５２に通流させる電流
Ｉ_F の値は、０．１〔ｍＡ〕あるいはそれよりも若干大
きい値に設定されればよいことになる。このＩ_F0の値
は、ＳＳＲ９の場合のＩ_F0値の２．８〔ｍＡ〕に対し
て、１／２８と大幅に低減することができている。

【００２４】さらにＳＳＲ１では、フォトトランジスタ
５２がオフされている状態では、トランジスタ４のベー
スには、定電圧ダイオード３１のＶ_Z 値を、「抵抗素子
４２の抵抗値」／（「抵抗素子４２の抵抗値」＋「抵抗
素子４３の抵抗値」＋「抵抗素子２１の抵抗値」）で按
分した電位が印加される。これにより、サイリスタ６の
ゲートとカソードの間は、オンされたトランジスタ４に
よって短絡されることで、外来ノイズに対するｄＶ／ｄ
ｔ耐量を保持することが可能となる。なお、フォトトラ
ンジスタ５２がオンされた状態では、トランジスタ４は
そのベース電位が低下することになるので、オフされ
る。したがって、トランジスタ４が存在してもトランジ
スタ６１の動作を妨げることは無いのである。

【００２５】実施例１における今までの説明では、ＳＳ
Ｒは、トランジスタ４と第２抵抗直列接続体４１とを備
えるとしてきたが、これに限定されるものではなく、例
えば、外来ノイズ対策が別途施されたＳＳＲにおいて
は、トランジスタ４と第２抵抗直列接続体４１とを必ず
しも備える必要は無いものである。 実施例２；図２は、請求項１，３に対応するこの発明の
一実施例によるソリッドステート継電器を示すその回路
図である。図２において、図１に示した請求項１，２に
対応するこの発明の一実施例によるＳＳＲ、および、図
４に示した従来例によるＳＳＲと同一部分には同じ符号
を付し、その説明を省略する。なお、図２中には、図
１，図４で付した符号については、代表的な符号のみを
記した。

【００２６】図２において、１Ａは、図１に示したこの
発明によるＳＳＲ１に対して、第１抵抗直列接続体６
２，トランジスタ４の使用を止めると共に、抵抗素子４
９を用いるようにしたＳＳＲである。抵抗素子４９は、
整流回路装置７のプラス側の出力端と、抵抗素子４２と
抵抗素子４３の接続点との間に接続されている。また、
トランジスタ６１のベースも、抵抗素子４２と抵抗素子
４３との接続点に接続されている。

【００２７】図２に示す実施例では前述の構成としたの
で、フォトトランジスタ５２がオンされている条件で
は、トランジスタ６１のベース電位は、抵抗素子４９と
抵抗素子４２との抵抗素子直列回路と整流回路装置７の
出力電圧とで主として定まっている。すなわち、ＳＳＲ
１Ａでは、抵抗素子４９と抵抗素子４２とが、ゼロクロ
ススイッチング条件を決定する主たる回路素子であるこ
とになる。そうして、従来例に対してＩ_F0値を大幅に低
減することができることはＳＳＲ１と同等である。

【００２８】また、フォトトランジスタ５２がオフされ
ている場合には、抵抗素子４９中を通流した電流と，抵
抗素子２１中を通流した電流とが、抵抗素子４２中を通
流することになるので、整流回路装置７の出力電圧の同
一瞬時値におけるトランジスタ６１のベース電位は、フ
ォトトランジスタ５２がオンされている場合よりも高め
られることになる。これにより、フォトトランジスタ５
２のオフ時におけるサイリスタ６に対する外来ノイズの
保護を、トランジスタ６１によってＳＳＲ１の場合と同
等に行うことが可能となる。なお、使用する半導体素子
の限定を不要にすることが可能となることは、ＳＳＲ１
の場合と全く同等である。

【００２９】そうして、ＳＳＲ１Ａにおいては、ＳＳＲ
１と同等の作用・効果を得ながらも、ＳＳＲ１に対し
て、トランジスタ４と抵抗素子６２１を省略することが
可能となる。 実施例３；図３は、請求項１，４に対応するこの発明の
一実施例によるソリッドステート継電器を示すその回路
図である。図３において、図１に示した請求項１，２に
対応するこの発明の一実施例によるＳＳＲ、図２に示し
た請求項１，３に対応するこの発明の一実施例によるＳ
ＳＲ、および、図４に示した従来例によるＳＳＲと同一
部分には同じ符号を付し、その説明を省略する。なお、
図３中には、図１，図２，図４で付した符号について
は、代表的な符号のみを記した。

【００３０】図３において、１Ｂは、図２に示したこの
発明によるＳＳＲ１Ａに対して、抵抗素子４９の使用を
止めるようにしたＳＳＲである。ただしＳＳＲ１Ｂにお
いては、第２抵抗直列接続体４１を構成する抵抗素子４
３は、その反抵抗素子４２側で、定電圧発生回路装置３
の抵抗素子３２と定電圧ダイオード３１との接続点に接
続されることになる。

【００３１】図３に示す実施例では前述の構成としたの
で、フォトトランジスタ５２がオフされている場合に
は、トランジスタ６１のベースには、定電圧ダイオード
３１のツェナー電圧値Ｖ_Z と第２抵抗直列接続体４１と
で定まる電位が与えられ、トランジスタ６１はオンす
る。これにより、フォトトランジスタ５２のオフ時にお
けるサイリスタ６に対する外来ノイズの保護を、トラン
ジスタ６１によってＳＳＲ１の場合と同等に行うことが
可能となる。そうして、使用する半導体素子の限定を不
要にすることが可能となることも、ＳＳＲ１，ＳＳＲ１
Ａの場合と全く同等である。

【００３２】また、フォトトランジスタ５２がオンされ
ている条件においては、整流回路装置７の出力電圧の瞬
時値が高い場合には、トランジスタ６１はオンし、した
がってサイリスタ６はオフされる。そうして、整流回路
装置７の出力電圧の瞬時値が順次低下し、定電圧ダイオ
ード３１の電圧値がツェナー電圧値Ｖ_Z よりも低くな
り、トランジスタ６１のベース電位がゼロクロススイッ
チング条件に到達すると、トランジスタ６１はオフす
る。トランジスタ６１がオフすることにより、サイリス
タ６のゲートには、直列接続体２を通じてゲート電流が
供給されることで、サイリスタ６はオンする。すなわ
ち、ＳＳＲ１Ｂでは、定電圧ダイオード３１，抵抗素子
４２，抵抗素子４３とが、ゼロクロススイッチング条件
を決定する回路素子であることになる。なお、従来例に
対してＩ_F0値を大幅に低減することができることは、Ｓ
ＳＲ１，ＳＳＲ１Ａの場合と同等である。

【００３３】そうして、ＳＳＲ１Ｂにおいては、ＳＳＲ
１，ＳＳＲ１Ａと同等の作用・効果を得ながらも、ＳＳ
Ｒ１Ａに対して、さらに抵抗素子４９を省略することが
可能となるのである。

【００３４】

【発明の効果】この発明においては、前記の課題を解決
するための手段の項で述べた構成とすることにより、次
記する効果を奏する。 フォトカプラを構成している受光制御素子がオフして
いる条件においては、交流電源の投入時を含めて、補助
半導体スイッチング素子はオンされないことになるの
で、使用する半導体素子が限定される問題が解消され、
ＳＳＲの製造原価を低減することが可能となる。

【００３５】また、受光制御素子がオンしている条件
においては、受光制御素子のコレクタ負荷は定電圧装置
の出力端に接続された抵抗素子が果たすことになる。そ
うして、この抵抗素子と受光制御素子との直列接続回路
には、定電圧装置により得られる低い値の電圧が加わる
ことになるので、Ｉ_F0値を低減することが可能となる。
これにより、フォトカプラに与える入力信号の電流値の
低減が可能であることで、入力信号を生成する回路装置
を容易に作成することが可能になる。

【００３６】課題を解決するための手段の項の（２）
〜（４）項による構成とすることにより、前記，項
による効果を得ながら、使用する回路素子数を削減する
ことが可能となり、ＳＳＲの製造原価のさらなる低減を
達成することが可能となる。

【図面の簡単な説明】

【図１】請求項１，２に対応するこの発明の一実施例に
よるソリッドステート継電器を示すその回路図

【図２】請求項１，３に対応するこの発明の一実施例に
よるソリッドステート継電器を示すその回路図

【図３】請求項１，４に対応するこの発明の一実施例に
よるソリッドステート継電器を示すその回路図

【図４】従来例のソリッドステート継電器を周辺装置と
共に示すその回路図

【符号の説明】

１ ソリッドステート継電器（ＳＳＲ） ２ 直列接続体 ２１ 抵抗素子 ３ 定電圧発生回路装置 ３１ 定電圧装置（定電圧ダイオード） ３２ 抵抗素子 ４ 第２半導体制御素子（トランジスタ） ４１ 第２抵抗直列接続体 ４２ 抵抗素子 ４３ 抵抗素子 ５２ フォトトランジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】交流電源に対して負荷装置と互いに直列と
   なる関係で接続され，制御極を有する主半導体スイッチ
   ング素子と、主半導体スイッチング素子の両主極のそれ
   ぞれにそれぞれの入力端が接続された整流回路装置と、
   整流回路装置のそれぞれの出力端の間に接続され，制御
   極を有する補助半導体スイッチング素子と、互いに対と
   なる発光素子と受光制御素子とでなるフォトカプラと、
   複数の抵抗素子が互いに電気的に直列に接続され，整流
   回路装置の出力端からの電圧を入力する第１抵抗直列接
   続体と、補助半導体スイッチング素子が持つ制御極と一
   方の主極との間にそれぞれの主極が接続され，制御極が
   第１抵抗直列接続体を構成する抵抗素子相互間の接続点
   に接続された第１半導体制御素子とを備え、第１半導体
   制御素子がオフされると補助半導体スイッチング素子が
   オンされ、これによって主半導体スイッチング素子がオ
   ンされてなるソリッドステート継電器において、 整流回路装置の出力端からの電圧を入力して，この電圧
   の最大電圧値よりも低い値の定電圧を発生する定電圧装
   置と、定電圧装置の出力端に接続された抵抗素子とを備
   え、受光制御素子は、前記の抵抗素子と補助半導体スイ
   ッチング素子が有する制御極との間に接続されてなるこ
   とを特徴とするソリッドステート継電器。
2. 【請求項２】請求項１に記載のソリッドステート継電器
   において、 定電圧装置の出力端に接続された抵抗素子と受光制御素
   子との接続点と，補助半導体スイッチング素子の一方の
   主極との間に接続され，複数の抵抗素子が互いに電気的
   に直列に接続された第２抵抗直列接続体と、補助半導体
   スイッチング素子が持つ制御極と一方の主極との間にそ
   れぞれの主極が接続され，制御極が第２抵抗直列接続体
   を構成する抵抗素子相互間の接続点に接続された第２半
   導体制御素子とを備えたことを特徴とするソリッドステ
   ート継電器。
3. 【請求項３】請求項１に記載のソリッドステート継電器
   において、 定電圧装置の出力端に接続された抵抗素子と受光制御素
   子との接続点と，補助半導体スイッチング素子の一方の
   主極との間に接続され，複数の抵抗素子が互いに電気的
   に直列に接続された第２抵抗直列接続体と、第１抵抗直
   列接続体に代えて，補助半導体スイッチング素子が持つ
   他方の主極と第２抵抗直列接続体を構成する抵抗素子相
   互間の接続点との間に接続された抵抗素子とを備えると
   共に、第１半導体制御素子が持つ制御極を前記の第２抵
   抗直列接続体を構成する抵抗素子相互間の接続点に接続
   してなることを特徴とするソリッドステート継電器。
4. 【請求項４】請求項１に記載のソリッドステート継電器
   において、 第１抵抗直列接続体の代わりに，定電圧装置が発生する
   電圧を直接入力する，複数の抵抗素子が互いに電気的に
   直列に接続された第２抵抗直列接続体を備えると共に、
   第１半導体制御素子が持つ制御極を前記の第２抵抗直列
   接続体を構成する抵抗素子相互間の接続点に接続してな
   ることを特徴とするソリッドステート継電器。