JPH088702A - ディジタル入力回路 - Google Patents
ディジタル入力回路Info
- Publication number
- JPH088702A JPH088702A JP14195094A JP14195094A JPH088702A JP H088702 A JPH088702 A JP H088702A JP 14195094 A JP14195094 A JP 14195094A JP 14195094 A JP14195094 A JP 14195094A JP H088702 A JPH088702 A JP H088702A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- digital input
- voltage
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 安定度を可及的に高くする。
【構成】 ディジタル入力信号を電圧として受取る第１
および第２の入力端子６，８と、ディジタル入力信号に
よって流れる電流を制限するための第１の抵抗素子Ｒ1
と、この第１の抵抗素子と直列に接続される第２の抵抗
素子Ｒ2 と、この第２の抵抗素子の両端の電圧値に基づ
いてディジタル入力信号のオン、オフ状態を検知するオ
ン／オフ検知手段１０と、第２の抵抗素子に流れる電流
を検出する電流検出手段１５と、この電流検出手段によ
って検出された電流値に基づいてオン、オフ動作を行
い、オン動作を行っている場合に第１および第２の入力
端子からみた入力インピーダンスを低く、オフ動作を行
っている場合には入力インピーダンスを高くなるように
するスイッチ手段Ｒ3 ，Ｓ1 と、を備えたことを特徴と
する。
および第２の入力端子６，８と、ディジタル入力信号に
よって流れる電流を制限するための第１の抵抗素子Ｒ1
と、この第１の抵抗素子と直列に接続される第２の抵抗
素子Ｒ2 と、この第２の抵抗素子の両端の電圧値に基づ
いてディジタル入力信号のオン、オフ状態を検知するオ
ン／オフ検知手段１０と、第２の抵抗素子に流れる電流
を検出する電流検出手段１５と、この電流検出手段によ
って検出された電流値に基づいてオン、オフ動作を行
い、オン動作を行っている場合に第１および第２の入力
端子からみた入力インピーダンスを低く、オフ動作を行
っている場合には入力インピーダンスを高くなるように
するスイッチ手段Ｒ3 ，Ｓ1 と、を備えたことを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は外部ディジタル信号のオ
ン、オフ状態を検出するためのディジタル入力回路に関
するもので、主にプログラマブルコントローラに用いら
れるものである。
ン、オフ状態を検出するためのディジタル入力回路に関
するもので、主にプログラマブルコントローラに用いら
れるものである。
【０００２】
【従来の技術】従来のディジタル入力回路の構成を図７
に示す。このディジタル入力回路は、例えば電源２およ
びスイッチ４によって生成された外部からのディジタル
信号を電流制限抵抗Ｒ1 を介して取込む。そして上記外
部からのディジタル信号が例えば“１”の場合に抵抗Ｒ
1 と直列に接続された抵抗Ｒ2 を流れる電流が増大して
抵抗Ｒ2 の両端の電圧が所定のレベル（しきい値）を越
えると、この抵抗Ｒ2 に並列に接続された、フォトカプ
ラ１０の発光ダイオード１０ａにも電流が流れ、フォト
カプラ１０のトランジスタ１０ｂがオンし、これにより
外部からのディジタル信号の値が“１”であることの検
出が行われる。
に示す。このディジタル入力回路は、例えば電源２およ
びスイッチ４によって生成された外部からのディジタル
信号を電流制限抵抗Ｒ1 を介して取込む。そして上記外
部からのディジタル信号が例えば“１”の場合に抵抗Ｒ
1 と直列に接続された抵抗Ｒ2 を流れる電流が増大して
抵抗Ｒ2 の両端の電圧が所定のレベル（しきい値）を越
えると、この抵抗Ｒ2 に並列に接続された、フォトカプ
ラ１０の発光ダイオード１０ａにも電流が流れ、フォト
カプラ１０のトランジスタ１０ｂがオンし、これにより
外部からのディジタル信号の値が“１”であることの検
出が行われる。
【０００３】
【発明が解決しようとする課題】このような従来のディ
ジタル入力回路においては、外部からのディジタル入力
信号の値がしきい値近辺にある場合には検出動作が不安
定になり、また解放等のオフ状態にディジタル入力信号
がある場合には、外部配線上に誘導されるノイズ等の影
響を受けてディジタル入力回路の出力が不安定となると
いう問題があった。
ジタル入力回路においては、外部からのディジタル入力
信号の値がしきい値近辺にある場合には検出動作が不安
定になり、また解放等のオフ状態にディジタル入力信号
がある場合には、外部配線上に誘導されるノイズ等の影
響を受けてディジタル入力回路の出力が不安定となると
いう問題があった。
【０００４】本発明は上記事情を考慮してなされたもの
であって、安定度が可及的に高いディジタル入力回路を
提供することを目的とする。
であって、安定度が可及的に高いディジタル入力回路を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるディジタル
入力回路は、ディジタル入力信号を電圧として受取る第
１および第２の入力端子と、前記ディジタル入力信号に
よって流れる電流を制限するための第１の抵抗素子と、
この第１の抵抗素子と直列に接続される第２の抵抗素子
と、この第２の抵抗素子の両端の電圧値に基づいて前記
ディジタル入力信号のオン、オフ状態を検知するオン／
オフ検知手段と、前記第２の抵抗素子に流れる電流を検
出する電流検出手段と、この電流検出手段によって検出
された電流値に基づいてオン、オフ動作を行い、オン動
作を行っている場合に前記第１および第２の入力端子か
らみた入力インピーダンスを低く、オフ動作を行ってい
る場合には前記入力インピーダンスを高くなるようにす
るスイッチ手段と、を備えたことを特徴とする。
入力回路は、ディジタル入力信号を電圧として受取る第
１および第２の入力端子と、前記ディジタル入力信号に
よって流れる電流を制限するための第１の抵抗素子と、
この第１の抵抗素子と直列に接続される第２の抵抗素子
と、この第２の抵抗素子の両端の電圧値に基づいて前記
ディジタル入力信号のオン、オフ状態を検知するオン／
オフ検知手段と、前記第２の抵抗素子に流れる電流を検
出する電流検出手段と、この電流検出手段によって検出
された電流値に基づいてオン、オフ動作を行い、オン動
作を行っている場合に前記第１および第２の入力端子か
らみた入力インピーダンスを低く、オフ動作を行ってい
る場合には前記入力インピーダンスを高くなるようにす
るスイッチ手段と、を備えたことを特徴とする。
【０００６】
【作用】このように構成された本発明のディジタル入力
回路によれば、スイッチ手段がオン動作を行っていると
きは入力インピーダンスが低くなるため、ディジタル入
力信号がオフ状態の場合にスイッチ手段をオン動作させ
れば、ディジタル入力回路の感度は低くなる。これによ
り外部配線上に誘導されるノイズ等の影響をほとんど受
けず、安定度を従来の場合に比べて高くすることができ
る。
回路によれば、スイッチ手段がオン動作を行っていると
きは入力インピーダンスが低くなるため、ディジタル入
力信号がオフ状態の場合にスイッチ手段をオン動作させ
れば、ディジタル入力回路の感度は低くなる。これによ
り外部配線上に誘導されるノイズ等の影響をほとんど受
けず、安定度を従来の場合に比べて高くすることができ
る。
【０００７】
【実施例】本発明にディジタル入力回路の第１の実施例
の構成を図１に示す。この実施例のディジタル入力回路
は図７に示す従来のディジタル入力回路において、電流
検出器１５と、抵抗Ｒ3 と、スイッチＳ1 とを新たに設
けたものである。抵抗Ｒ3の一端が抵抗Ｒ1 と抵抗Ｒ2
の接続点に接続され、他端がスイッチＳ1 の一端に接続
されている。そして電流検出器１５の一端が抵抗Ｒ
2 の、抵抗Ｒ1 との接続点とは異なる端部に接続され、
他端がスイッチＳ1 の他端に接続されている。したがっ
て電流検出器１５は抵抗Ｒ2 および発光ダイオード１０
ａを流れる電流を検出するものであって、所定値以上の
電流を検出した場合にスイッチＳ1 に指令信号を送出す
る。なお、抵抗Ｒ1 の、抵抗Ｒ2 との接続点とは異なる
端部はディジタル入力回路の一方の入力端子６に接続さ
れ、スイッチＳ1 および電流検出器１５の他端はディジ
タル入力回路の他方の入力端子８に接続されている。そ
して、スイッチＳ1 は通常時は閉状態であって、電流検
出器１５から指令信号を受けている場合に開状態とな
る。
の構成を図１に示す。この実施例のディジタル入力回路
は図７に示す従来のディジタル入力回路において、電流
検出器１５と、抵抗Ｒ3 と、スイッチＳ1 とを新たに設
けたものである。抵抗Ｒ3の一端が抵抗Ｒ1 と抵抗Ｒ2
の接続点に接続され、他端がスイッチＳ1 の一端に接続
されている。そして電流検出器１５の一端が抵抗Ｒ
2 の、抵抗Ｒ1 との接続点とは異なる端部に接続され、
他端がスイッチＳ1 の他端に接続されている。したがっ
て電流検出器１５は抵抗Ｒ2 および発光ダイオード１０
ａを流れる電流を検出するものであって、所定値以上の
電流を検出した場合にスイッチＳ1 に指令信号を送出す
る。なお、抵抗Ｒ1 の、抵抗Ｒ2 との接続点とは異なる
端部はディジタル入力回路の一方の入力端子６に接続さ
れ、スイッチＳ1 および電流検出器１５の他端はディジ
タル入力回路の他方の入力端子８に接続されている。そ
して、スイッチＳ1 は通常時は閉状態であって、電流検
出器１５から指令信号を受けている場合に開状態とな
る。
【０００８】次にこの第１の実施例の動作を図２を参照
して説明する。入力端子６，８に印加される入力電圧Ｖ
I が零から増加していっても、電流検出器１５が指令信
号を出力するまではスイッチＳ1 は閉（オン）状態であ
り、このディジタル入力回路の入力端子６，８から見た
入力インピーダンスは低い状態となっている（図２
（ｂ）参照）。このため抵抗Ｒ2 の両端の電圧は低く、
フォトカプラ１０の発光ダイオード１０ａは非導通状態
となっている。この状態で入力電圧ＶI が更に上昇し、
電流検出器１５の検出電流が所定値ＩI になると（時刻
ｔ1 ）、電流検出器１５が指令信号が出力され、スイッ
チＳ1 が開状態になる。すると、入力インピーダンスは
高くなり（図２（ｂ）参照）、これにより、抵抗Ｒ2 の
両端にかかる電圧は上昇して発光ダイオード１０ａは導
通状態となり、電流検出器１５によって検出される検出
電流ＩCSはＩ1 からＩ2 に変化することになる（図２
（ｃ）参照）。その後、更に入力電圧ＶI が上昇する
と、抵抗Ｒ2 の両端の電位差も上昇し、電流検出器１５
によって検出される検出電流ＩCSも上昇する。そして入
力電圧ＶI が時刻ｔ2 において一定になると、検出電流
ＩCSも一定になる（図２（ａ），（ｃ）参照）。なお、
この間、検出電流ＩCSは所定値Ｉ1 以上となっているの
でスイッチＳ1 は開（オフ）状態となっている（図２
（ｂ）参照）。
して説明する。入力端子６，８に印加される入力電圧Ｖ
I が零から増加していっても、電流検出器１５が指令信
号を出力するまではスイッチＳ1 は閉（オン）状態であ
り、このディジタル入力回路の入力端子６，８から見た
入力インピーダンスは低い状態となっている（図２
（ｂ）参照）。このため抵抗Ｒ2 の両端の電圧は低く、
フォトカプラ１０の発光ダイオード１０ａは非導通状態
となっている。この状態で入力電圧ＶI が更に上昇し、
電流検出器１５の検出電流が所定値ＩI になると（時刻
ｔ1 ）、電流検出器１５が指令信号が出力され、スイッ
チＳ1 が開状態になる。すると、入力インピーダンスは
高くなり（図２（ｂ）参照）、これにより、抵抗Ｒ2 の
両端にかかる電圧は上昇して発光ダイオード１０ａは導
通状態となり、電流検出器１５によって検出される検出
電流ＩCSはＩ1 からＩ2 に変化することになる（図２
（ｃ）参照）。その後、更に入力電圧ＶI が上昇する
と、抵抗Ｒ2 の両端の電位差も上昇し、電流検出器１５
によって検出される検出電流ＩCSも上昇する。そして入
力電圧ＶI が時刻ｔ2 において一定になると、検出電流
ＩCSも一定になる（図２（ａ），（ｃ）参照）。なお、
この間、検出電流ＩCSは所定値Ｉ1 以上となっているの
でスイッチＳ1 は開（オフ）状態となっている（図２
（ｂ）参照）。
【０００９】時刻ｔ3 から入力電圧ＶI が減少すると、
検出電流ＩCSも減少する（図２（ａ），（ｃ）参照）。
そして時刻ｔ4 に検出電流ＩCSが所定値Ｉ1 になると、
電流検出器１５からの指令信号はなくなり、スイッチＳ
1 は開（オフ）状態から閉（オン）状態になる（図２
（ｂ）参照）。すると入力インピーダンスは小さくな
り、抵抗Ｒ2 の両端の電圧は減少し、発光ダイオード１
０ａは非導通状態となる。これにより検出電流ＩCSも急
激に減少する（図２（ｃ）参照）。そして入力電圧ＶI
が更に減少して零になると検出電流ＩCSも減少して零に
なる（図２（ａ），（ｃ）参照）。
検出電流ＩCSも減少する（図２（ａ），（ｃ）参照）。
そして時刻ｔ4 に検出電流ＩCSが所定値Ｉ1 になると、
電流検出器１５からの指令信号はなくなり、スイッチＳ
1 は開（オフ）状態から閉（オン）状態になる（図２
（ｂ）参照）。すると入力インピーダンスは小さくな
り、抵抗Ｒ2 の両端の電圧は減少し、発光ダイオード１
０ａは非導通状態となる。これにより検出電流ＩCSも急
激に減少する（図２（ｃ）参照）。そして入力電圧ＶI
が更に減少して零になると検出電流ＩCSも減少して零に
なる（図２（ａ），（ｃ）参照）。
【００１０】なお、時刻ｔ1 から時刻ｔ4 までは発光ダ
イオード１０ａは導通状態にあり、したがって発光ダイ
オード１０ａからフォトカプラ１０のトランジスタ１０
ｂに光が発せられ、トランジスタ１０ｂはオン状態とな
っている。また、発光ダイオード１０ａが非導通状態の
ときは、光が発せられないため、トランジスタ１０ｂは
オフ状態となっている。このようにディジタル入力信号
のオン、オフ検出を行うことができる。
イオード１０ａは導通状態にあり、したがって発光ダイ
オード１０ａからフォトカプラ１０のトランジスタ１０
ｂに光が発せられ、トランジスタ１０ｂはオン状態とな
っている。また、発光ダイオード１０ａが非導通状態の
ときは、光が発せられないため、トランジスタ１０ｂは
オフ状態となっている。このようにディジタル入力信号
のオン、オフ検出を行うことができる。
【００１１】この第１の実施例においては、ディジタル
入力信号がオフ状態にある場合はスイッチＳ1 は閉（オ
ン）状態にあるため、入力端子６，８から見た入力イン
ピーダンスは低く、このとき外部配線上にノイズが誘導
されても発光ダイオード１０ａは導通しにくく、安定度
が高いものとなる。また、ディジタル入力信号がオン状
態にある場合はスイッチＳ1 はオフ状態となり、入力イ
ンピーダンスは高くなる。これにより、ディジタル入力
信号がオン状態で入力インピーダンスが低い場合に比べ
て、ディジタル入力回路において発生する熱量を抑える
ことができる。
入力信号がオフ状態にある場合はスイッチＳ1 は閉（オ
ン）状態にあるため、入力端子６，８から見た入力イン
ピーダンスは低く、このとき外部配線上にノイズが誘導
されても発光ダイオード１０ａは導通しにくく、安定度
が高いものとなる。また、ディジタル入力信号がオン状
態にある場合はスイッチＳ1 はオフ状態となり、入力イ
ンピーダンスは高くなる。これにより、ディジタル入力
信号がオン状態で入力インピーダンスが低い場合に比べ
て、ディジタル入力回路において発生する熱量を抑える
ことができる。
【００１２】次に本発明によるディジタル入力回路の第
２の実施例の構成を図３に示す。この第２の実施例のデ
ィジタル入力回路は図１に示す第１の実施例において、
スイッチＳ1 をＮＰＮ型トランジスタＱ1 で構成すると
ともに、電流検出器１５をＮＰＮ型トランジスタＱ2 と
抵抗Ｒ5 で構成したものである。なお抵抗Ｒ4 はトラン
ジスタＱ1 を動作させるために微小電流を通電するバイ
アス抵抗である。トランジスタＱ1 のコレクタは抵抗Ｒ
3 に接続され、ベースはトランジスタＱ2 のコレクタに
接続され、エミッタは入力端子８に接続されている。ま
た抵抗Ｒ4 の一端が抵抗Ｒ1 と抵抗Ｒ3 の接続点に接続
され、他端がトランジスタＱ1 のベースに接続されてい
る。トランジスタＱ2 のベースは抵抗Ｒ2 に接続され、
エミッタは入力端子８に接続されている。また抵抗Ｒ5
はトランジスタＱ2 のベース・エミッタ間に設けられ
る。
２の実施例の構成を図３に示す。この第２の実施例のデ
ィジタル入力回路は図１に示す第１の実施例において、
スイッチＳ1 をＮＰＮ型トランジスタＱ1 で構成すると
ともに、電流検出器１５をＮＰＮ型トランジスタＱ2 と
抵抗Ｒ5 で構成したものである。なお抵抗Ｒ4 はトラン
ジスタＱ1 を動作させるために微小電流を通電するバイ
アス抵抗である。トランジスタＱ1 のコレクタは抵抗Ｒ
3 に接続され、ベースはトランジスタＱ2 のコレクタに
接続され、エミッタは入力端子８に接続されている。ま
た抵抗Ｒ4 の一端が抵抗Ｒ1 と抵抗Ｒ3 の接続点に接続
され、他端がトランジスタＱ1 のベースに接続されてい
る。トランジスタＱ2 のベースは抵抗Ｒ2 に接続され、
エミッタは入力端子８に接続されている。また抵抗Ｒ5
はトランジスタＱ2 のベース・エミッタ間に設けられ
る。
【００１３】図３において、入力電圧が低い場合はトラ
ンジスタＱ1 のベースにバイアス電圧が印加されている
ためトランジスタＱ1 はオン状態にある。このとき抵抗
Ｒ2すなわち抵抗Ｒ5 を流れる電流ＩCSが低いため、こ
の抵抗Ｒ5 の両端の電圧すなわちトランジスタＱ2 のベ
ース・エミッタ間電圧は所定値ＶBE（＝約０．８Ｖ）以
下であり、トランジスタＱ2 はオフしている。そして入
力電圧が高くなると、抵抗Ｒ5 を流れる電流ＩCSも大き
くなり、したがってトランジスタＱ2 のベース・エミッ
タ間電圧が所定以上となってトランジスタＱ2 にベース
電流が流れる。これによりトランジスタＱ2 がオンし、
トランジスタＱ1 のベース電流をカットするため、トラ
ンジスタＱ1 はオフとなる。すると入力端子６，８から
みた入力インピーダンスは高くなり、抵抗Ｒ2 の両端の
電圧も高くなって発光ダイオード１０ａが導通状態とな
ってトランジスタ１０ｂもオンし、ディジタルデータ例
えば“１”が入力されたことになる。したがって、この
第２の実施例の動作特性は第１の実施例と同じ図２に示
す特性となる。なお入力電圧ＶI が零、すなわち入力端
子６，８が開放されている場合には、トランジスタＱ1
はオン状態ではなく、このときの入力インピーダンスは
高い状態となっている。しかし、この状態で誘導ノイズ
が入ると、トランジスタＱ1 がオンし、入力インピーダ
ンスは低い状態となるため、抵抗Ｒ2 の両端の電圧はそ
れほど高くならず、発光ダイオード１０ａは非導通状態
のままとなる。
ンジスタＱ1 のベースにバイアス電圧が印加されている
ためトランジスタＱ1 はオン状態にある。このとき抵抗
Ｒ2すなわち抵抗Ｒ5 を流れる電流ＩCSが低いため、こ
の抵抗Ｒ5 の両端の電圧すなわちトランジスタＱ2 のベ
ース・エミッタ間電圧は所定値ＶBE（＝約０．８Ｖ）以
下であり、トランジスタＱ2 はオフしている。そして入
力電圧が高くなると、抵抗Ｒ5 を流れる電流ＩCSも大き
くなり、したがってトランジスタＱ2 のベース・エミッ
タ間電圧が所定以上となってトランジスタＱ2 にベース
電流が流れる。これによりトランジスタＱ2 がオンし、
トランジスタＱ1 のベース電流をカットするため、トラ
ンジスタＱ1 はオフとなる。すると入力端子６，８から
みた入力インピーダンスは高くなり、抵抗Ｒ2 の両端の
電圧も高くなって発光ダイオード１０ａが導通状態とな
ってトランジスタ１０ｂもオンし、ディジタルデータ例
えば“１”が入力されたことになる。したがって、この
第２の実施例の動作特性は第１の実施例と同じ図２に示
す特性となる。なお入力電圧ＶI が零、すなわち入力端
子６，８が開放されている場合には、トランジスタＱ1
はオン状態ではなく、このときの入力インピーダンスは
高い状態となっている。しかし、この状態で誘導ノイズ
が入ると、トランジスタＱ1 がオンし、入力インピーダ
ンスは低い状態となるため、抵抗Ｒ2 の両端の電圧はそ
れほど高くならず、発光ダイオード１０ａは非導通状態
のままとなる。
【００１４】したがって第２の実施例においては、入力
信号がオフしている状態では入力インピーダンスを低く
し、入力信号がオンしている状態では入力インピーダン
スを高くするように構成していることにより、誘導ノイ
ズ等の影響を受けない、可及的に安定度の高い入力ディ
ジタル回路を得ることができるとともに、不要の発熱を
抑えることができる。
信号がオフしている状態では入力インピーダンスを低く
し、入力信号がオンしている状態では入力インピーダン
スを高くするように構成していることにより、誘導ノイ
ズ等の影響を受けない、可及的に安定度の高い入力ディ
ジタル回路を得ることができるとともに、不要の発熱を
抑えることができる。
【００１５】次に本発明によるディジタル入力回路の第
３の実施例の構成を図４に示す。この実施例のディジタ
ル入力回路は図３に示す第３の実施例において、帰還抵
抗Ｒ6 を新たに設けたものである。この抵抗Ｒ6 は一端
Ｐ1 がトランジスタＱ2 のコレクタに接続され、他端Ｐ
2 がトランジスタＱ2 のベースに接続されている。これ
によりトランジスタＱ2 のコレクタ電圧は抵抗Ｒ6 を介
してトランジスタＱ2のベースに帰還されていることに
なる。
３の実施例の構成を図４に示す。この実施例のディジタ
ル入力回路は図３に示す第３の実施例において、帰還抵
抗Ｒ6 を新たに設けたものである。この抵抗Ｒ6 は一端
Ｐ1 がトランジスタＱ2 のコレクタに接続され、他端Ｐ
2 がトランジスタＱ2 のベースに接続されている。これ
によりトランジスタＱ2 のコレクタ電圧は抵抗Ｒ6 を介
してトランジスタＱ2のベースに帰還されていることに
なる。
【００１６】この第３の実施例の動作を図５を参照して
説明する。入力電圧ＶI が零から上昇していっても所定
値以下の場合には、トランジスタＱ1 がオンしており、
入力インピーダンスは低い状態となっている（図５
（ａ），（ｂ）参照）。この状態ではトランジスタＱ1
のベース・エミッタ間電圧は所定値ＶBE（＝約０．８
Ｖ）であるが、抵抗Ｒ2 に流れる電流が低いため、トラ
ンジスタＱ2 のベース・エミッタ間電圧はＶBEより低い
値となっており、トランジスタＱ2 はオフ状態である。
このとき、抵抗Ｒ6 の一端Ｐ1 の電位が他端Ｐ2 の電位
よりも高いため、Ｐ1からＰ2 に電流が流れ、この電流
と抵抗Ｒ2 を流れる電流ＩCSとの和の電流による抵抗Ｒ
5 の電圧降下分がトランジスタのベース・エミッタ間電
圧となっている。この状態で入力電圧ＶI が更に上昇す
ると、電流ＩCSも増え、上記電圧降下分が所定値ＶBEに
なると（このときの電流ＩCSはＩ1 で、Ｉ1 はＩ1 ＜Ｖ
BE／Ｒ5）、トランジスタＱ2 がオンし、これによりト
ランジスタＱ1 がオフすることになり、入力インピーダ
ンスは高くなる（図５（ｂ）の時刻ｔ1 参照）。する
と、Ｒ2 の両端電圧は上昇し、電流ＩCSも上昇すること
になる。このときトランジスタＱ1 がオフしているから
トランジスタＱ1 のベース・エミッタ間電圧は所定値Ｖ
BEよりも小さくなり、点Ｐ1 の電位は点Ｐ2 の電位より
低くなる。これにより、点Ｐ2 から点Ｐ1 に電流が流れ
ることになる。
説明する。入力電圧ＶI が零から上昇していっても所定
値以下の場合には、トランジスタＱ1 がオンしており、
入力インピーダンスは低い状態となっている（図５
（ａ），（ｂ）参照）。この状態ではトランジスタＱ1
のベース・エミッタ間電圧は所定値ＶBE（＝約０．８
Ｖ）であるが、抵抗Ｒ2 に流れる電流が低いため、トラ
ンジスタＱ2 のベース・エミッタ間電圧はＶBEより低い
値となっており、トランジスタＱ2 はオフ状態である。
このとき、抵抗Ｒ6 の一端Ｐ1 の電位が他端Ｐ2 の電位
よりも高いため、Ｐ1からＰ2 に電流が流れ、この電流
と抵抗Ｒ2 を流れる電流ＩCSとの和の電流による抵抗Ｒ
5 の電圧降下分がトランジスタのベース・エミッタ間電
圧となっている。この状態で入力電圧ＶI が更に上昇す
ると、電流ＩCSも増え、上記電圧降下分が所定値ＶBEに
なると（このときの電流ＩCSはＩ1 で、Ｉ1 はＩ1 ＜Ｖ
BE／Ｒ5）、トランジスタＱ2 がオンし、これによりト
ランジスタＱ1 がオフすることになり、入力インピーダ
ンスは高くなる（図５（ｂ）の時刻ｔ1 参照）。する
と、Ｒ2 の両端電圧は上昇し、電流ＩCSも上昇すること
になる。このときトランジスタＱ1 がオフしているから
トランジスタＱ1 のベース・エミッタ間電圧は所定値Ｖ
BEよりも小さくなり、点Ｐ1 の電位は点Ｐ2 の電位より
低くなる。これにより、点Ｐ2 から点Ｐ1 に電流が流れ
ることになる。
【００１７】そして、入力電圧ＶI が更に上昇し、時刻
ｔ2 において一定になると、電流ＩCSも一定値となる
（図５（ａ），（ｃ）参照）。時刻ｔ3 から入力電圧を
減少させ、抵抗Ｒ5 の電圧降下分がＶBEより小さくなる
と（このときＩCSはＩ3 で、Ｉ3 はＩ3 ≧ＶBE／
Ｒ5 ）、トランジスタＱ2 がオフし、これによりトラン
ジスタＱ1 がオンすることになる。すると、入力インピ
ーダンスは再び減少し、抵抗Ｒ2 の両端の電圧は低下
し、発光ダイオード１０ａは非導通になるとともに電流
ＩCSも急に低下することになる（図５（ａ），（ｂ），
（ｃ）の時刻ｔ4 参照）。これによりディジタル入力信
号のオフが検出されたことになる。
ｔ2 において一定になると、電流ＩCSも一定値となる
（図５（ａ），（ｃ）参照）。時刻ｔ3 から入力電圧を
減少させ、抵抗Ｒ5 の電圧降下分がＶBEより小さくなる
と（このときＩCSはＩ3 で、Ｉ3 はＩ3 ≧ＶBE／
Ｒ5 ）、トランジスタＱ2 がオフし、これによりトラン
ジスタＱ1 がオンすることになる。すると、入力インピ
ーダンスは再び減少し、抵抗Ｒ2 の両端の電圧は低下
し、発光ダイオード１０ａは非導通になるとともに電流
ＩCSも急に低下することになる（図５（ａ），（ｂ），
（ｃ）の時刻ｔ4 参照）。これによりディジタル入力信
号のオフが検出されたことになる。
【００１８】このように第３の実施例においては、ディ
ジタル入力信号のオン検出、オフ検出のレベルに差があ
るから、ディジタル入力信号のレベルがオン検出、オフ
検出のしきい値近辺にあっても、検出動作が安定し、安
定度の高いディジタル入力回路を得ることができる。
ジタル入力信号のオン検出、オフ検出のレベルに差があ
るから、ディジタル入力信号のレベルがオン検出、オフ
検出のしきい値近辺にあっても、検出動作が安定し、安
定度の高いディジタル入力回路を得ることができる。
【００１９】次に本発明によるディジタル入力回路の第
４の実施例の構成を図６に示す。この実施例のディジタ
ル入力回路は例えば、交流電源３、スイッチ４から生成
される交流ディジタル入力信号に適用されるものであっ
て、図３に示す第２の実施例において、ＰＮＰ型トラン
ジスタＱ1A，Ｑ2Aを新たに設けるとともに、フォトカプ
ラ１０の代わりにフォトカプラ２０を設けたものであ
る。トランジスタＱ1Aのコレクタ、ベース、エミッタは
トランジスタＱ1 のコレクタ、ベース、エミッタに各々
接続され、トランジスタＱ2Aのコレクタ、ベース、エミ
ッタはトランジスタＱ2 のコレクタ、ベース、エミッタ
に各々接続されている。そして更にトランジスタＱ1Aの
ベースはトランジスタＱ2Aのコレクタに接続されてい
る。
４の実施例の構成を図６に示す。この実施例のディジタ
ル入力回路は例えば、交流電源３、スイッチ４から生成
される交流ディジタル入力信号に適用されるものであっ
て、図３に示す第２の実施例において、ＰＮＰ型トラン
ジスタＱ1A，Ｑ2Aを新たに設けるとともに、フォトカプ
ラ１０の代わりにフォトカプラ２０を設けたものであ
る。トランジスタＱ1Aのコレクタ、ベース、エミッタは
トランジスタＱ1 のコレクタ、ベース、エミッタに各々
接続され、トランジスタＱ2Aのコレクタ、ベース、エミ
ッタはトランジスタＱ2 のコレクタ、ベース、エミッタ
に各々接続されている。そして更にトランジスタＱ1Aの
ベースはトランジスタＱ2Aのコレクタに接続されてい
る。
【００２０】一方、フォトカプラ２０は逆並列に接続さ
れた発光ダイオード２０ａ1 ，２０ａ2 と、トランジス
タ２０ｂからなっている。
れた発光ダイオード２０ａ1 ，２０ａ2 と、トランジス
タ２０ｂからなっている。
【００２１】したがってこの第４の実施例においては、
交流電源３およびスイッチ４から発生される交流ディジ
タル入力信号のレベルが正の場合には、第２の実施例と
同様にトランジスタＱ1 ，Ｑ2 および発光ダイオード２
０ａ1 が用いられ、負の場合にはトランジスタＱ1A，Ｑ
2Aおよび発光ダイオード２０ａ2 が用いられることにな
る。この第４の実施例は第２の実施例と同様の効果を奏
するとともに、前段に全波整流回路を設けた場合に比べ
てディジタル入力回路の内部の電圧降下が小さいという
効果が得られる。
交流電源３およびスイッチ４から発生される交流ディジ
タル入力信号のレベルが正の場合には、第２の実施例と
同様にトランジスタＱ1 ，Ｑ2 および発光ダイオード２
０ａ1 が用いられ、負の場合にはトランジスタＱ1A，Ｑ
2Aおよび発光ダイオード２０ａ2 が用いられることにな
る。この第４の実施例は第２の実施例と同様の効果を奏
するとともに、前段に全波整流回路を設けた場合に比べ
てディジタル入力回路の内部の電圧降下が小さいという
効果が得られる。
【００２２】なお、この第４の実施例において、トラン
ジスタＱ2 のコレクタとベースを、図４に示す第３の実
施例のように帰還抵抗Ｒ6 を用いて接続すれば、第３の
実施例のディジタル入力回路を交流ディジタル入力信号
に適用したものとなる。
ジスタＱ2 のコレクタとベースを、図４に示す第３の実
施例のように帰還抵抗Ｒ6 を用いて接続すれば、第３の
実施例のディジタル入力回路を交流ディジタル入力信号
に適用したものとなる。
【００２３】
【発明の効果】以上述べたように本発明によれば、誘導
ノイズ等の影響を受けない、安定度の高いものを得るこ
とができる。
ノイズ等の影響を受けない、安定度の高いものを得るこ
とができる。
【図１】本発明の第１の実施例の構成を示す回路図。
【図２】第１の実施例の動作を説明するタイミングチャ
ート。
ート。
【図３】第２の実施例の構成を示す回路図。
【図４】第３の実施例の構成を示す回路図。
【図５】第３の実施例の動作を説明するタイミングチャ
ート。
ート。
【図６】第４の実施例の構成を示す回路図。
【図７】従来のディジタル入力回路の構成を示す回路
図。
図。
【符号の説明】 ２ 直流電源 ３ 交流電源 ４ スイッチ ６，８ 入力端子 １０，２０ フォトカプラ １０ａ，２０ａ1 ，２０ａ2 発光ダイオード １０ｂ，２０ｂ トランジスタ １５ 電流検出器 Ｒ1 電流制限抵抗 Ｒ2 ，Ｒ3 抵抗 Ｒ5 電流検出用抵抗 Ｒ6 帰還抵抗 Ｑ1 ，Ｑ2 ＮＰＮ型トランジスタ Ｑ1A，Ｑ2A ＰＮＰ型トランジスタ
Claims (4)
- 【請求項１】ディジタル入力信号を電圧として受取る第
１および第２の入力端子と、 前記ディジタル入力信号によって流れる電流を制限する
ための第１の抵抗素子と、 この第１の抵抗素子と直列に接続される第２の抵抗素子
と、 この第２の抵抗素子の両端の電圧値に基づいて前記ディ
ジタル入力信号のオン、オフ状態を検知するオン／オフ
検知手段と、 前記第２の抵抗素子に流れる電流を検出する電流検出手
段と、 この電流検出手段によって検出された電流値に基づいて
オン、オフ動作を行い、オン動作を行っている場合に前
記第１および第２の入力端子からみた入力インピーダン
スを低く、オフ動作を行っている場合には前記入力イン
ピーダンスを高くなるようにするスイッチ手段と、 を備えたことを特徴とするディジタル入力回路。 - 【請求項２】前記電流検出手段は第１の極性の第１のト
ランジスタと、この第１のトランジスタのベースとエミ
ッタとを接続する第３の抵抗素子とを有し、前記スイッ
チ手段はベースが前記第１のトランジスタのコレクタに
接続され、エミッタが前記第１のトランジスタのエミッ
タに接続される第１の極性の第２のトランジスタを有し
ていることを特徴とする請求項１記載のディジタル入力
回路。 - 【請求項３】コレクタ、ベース、エミッタが前記第１の
トランジスタのコレクタ、ベース、エミッタに各々接続
される、前記第１の極性と異なる第２の極性の第３のト
ランジスタと、 コクレタ、ベース、エミッタが前記第２のトランジスタ
のコレクタ、ベース、エミッタに各々接続される第２の
極性の第４のトランジスタと、 を更に備え、前記第３のトランジスタのコレクタは前記
第４のトランジスタのベースに接続されることを特徴と
する請求項２記載のディジタル入力回路。 - 【請求項４】前記第１のトランジスタのエミッタとコレ
クタを第４の抵抗素子で接続したことを特徴とする請求
項２または３記載のディジタル入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14195094A JPH088702A (ja) | 1994-06-23 | 1994-06-23 | ディジタル入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14195094A JPH088702A (ja) | 1994-06-23 | 1994-06-23 | ディジタル入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088702A true JPH088702A (ja) | 1996-01-12 |
Family
ID=15303906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14195094A Pending JPH088702A (ja) | 1994-06-23 | 1994-06-23 | ディジタル入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088702A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226004A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 入力スレーブ |
| US7643042B2 (en) | 2002-04-26 | 2010-01-05 | Renesas Technology Corporation | Display device and driving circuit for displaying |
-
1994
- 1994-06-23 JP JP14195094A patent/JPH088702A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643042B2 (en) | 2002-04-26 | 2010-01-05 | Renesas Technology Corporation | Display device and driving circuit for displaying |
| JP2008226004A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 入力スレーブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338646A (en) | Current limiting circuit | |
| US4229669A (en) | Tight tolerance zero crossing detector circuit | |
| EP0525522A2 (en) | Drive circuit fault detection device | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| US4109198A (en) | Peak level indicating electronic circuit | |
| JPH088702A (ja) | ディジタル入力回路 | |
| US6704183B2 (en) | Fault detection in a LED bias circuit | |
| US4031417A (en) | Apparatus for coupling a digital data generator to a digital data readout device with electrical isolation therebetween | |
| US20050152439A1 (en) | Interface for digital communication | |
| JPH06265585A (ja) | 開閉検出回路 | |
| JPH0331011B2 (ja) | ||
| KR920004338Y1 (ko) | 음성다중 id 신호 검출 및 제어회로 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPH0517665Y2 (ja) | ||
| JPH08298448A (ja) | ソリッドステート継電器 | |
| JP2007174577A (ja) | ２線式電子スイッチ | |
| SU1619241A2 (ru) | Стабилизатор посто нного напр жени | |
| KR100344762B1 (ko) | 전원전압의 저전압레벨 검출회로 | |
| JPH058888B2 (ja) | ||
| JPS5926671Y2 (ja) | シュミット回路 | |
| JPH0612926B2 (ja) | 制御装置の保護回路 | |
| JPS60229527A (ja) | センサ−回路 | |
| JPH0216042B2 (ja) | ||
| JPH02304372A (ja) | 電流検出回路 | |
| JPS60153238A (ja) | 赤外線リモ−トコントロ−ル受信回路 |