JPH058888B2 - - Google Patents
Info
- Publication number
- JPH058888B2 JPH058888B2 JP2091386A JP2091386A JPH058888B2 JP H058888 B2 JPH058888 B2 JP H058888B2 JP 2091386 A JP2091386 A JP 2091386A JP 2091386 A JP2091386 A JP 2091386A JP H058888 B2 JPH058888 B2 JP H058888B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hysteresis
- reference voltage
- output terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 230000010355 oscillation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は被検出体有無の検出動作にヒステリシ
スをもたせた光電スイツチに関する。
スをもたせた光電スイツチに関する。
［従来技術］
通常、光電スイツチにおいては、オペアンプ
（増幅回路）とコンパレータ（比較回路）とを備
えており、回路の簡略化及び部品点数の削減のた
めには、オペアンプの設定用基準電圧回路とコン
パレータの比較用基準電圧回路とを共用させるこ
とが必要である。
（増幅回路）とコンパレータ（比較回路）とを備
えており、回路の簡略化及び部品点数の削減のた
めには、オペアンプの設定用基準電圧回路とコン
パレータの比較用基準電圧回路とを共用させるこ
とが必要である。
しかして、従来この種光電スイツチとしては、
第３図に示した構成のものが供されている。この
第３図において、１はパルス発振回路２からの発
振パルスに基づき点灯回路３を介してパルス変調
光を発生する投光素子、４は投光素子１からの投
光に基づき被検出体から反射されたパルス変調光
を受光する受光素子、５はこの受光素子４の受光
量に応じた電気信号を増幅する交流増幅回路、６
は抵抗１５を介して反転入力端子（−）に与えら
れる受光信号を増幅して検出電圧を出力するオペ
アンプである。７は基準電圧発生回路で、これは
第１の出力端子７ａから設定用基準電圧を出力し
てオペアンプ６の非反転入力端子（＋）に与える
と共に、第２の出力端子７ｂから比較用基準電圧
を出力してコンパレータ８の非反転入力端子
（＋）に与える。このコンパレータ８は比較用基
準電圧と反転入力端子（−）に与えられる前記検
出電圧とに基づき被検出体検出信号を出力する。
この被検出体検出信号は信号処理回路９に与えら
れ、この信号処理回路９は前記パルス発振回路２
から与えられる発振パルスと同期して被検出体検
出信号を検出しその第１の出力端子９ａから出力
回路１０に検知信号を出力すると共に、第２の出
力端子９ｂをハイレベルからロウレベルに変化さ
せてこの第２の出力端子９ｂからロウレベルのヒ
ステリシス信号をヒステリシス回路１１のスイツ
チングトランジスタ１２のベースに与える。この
ヒステリシス回路１１は、上記スイツチングトラ
ンジスタ１２と、前記基準電圧発生回路７の第２
の出力端子７ｂとコンパレータ８の非反転入力端
子（＋）との間に介在されたヒステリシス用抵抗
１３と、コンパレータ８の非反転入力端子（＋）
とスイツチンクトランジスタ１２のコレクタとの
間に接続されたヒステリシス調整用抵抗１４とか
ら構成されており、スイツチングトランジスタ１
２のエミツタはアースされている。而して、この
ヒステリシス回路１１のスイツチングトランジス
タ１２のベースに出力端子９ｂからハイレベルの
ヒステリシス信号が与えられると、ヒステリシス
用抵抗１３及びヒステリシス調整用抵抗１４と、
基準電圧発生回路７の各抵抗により定まる分圧抵
抗値にてコンパレータ８の非反転入力端子（＋）
にかかる電圧を変化させてヒステリシスをもたせ
るようにしている。
第３図に示した構成のものが供されている。この
第３図において、１はパルス発振回路２からの発
振パルスに基づき点灯回路３を介してパルス変調
光を発生する投光素子、４は投光素子１からの投
光に基づき被検出体から反射されたパルス変調光
を受光する受光素子、５はこの受光素子４の受光
量に応じた電気信号を増幅する交流増幅回路、６
は抵抗１５を介して反転入力端子（−）に与えら
れる受光信号を増幅して検出電圧を出力するオペ
アンプである。７は基準電圧発生回路で、これは
第１の出力端子７ａから設定用基準電圧を出力し
てオペアンプ６の非反転入力端子（＋）に与える
と共に、第２の出力端子７ｂから比較用基準電圧
を出力してコンパレータ８の非反転入力端子
（＋）に与える。このコンパレータ８は比較用基
準電圧と反転入力端子（−）に与えられる前記検
出電圧とに基づき被検出体検出信号を出力する。
この被検出体検出信号は信号処理回路９に与えら
れ、この信号処理回路９は前記パルス発振回路２
から与えられる発振パルスと同期して被検出体検
出信号を検出しその第１の出力端子９ａから出力
回路１０に検知信号を出力すると共に、第２の出
力端子９ｂをハイレベルからロウレベルに変化さ
せてこの第２の出力端子９ｂからロウレベルのヒ
ステリシス信号をヒステリシス回路１１のスイツ
チングトランジスタ１２のベースに与える。この
ヒステリシス回路１１は、上記スイツチングトラ
ンジスタ１２と、前記基準電圧発生回路７の第２
の出力端子７ｂとコンパレータ８の非反転入力端
子（＋）との間に介在されたヒステリシス用抵抗
１３と、コンパレータ８の非反転入力端子（＋）
とスイツチンクトランジスタ１２のコレクタとの
間に接続されたヒステリシス調整用抵抗１４とか
ら構成されており、スイツチングトランジスタ１
２のエミツタはアースされている。而して、この
ヒステリシス回路１１のスイツチングトランジス
タ１２のベースに出力端子９ｂからハイレベルの
ヒステリシス信号が与えられると、ヒステリシス
用抵抗１３及びヒステリシス調整用抵抗１４と、
基準電圧発生回路７の各抵抗により定まる分圧抵
抗値にてコンパレータ８の非反転入力端子（＋）
にかかる電圧を変化させてヒステリシスをもたせ
るようにしている。
しかしながら上記従来のものでは、コンパレー
タ８にヒステリシスを付与すべくヒステリシス調
整用抵抗１４を有効化したときに、オプアンプ６
に与える設定用基準電圧も変化し、この結果オペ
アンプ６におけるバイアスレベルが変化すること
になり、又、基準電圧発生回路７に与えられる電
源電圧の変化に伴いヒステリシス電圧幅が変動す
ることになり、総じて、検出動作が不確実になる
虞があつた。
タ８にヒステリシスを付与すべくヒステリシス調
整用抵抗１４を有効化したときに、オプアンプ６
に与える設定用基準電圧も変化し、この結果オペ
アンプ６におけるバイアスレベルが変化すること
になり、又、基準電圧発生回路７に与えられる電
源電圧の変化に伴いヒステリシス電圧幅が変動す
ることになり、総じて、検出動作が不確実になる
虞があつた。
［発明の目的］
本発明の目的は、検出動作に常に一定にヒステ
リシスを与えることができて、検出動作を確実に
行ない得る光原スイツチを提供するにある。
リシスを与えることができて、検出動作を確実に
行ない得る光原スイツチを提供するにある。
［発明の要約］
本発明は、従来において基準電圧発生回路とコ
ンパレータの入力端子との間に介在されていたシ
ステリシス用抵抗器を、オペアンプの出力端子と
コンパレータの入力端子との間に介在させ、この
ヒステリシス用抵抗器を有するヒステリシス回路
を、このヒステリシス用抵抗器に定電流を流すよ
うに構成したことにより、オペアンプに与える設
定用基準電圧のヒステリシス用抵抗器による変動
をなくすと共に、ヒステリシス用抵抗器の電圧降
下値を一定ならしめるようにしたものである。
ンパレータの入力端子との間に介在されていたシ
ステリシス用抵抗器を、オペアンプの出力端子と
コンパレータの入力端子との間に介在させ、この
ヒステリシス用抵抗器を有するヒステリシス回路
を、このヒステリシス用抵抗器に定電流を流すよ
うに構成したことにより、オペアンプに与える設
定用基準電圧のヒステリシス用抵抗器による変動
をなくすと共に、ヒステリシス用抵抗器の電圧降
下値を一定ならしめるようにしたものである。
［実施例］
以下本発明の一実施例につき第１図及び第２図
を参照して説明する。２１はパルス発振回路で、
これは第１図の出力端子O1及び第２の出力端子
O2から同期したパルス信号P1及びP2を夫々出力
する。このパルス発振回路２１の第１の出力端子
O1は点灯回路２２の入力端子に接続されていて、
この点灯回路２２はパルス信号P1に同期した駆
動信号Sdを出力する。２３は発光ダイオードか
らなる投光素子で、これは点灯回路２２の出力端
子に接続されていて、上記駆動信号Sdによつて
間欠的に点灯され、以てこの投光素子２３はパル
ス変調光を発生させる。２４は投光素子２３と隣
接した位置に互いの光軸が交差するように配置さ
れたホトダイオードやホトトランジスタ等からな
る受光素子、２５はその入力端子がこの受光素子
２４に接続された交流増幅回路で、こうの交流増
幅回路２５は受光素子２４の受光量に比例した電
気信号を電圧レベルの受光信号Saとして出力端
子から出力する。２６は基準電圧発生回路で、こ
れは定電圧回路２７からの直流電源電圧VREG
が印加された直流電源線２７ａとアースとの間
に、抵抗２８，２９及び３０を直列に接続して成
る。３１はオペアンプで、その反転入力端子
（−）は交流増幅回路２５の出力端子に抵抗４７
を介して接続され、非反転入力端子（＋）は基準
電圧発生回路２６の第１の出力端子２６ａに接続
されている。このオペアンプ３１は、非反転入力
端子（＋）に基準電圧発生回路２６の第１の出力
端子２６ａから設定用基準電圧が与えられると共
に、反転入力端子（−）に交流増幅回路２５から
抵抗４７を介して受光信号Saが与えられ、この
受光信号Saを増幅して検出電圧Ekを出力する。
３２はコンパレータであり、その反転入力端子
（−）はヒステリシス用抵抗器たる後述のヒステ
リシス用抵抗３３を介してオプアンプ３１の出力
端子に接続され、非反転入力端子（＋）は基準電
圧発生回路２６の第２の出力端子２６ｂに接続さ
れている。而して、このコンパレータ３２は基準
電圧発生回路２６からその非反転入力端子（＋）
に与えられる比較用基準電圧Ecとオペアンプ３
１の出力端子から反転入力端子（−）に与えられ
る検出電圧Ekとを比較してこれらがEc＞Ekなる
関係状態となつたときに出力端子からハイレベル
の被検出体検出信号Skを出力する。３４は信号
処理回路であり、これの第１の入力端子1は前
記パルス発振回路２１の出力端子O2に接続され、
又、第２の入力端子2はコンパレータ３２の出
力端子に接続されている。この信号処理回路３４
は、パルス発振回路２１の第２の出力端子O2か
ら与えられるパルス信号P2と同期して第２の入
力端子2に与えられる信号Skをカウントし、そ
の信号Skを連続して例えば４回カウントすると
その４回目に対応するパルス信号P2の立下がり
（第２図にはこのパルス信号P2と同期する駆動信
号Sdの立下がりで示す）によつて第１の出力端
子O1をハイレベルに変化させると共に第２の出
力端子O2をロウレベルに変化させ、又、その信
号Skを例えば４回分連続してカウントしなくな
ると第１の出力端子O1をロウレベルに変化させ
ると共に第２の出力端子O2をハイレベルに変化
させる。３５はトランジスタ等からなる出力回路
で、これの入力端子は信号処理回路３４の第１の
出力端子O1に接続されていて、この信号処理回
路３４から与えられる信号がハイレベルのときに
その出力端子からオン出力信号を出しロウレベル
のときにオン出力信号を消失する。３６はヒステ
リシス回路であり、これはヒステリシス用抵抗３
３を既述したようにオペアンプ３１の出力端子と
コンパレータ３２の反転入力端子（−）との間に
介在させると共に、定電流回路３７，ダイオード
３８及び３９，カレントミラー回路を形成する
PNP形のトランジスタ４０及び４１，NPN形の
トランジスタ４２乃至４５，ヒステリシス調整用
抵抗４６を第１図に示すように接続して成るもの
であり、トランジスタ４３，４４もカレントミラ
ー回路を形成している。ヒステリシス用抵抗３３
駆動用でもあるトランジスタ４４は信号処理回路
３４の第２の出力端子O2からトランジスタ４５
のベースに与えられる信号がハイレベルのときに
オフし、ロウレベルのときにオンするものであ
り、このトランジスタ４４がオンしたときにヒス
テリシス用抵抗３３に対してヒステリシス調整用
抵抗４６に基づく定電流が流れる。この結果、そ
の定電流によるヒステリシス用抵抗３３の電圧降
下により検出電圧Ekを下げ、似てコンパレータ
３２の動作にヒステリシスをもたせる。
を参照して説明する。２１はパルス発振回路で、
これは第１図の出力端子O1及び第２の出力端子
O2から同期したパルス信号P1及びP2を夫々出力
する。このパルス発振回路２１の第１の出力端子
O1は点灯回路２２の入力端子に接続されていて、
この点灯回路２２はパルス信号P1に同期した駆
動信号Sdを出力する。２３は発光ダイオードか
らなる投光素子で、これは点灯回路２２の出力端
子に接続されていて、上記駆動信号Sdによつて
間欠的に点灯され、以てこの投光素子２３はパル
ス変調光を発生させる。２４は投光素子２３と隣
接した位置に互いの光軸が交差するように配置さ
れたホトダイオードやホトトランジスタ等からな
る受光素子、２５はその入力端子がこの受光素子
２４に接続された交流増幅回路で、こうの交流増
幅回路２５は受光素子２４の受光量に比例した電
気信号を電圧レベルの受光信号Saとして出力端
子から出力する。２６は基準電圧発生回路で、こ
れは定電圧回路２７からの直流電源電圧VREG
が印加された直流電源線２７ａとアースとの間
に、抵抗２８，２９及び３０を直列に接続して成
る。３１はオペアンプで、その反転入力端子
（−）は交流増幅回路２５の出力端子に抵抗４７
を介して接続され、非反転入力端子（＋）は基準
電圧発生回路２６の第１の出力端子２６ａに接続
されている。このオペアンプ３１は、非反転入力
端子（＋）に基準電圧発生回路２６の第１の出力
端子２６ａから設定用基準電圧が与えられると共
に、反転入力端子（−）に交流増幅回路２５から
抵抗４７を介して受光信号Saが与えられ、この
受光信号Saを増幅して検出電圧Ekを出力する。
３２はコンパレータであり、その反転入力端子
（−）はヒステリシス用抵抗器たる後述のヒステ
リシス用抵抗３３を介してオプアンプ３１の出力
端子に接続され、非反転入力端子（＋）は基準電
圧発生回路２６の第２の出力端子２６ｂに接続さ
れている。而して、このコンパレータ３２は基準
電圧発生回路２６からその非反転入力端子（＋）
に与えられる比較用基準電圧Ecとオペアンプ３
１の出力端子から反転入力端子（−）に与えられ
る検出電圧Ekとを比較してこれらがEc＞Ekなる
関係状態となつたときに出力端子からハイレベル
の被検出体検出信号Skを出力する。３４は信号
処理回路であり、これの第１の入力端子1は前
記パルス発振回路２１の出力端子O2に接続され、
又、第２の入力端子2はコンパレータ３２の出
力端子に接続されている。この信号処理回路３４
は、パルス発振回路２１の第２の出力端子O2か
ら与えられるパルス信号P2と同期して第２の入
力端子2に与えられる信号Skをカウントし、そ
の信号Skを連続して例えば４回カウントすると
その４回目に対応するパルス信号P2の立下がり
（第２図にはこのパルス信号P2と同期する駆動信
号Sdの立下がりで示す）によつて第１の出力端
子O1をハイレベルに変化させると共に第２の出
力端子O2をロウレベルに変化させ、又、その信
号Skを例えば４回分連続してカウントしなくな
ると第１の出力端子O1をロウレベルに変化させ
ると共に第２の出力端子O2をハイレベルに変化
させる。３５はトランジスタ等からなる出力回路
で、これの入力端子は信号処理回路３４の第１の
出力端子O1に接続されていて、この信号処理回
路３４から与えられる信号がハイレベルのときに
その出力端子からオン出力信号を出しロウレベル
のときにオン出力信号を消失する。３６はヒステ
リシス回路であり、これはヒステリシス用抵抗３
３を既述したようにオペアンプ３１の出力端子と
コンパレータ３２の反転入力端子（−）との間に
介在させると共に、定電流回路３７，ダイオード
３８及び３９，カレントミラー回路を形成する
PNP形のトランジスタ４０及び４１，NPN形の
トランジスタ４２乃至４５，ヒステリシス調整用
抵抗４６を第１図に示すように接続して成るもの
であり、トランジスタ４３，４４もカレントミラ
ー回路を形成している。ヒステリシス用抵抗３３
駆動用でもあるトランジスタ４４は信号処理回路
３４の第２の出力端子O2からトランジスタ４５
のベースに与えられる信号がハイレベルのときに
オフし、ロウレベルのときにオンするものであ
り、このトランジスタ４４がオンしたときにヒス
テリシス用抵抗３３に対してヒステリシス調整用
抵抗４６に基づく定電流が流れる。この結果、そ
の定電流によるヒステリシス用抵抗３３の電圧降
下により検出電圧Ekを下げ、似てコンパレータ
３２の動作にヒステリシスをもたせる。
次に上記構成の作用について第１図中のａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ点の各電圧波形を示す第
２図も参照して説明する。投光素子２３が点灯回
路２２から出力される駆動信号Sdによつてパル
ス変調光を発生している状態において、この投光
素子２３による投光領域に被検出体が第２図に示
す時刻T1において存在したときには、投光素子
２３からのパルス変調光が発生させる毎に上記被
検出体からの反射光が受光素子２４に受光される
ようになる。この受光素子２４の受光量に応じた
電気信号が交流増幅回路２５によつて受光信号
Sa（ｂ点の電圧波形参照）として出力され、これ
が抵抗４７を介してオペアンプ３１の反転入力端
子（−）に与えられる。このオペアンプ３１は、
この受光信号Saを非反転入力端子（＋）に与え
られる設定用基準電圧Ebに基づいて増幅して出
力端子から検出電圧Ek（ｃ点の電圧波形参照）を
出力する。この検出電圧Ekはコンパレータ３２
において比較用基準電圧Ec（ｄ点の電圧波形とと
もに示す）と比較されて、Ec＞Ekであることに
基づきこのコンパレータ３２からハイレベルの被
検出体検出信号Sk（ｅ点の電圧波形参照）が出力
される。この被検出体検出信号Skは信号処理回
路３４の第２の入力端子2に与えられ、この信
号処理回路３４の第１の入力端子1に与えられ
るパルス信号P2（クロツクパルス）に同期してカ
ウントされ、この被検出体検出信号Skが連続し
て４回カウントされると、第２の出力端子O2が
ハイレベルからロウレベルに変化する（ｆ点の電
圧波形参照）と共に、第１の出力端子O1がロウ
レベルからハイレベルに変化する。而して、この
信号処理回路３４の第１の出力端子O1がハイレ
ベルとなることによつて出力回路３５がオン出力
信号を出力し（ｇ点の電圧波形参照）、又、第２
の出力端子O2がロウレベルに変化することによ
つてヒステリシス回路３６のトランジスタ４５が
オフし、これにより駆動用のトランジスタ４４が
オンしてヒステリシス用抵抗３３にヒステリシス
調整用抵抗４６に基づく定電流を流す。この結
果、オペアンプ３１の出力端子から出力される検
出電圧Ekがヒステリシス用抵抗３３による電圧
降下分だけ下降する。尚この下降後の検出電圧
Ek′をｄ点の電圧波形に示している。このヒステ
リシス用抵抗３３の電圧降下に基づいてコンパレ
ータ３２の動作にヒステリシスが与えられる。即
ち、本来ならば検出電圧Ekよりもレベルの小さ
い検出電圧Ek′は比較用基準電圧Ecより小となら
ずコンパレータ３２は被検出体検出信号Skを生
じないものであるが、前述したように、オペアン
プ３１の出力レベルが下降すると前記検出電圧
Ek′によつてもコンパレータ３２は被検出体検出
信号Skを出力するのである。さらに検出電圧の
レベルが小さくなるとコンパレータ３２が被検出
体検出信号Skを出力しなくなり、この出力なし
のロウレベル状態が信号処理回路３４においてパ
ルス信号P2に基づき４回連続してカウントされ
ると、この信号処理回路３４の第１の出力端子
O1がハイレベルからロウレベルに変化し、又第
２の出力端子O2がロウレベルからハイレベルに
変化し、これに基づきヒステリシス回路３６の駆
動トランジスタ４４がオフし、似てヒステリシス
用抵抗３３による電圧降下が解除される。そして
信号処理回路３４の第１の出力端子O1がロウレ
ベルとなることにより出力回路３５からのオン出
力信号は消失し、検出終了となる。
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ点の各電圧波形を示す第
２図も参照して説明する。投光素子２３が点灯回
路２２から出力される駆動信号Sdによつてパル
ス変調光を発生している状態において、この投光
素子２３による投光領域に被検出体が第２図に示
す時刻T1において存在したときには、投光素子
２３からのパルス変調光が発生させる毎に上記被
検出体からの反射光が受光素子２４に受光される
ようになる。この受光素子２４の受光量に応じた
電気信号が交流増幅回路２５によつて受光信号
Sa（ｂ点の電圧波形参照）として出力され、これ
が抵抗４７を介してオペアンプ３１の反転入力端
子（−）に与えられる。このオペアンプ３１は、
この受光信号Saを非反転入力端子（＋）に与え
られる設定用基準電圧Ebに基づいて増幅して出
力端子から検出電圧Ek（ｃ点の電圧波形参照）を
出力する。この検出電圧Ekはコンパレータ３２
において比較用基準電圧Ec（ｄ点の電圧波形とと
もに示す）と比較されて、Ec＞Ekであることに
基づきこのコンパレータ３２からハイレベルの被
検出体検出信号Sk（ｅ点の電圧波形参照）が出力
される。この被検出体検出信号Skは信号処理回
路３４の第２の入力端子2に与えられ、この信
号処理回路３４の第１の入力端子1に与えられ
るパルス信号P2（クロツクパルス）に同期してカ
ウントされ、この被検出体検出信号Skが連続し
て４回カウントされると、第２の出力端子O2が
ハイレベルからロウレベルに変化する（ｆ点の電
圧波形参照）と共に、第１の出力端子O1がロウ
レベルからハイレベルに変化する。而して、この
信号処理回路３４の第１の出力端子O1がハイレ
ベルとなることによつて出力回路３５がオン出力
信号を出力し（ｇ点の電圧波形参照）、又、第２
の出力端子O2がロウレベルに変化することによ
つてヒステリシス回路３６のトランジスタ４５が
オフし、これにより駆動用のトランジスタ４４が
オンしてヒステリシス用抵抗３３にヒステリシス
調整用抵抗４６に基づく定電流を流す。この結
果、オペアンプ３１の出力端子から出力される検
出電圧Ekがヒステリシス用抵抗３３による電圧
降下分だけ下降する。尚この下降後の検出電圧
Ek′をｄ点の電圧波形に示している。このヒステ
リシス用抵抗３３の電圧降下に基づいてコンパレ
ータ３２の動作にヒステリシスが与えられる。即
ち、本来ならば検出電圧Ekよりもレベルの小さ
い検出電圧Ek′は比較用基準電圧Ecより小となら
ずコンパレータ３２は被検出体検出信号Skを生
じないものであるが、前述したように、オペアン
プ３１の出力レベルが下降すると前記検出電圧
Ek′によつてもコンパレータ３２は被検出体検出
信号Skを出力するのである。さらに検出電圧の
レベルが小さくなるとコンパレータ３２が被検出
体検出信号Skを出力しなくなり、この出力なし
のロウレベル状態が信号処理回路３４においてパ
ルス信号P2に基づき４回連続してカウントされ
ると、この信号処理回路３４の第１の出力端子
O1がハイレベルからロウレベルに変化し、又第
２の出力端子O2がロウレベルからハイレベルに
変化し、これに基づきヒステリシス回路３６の駆
動トランジスタ４４がオフし、似てヒステリシス
用抵抗３３による電圧降下が解除される。そして
信号処理回路３４の第１の出力端子O1がロウレ
ベルとなることにより出力回路３５からのオン出
力信号は消失し、検出終了となる。
而してオペアンプ３１の出力電圧下降値はヒス
テリシス用抵抗３３に流れる電流が定電流である
ので、直流電源電圧VREGの変化に左右されず
に一定値となり、しかも、この電圧下降を生じさ
せるヒステリシス用抵抗３３は基準電圧発生回路
２６とは別に設けているので、このヒステリシス
用抵抗３３が基準電圧発生回路２６に対する分圧
抵抗とはならず、従つて基準電圧発生回路２６に
おける設定用基準電圧Eb及び比較用基準電圧Ec
が変化することもない。又、ヒステリシス電圧幅
（電圧降下値）はヒステリシス調整用抵抗４６の
抵抗値調整によるヒステリシス用抵抗３３への電
流制御により調整できるので、そのヒステリシス
電圧幅の調整も簡単でしかも正確ならしめ得る。
テリシス用抵抗３３に流れる電流が定電流である
ので、直流電源電圧VREGの変化に左右されず
に一定値となり、しかも、この電圧下降を生じさ
せるヒステリシス用抵抗３３は基準電圧発生回路
２６とは別に設けているので、このヒステリシス
用抵抗３３が基準電圧発生回路２６に対する分圧
抵抗とはならず、従つて基準電圧発生回路２６に
おける設定用基準電圧Eb及び比較用基準電圧Ec
が変化することもない。又、ヒステリシス電圧幅
（電圧降下値）はヒステリシス調整用抵抗４６の
抵抗値調整によるヒステリシス用抵抗３３への電
流制御により調整できるので、そのヒステリシス
電圧幅の調整も簡単でしかも正確ならしめ得る。
［発明の効果］
本発明は以上の記述にて明らかなように、ヒス
テリシス用抵抗器が基準電圧発生回路に対する分
圧抵抗として作用することがないので、オペアン
プに与える設定用基準電圧及びコンパレータに与
える比較用基準電圧の変動をなくし得、又、ヒス
テリシス用抵抗器に定電流を流すことによつてヒ
ステリシス用抵抗器による電圧降下を一定ならし
め得るので、電源電圧が変動することがあつても
ヒステリシス電圧幅を一定ならしめ得、この結
果、検出動作を確実に行なうことができるという
優れた降下を奏するものである。
テリシス用抵抗器が基準電圧発生回路に対する分
圧抵抗として作用することがないので、オペアン
プに与える設定用基準電圧及びコンパレータに与
える比較用基準電圧の変動をなくし得、又、ヒス
テリシス用抵抗器に定電流を流すことによつてヒ
ステリシス用抵抗器による電圧降下を一定ならし
め得るので、電源電圧が変動することがあつても
ヒステリシス電圧幅を一定ならしめ得、この結
果、検出動作を確実に行なうことができるという
優れた降下を奏するものである。
第１図及び第２図は本発明の一実施例を示し、
第１図は回路構成図、第２図は第１図中の各部の
電圧波形を示す図である。そして第３図は従来例
を示す回路構成図である。 図中、２３は投光素子、２４は受光素子、２６
は基準電圧発生回路、３１はオペアンプ、３２は
コンパレータ、３３はヒステリシス用抵抗（ヒス
テリシス用抵抗器）、３６はヒステリシス回路、
３７は定電流回路である。
第１図は回路構成図、第２図は第１図中の各部の
電圧波形を示す図である。そして第３図は従来例
を示す回路構成図である。 図中、２３は投光素子、２４は受光素子、２６
は基準電圧発生回路、３１はオペアンプ、３２は
コンパレータ、３３はヒステリシス用抵抗（ヒス
テリシス用抵抗器）、３６はヒステリシス回路、
３７は定電流回路である。
Claims (1)
- １ 基準電圧発生回路と、この基準電圧発生回路
から設定用基準電圧が与えられると共に受光素子
に基づく受光信号が与えられこの受光信号を増幅
して検出電圧を出力するオペアンプと、このオペ
アンプから検出電圧が与えられると共に前記基準
電圧発生回路から比較用基準電圧が与えられてそ
の比較用基準電圧に基づき被検出体検出信号を出
力するコンパレータと、このコンパレータの入力
端子と前記オペアンプの出力端子との間に介在さ
れたヒステリシス用抵抗器を有し前記被検出体検
出信号に基づき前記ヒステリシス用抵抗器に定電
流を流すシステリシス回路とを具備して成る光電
スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091386A JPS62179217A (ja) | 1986-01-31 | 1986-01-31 | 光電スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091386A JPS62179217A (ja) | 1986-01-31 | 1986-01-31 | 光電スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62179217A JPS62179217A (ja) | 1987-08-06 |
| JPH058888B2 true JPH058888B2 (ja) | 1993-02-03 |
Family
ID=12040461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091386A Granted JPS62179217A (ja) | 1986-01-31 | 1986-01-31 | 光電スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4231232A1 (en) | 2022-02-22 | 2023-08-23 | Primetals Technologies Japan, Ltd. | Strip shape determining apparatus for metal strip, rolling mill, and determination method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137911A (ja) * | 1990-09-28 | 1992-05-12 | Nippon Kaiheiki Kogyo Kk | 光電スイッチのヒステリス可変装置 |
| JP3275323B2 (ja) * | 1991-06-03 | 2002-04-15 | オムロン株式会社 | 電子スイッチ |
-
1986
- 1986-01-31 JP JP2091386A patent/JPS62179217A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4231232A1 (en) | 2022-02-22 | 2023-08-23 | Primetals Technologies Japan, Ltd. | Strip shape determining apparatus for metal strip, rolling mill, and determination method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62179217A (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558459B2 (ja) | 光電検出回路 | |
| EP1111745A1 (en) | Laser control loop with automatic adaptation to the monitoring signal polarity | |
| JPH058888B2 (ja) | ||
| JPS61194784A (ja) | 光学的物体検知回路 | |
| JPH06164356A (ja) | 光検出器 | |
| JP3756533B2 (ja) | ２線式光電スイッチ | |
| JP2609924B2 (ja) | 光センサ回路 | |
| JP3235111B2 (ja) | 光電スイッチ | |
| JP2593980B2 (ja) | 光電式煙感知器 | |
| JP3063588B2 (ja) | 光電式煙感知器 | |
| JP2841743B2 (ja) | 光センサ用発受光回路 | |
| JPS6152996B2 (ja) | ||
| JPH0350284B2 (ja) | ||
| JP2009097870A (ja) | 光−電気信号変換回路および光検出装置 | |
| JPH07105463A (ja) | 光電式煙感知器 | |
| JPS5928076B2 (ja) | レ−ザダイオ−ドのバイアス回路 | |
| JP2003101395A (ja) | 光センサ | |
| JP2005260752A (ja) | パルス発生回路、および、それを用いた光検出装置 | |
| JPH03229116A (ja) | 位置検出装置における波形成形回路 | |
| JPH088702A (ja) | ディジタル入力回路 | |
| JPS6262621A (ja) | 光電スイツチ | |
| JPS61264213A (ja) | フオトエンコ−ダ | |
| JPS5856836B2 (ja) | 光電スイツチ | |
| JP2008008833A (ja) | 多光軸光電センサ | |
| JP2006162482A (ja) | 光変調型フォトインタラプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |