JPS62179217A - 光電スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は被検出体有無の検出動作にヒステリシスをもた
せた光電スイッチに関する。

［従来技術］ 従来この種光電スイッチとしては、第３図に示した構成
のものが供されている。この第３図において、１はパル
ス発振回路２からの発振パルスに基づき点灯回路３を介
してパルス変調光を発生する投光素子、４は投光素子１
からの投光に基づき被検出体から反射されたパルス変調
光を受光する受光素子、５はこの受光素子４の受光量に
応じた電気信号を増幅する交流増幅回路、６は抵抗１５
を介して反転入力端子（−）に与えられる受光信号を増
幅して検出電圧を出力するオペアンプである。７は基準
電圧発生回路で、これは第１の出力端子７ａから設定用
基準電圧を出力してオペアンプ６の非反転入力端子（＋
）に与えると共に、第２の出力端子７ｂから比較用基準
電圧を出力してコンパレータ８の非反転入力端子（＋）
に与える。

このコンパレータ８は比較用基準電圧と反転入力端子（
−）に与えられる前記検出電圧とに基づき被検出体検出
信号を出力する。この被検出体検出信号は信号処理回路
９に与えられ、この信号処理回路９は前記パルス発振回
路２から与えられる発振パルスと同期して被検出体検出
信号を検出しその第１の出力端子９ａから出力回路１０
に検知信号を出力すると共に、第２の出力端子９ｂをロ
ウレベルからハイレベルに変化させてこの第２の出力端
子９ｂからハイレベルのヒステリシス信号をヒステリシ
ス回路１１のスイッチングトランジスタ１２のベースに
与える。このヒステリシス回路１１は、」二５己スイッ
チングトランジスタ１２と、前記ＪＡ亭電電圧発生回路
の第２の出力端子７ｂとコンパレータ８の非反転入力端
子（＋）との間に介在されたヒステリシス用抵抗１３と
、コンパレータ８の非反転入力端子（＋）とスイッチン
グトランジスタ１２のコレクタとの間に接続されたヒス
テリシス調整用抵抗１４とから構成されており、スイッ
チングトランジスタ１２のエミッタはアースされている
。而して、このヒステリシス回路１１のスイッチングト
ランジスタ１２のベースに出力端子９ｂからハイレベル
のヒステリシス信号が与えられると、ヒステリシス用抵
抗１３及びヒステリシス調整用抵抗１４と、基準電圧発
生回路７の各抵抗により定まる分圧抵抗値にてコンパレ
ータ８の非反転入力端子（＋）にかかる電圧を変化させ
てヒステリシスをもたせるようにしている。

しかしながら上記従来のものでは、コンパレータ８にヒ
ステリシスを付与すべ（ヒステリシス調整用抵抗１４を
を効化したときに、オペアンプ６に与える設定用基準電
圧も変化し、この結果オペアンプ６におけるバイアスレ
ベルが変化することになり、又、基準電圧発生回路７に
与えられる電ｊｌ［圧の変化に伴いヒステリシス電圧幅
が変動することになり、総じて、検出動作が不確実にな
る虐があった。

［発明の目的］ 本発明の目的は、検出動作に常に一定のヒステリシスを
与えることができて、検出動作を確実に行ない得る光電
スイッチを提供するにある。

［発明の要約］ 本発明は、従来において比較用基準電圧とコンパレータ
の入力端子との間に介在されていたヒステリシス用抵抗
器を、オペアンプの出力端子とコンパレータの入力端子
との間に介在させ、このヒステリシス用抵抗器を存する
ヒステリシス回路を、このヒステリシス用抵抗器に定電
流を流すように構成したことにより、オペアンプに与え
る設定用基準電圧のヒステリシス用抵抗器による変動を
なくすと共に、ヒステリシス用抵抗器の電圧降下値を一
定ならしめるようにしたものである。

［実施例］ 以下本発明の一実施例につき第１図及び第２図を参照し
て説明する。２１はパルス発振回路で、これは第１の出
力端子０１及び第２の出力端子０２から同期したパルス
信号Ｐ１及びＰ２を夫々出力する。このパルス発振回路
２１の第１の出力端子Ｏ！は点灯回路２２の入力端子に
接続されていて、この点灯回路２２はパルス信号Ｐ１に
同期した駆動信号Ｓｄを出力する。２３は発光ダイオー
ドからなる投光素子で、これは点灯回路２２の出力端子
に接続されていて、上記駆動信号Ｓｄによって間欠的に
点灯され、以てこの投光素子２３はパルス変調光を発生
させる。２４は投光素子２３と隣設した位置に互いの光
軸が交差するように配置されたホトダイオードやホトト
ランジスタ等からなる受光素子、２５はその入力端子が
この受光索子２４に接続された交流増幅回路で、この交
流増幅回路２５は受光索子２４の受光量に比例した電気
信号を電圧レベルの受光信号Ｓａとして出力端子から出
力する。２６は基準電圧発生回路で、これは定電圧回路
２７からの直流電源電圧１？ｌＥＧが印加された直流電
源線２７ａとアースとの間に、抵抗２８．２９及び３０
を直列に接続して成る。

３１はオペアンプで、その反転入力端子（−）は交流増
幅回路２５の出力端子に抵抗４７を介して接続され、非
反転入力端子（＋）は基■電圧発生回路２６の第１の出
力端子２６ａに接続されている。このオペアンプ３１は
、非反転入力端子（＋）に基準電圧発生回路２６の第１
の出力端子２６ａから設定用基準電圧が与えられると共
に、反転入力端子（−）に交流増幅回路２５から抵抗４
７を介して受光信号Ｓａが与えられ、この受光信号Ｓａ
を増幅して検出電圧Ｅ　］（を出力する。３２はコンパ
レータであり、その反転入力端子（−）はヒステリシス
用抵抗器たる後述のヒステリシス用抵抗３３を介してオ
ペアンプ３１の出力端子に接続され、非反転入力端子（
＋）は基準電圧発生回路２６の第２の出力端子２６ｂに
接続されている。

而して、このコンパレータ３２は基準電圧発生回路２６
からその非反転入力端子（＋）に与えられる比較用基準
電圧Ｅｃとオペアンプ３１の出力端子から反転入力端子
（−）に与えられる検出電圧Ｅ　ｋとを比較してこれら
がＥｃ＞Ｅｋなる関係状態となったときに出力端子から
ハイレベルの被検出体検出信号Ｓｋを出力する。３４は
信号処理回路であり、これの第１の入力端子１１は前記
パルス発振回路２１の出力端子０２に接続され、又、第
２の入力端子Ｉ２はコンパレータ３２の出力端子に接続
されている。この信号処理回路３２は、パルス発振回路
２１の第２の出力端子０２から与えられるパルス信号Ｐ
２と同期して第２の入力端子■２に与えられる信号Ｓｋ
をカウントし、その信号Ｓｋを連続して例えば４回カウ
ントするとその４回目に対応するパルス信号Ｐ２の立下
がり（第２図中にはこのパルス信号Ｐ２と同期する駆動
信号Ｓｄの立下がりで示す）によって第１の出力端子Ｏ
１をハイレベルに変化させると共に第２の出力端子０２
をロウレベルに変化させ、又、その信号Ｓｋを例えば４
回分連続してカウントしなくなると第１の出力端子Ｏ工
をロウレベルに変化させると共に第２の出力端子０２を
ハイレベルに変化させる。３５はトランジスタ等からな
る出力回路で、これの入力端子は信号処理回路３４の第
１の出力端子０１に接続されていて、この信号処理回路
３４から与えられる信号がハイレベルのときにその出力
端子からオン出力信号を出力しロウレベルのときにオン
出力信号を消失する。３６はヒステリシス回路であり、
これはヒステリシス用抵抗３３を既述したようにオペア
ンプ３１の出力端子とコンパレータ３２の反転入力端子
（−）との間に介在させると共に、定電流回路３７．ダ
イオード３８及び３９．カレントミラー回路を形成する
ＰＮＰ形のトランジスタ４０及び４１．ＮＰＮ形のトラ
ンジスタ４２乃至４５．ヒステリシス調整用抵抗４６を
第１図に示すように接続して成るものであり、トランジ
スタ４３．４４もカレントミラー回路を形成している。

ヒステリシス用抵抗３３駆動用でもあるトランジスタ４
４は信号処理回路３４の第２の出力端子０２からトラン
ジスタ４５のベースに与えられる信号がハイレベルのと
きにオフし、ロウレベルのときにオンするものであり、
このトランジスタ４４がオンしたときにヒステリシス用
抵抗３３に対してヒステリシス調整用抵抗４６に基づく
定電流が流れる。この結果、その定電流によるヒステリ
シス用抵抗３３の電圧降下により検出電圧Ｅｋを下げ、
以てコンパレータ３２の動作にヒステリシスをもたせる
。

次に上記構成の作用について第１図中のａ、ｂ。

ｃ、ｄ、ｅ、ｆ、ｇ点の各電圧波形を示す第２図も参照
して説明する。投光索子２３が点灯回路２２から出力さ
れる駆動信号Ｓｄによってパルス変調光を発生している
状態において、この投光索子２３による投光領域に被検
出体が第２図に示す時刻Ｔ１において存在したときには
、投光素子２３からのパルス変調光が発生される毎に上
記被検出体からの反射光が受光索子２４に受光されるよ
うになる。この受光素子２４の受光量に応じた電気信号
が交流増幅回路２５によって受光信号５ａ（ｂ点の電圧
波形参照）として出力され、これが抵抗４７を介してオ
ペアンプ３１の反転入力端子（−）に与えられる。この
オペアンプ３１は、この受光信号Ｓａを非反転入力端子
（＋）に与えられる設定用基準電圧Ｅｂに基づいて増幅
して出力端子から検出電圧Ｅｌｃ（ｅ点の電圧波形参照
）を出力する。この検出電圧Ｅｋはコンパレータ３２に
おいて比較用基準電圧Ｅｃ（ｄ点の電圧波形とともに示
す）と比較されて、Ｅｃ＞Ｅｋであることに基づきこの
コンパレータ３２からハイレベルの被検出体検出信号Ｓ
ｋ　（ｅ点の電圧波形参照）が出力される。この被検出
体検出信号Ｓｋは信号処理回路３４の第２の入力端子１
２与えられ、この信号処理回路３４の第１の入力端子■
１に与えられるパルス信号Ｐ２　　（クロックパルス）
に同期してカウントされ、この被検出体検出信号Ｓｋが
連続して４回カウントされると、第２の出力端子０２が
ハイレベルからロウレベルに変化する（ｆ点の電圧波形
参照）と共に、第１の出力端子０１がロウレベルからハ
イレベルに変化する。而して、この信号処理回路３４の
第１の出力端子０１がハイレベルとなることによって出
力回路３５がオン出力信号を出力しくｇ点の電圧波形参
照）、又、第２の出力端子０２がロウレベルに変化する
ことによってヒステリシス回路３６のトランジスタ４５
がオフし、これにより駆動用のトランジスタ４４がオン
してヒステリシス用抵抗３３にヒステリシス調整用抵抗
４６に基づく定電流を流す。この結果、オペアンプ３１
の出力端子から出力される検出電圧Ｅｋがヒステリシス
用抵抗３３による電圧降下分だけ下降する。尚この下降
後の検出電圧Ｅｋ−を６点の電圧波形に示している。こ
のヒステリシス用抵抗３３の電圧降下に基づいてコンパ
レータ３２の動作にヒステリシスが与えられる。

即ち、本来ならば検出電圧Ｅｋよりもレベルの小さい検
出電圧Ｅｋ″は比較用基準電圧Ｅｃより小とならずコン
パレータ３２は被検出体検出信号Ｓｋを生じないもので
あるが、前述したように、オペアンプ３１の出力レベル
が下降すると前記検出電圧Ｅｋ−によってもコンパレー
タ３２は被検出体検出信号Ｓｋを出力するのである。さ
らに検出電圧のレベルが小さくなるとコンパレータ３２
が被検出体検出信号Ｓｋを出力しなくなり、この出力な
しのロウレベル状態が信号処理回路３４においてパルス
信号Ｐ２に基づき４回連続してカウントされると、この
信号処理回路３４の第１の出力端子Ｏ１がハイレベルか
らロウレベルに変化し、又第２の出力端子０２がロウレ
ベルからハイレベルに変化し、これに基づきヒステリシ
ス回路３６の駆動トランジスタ４４がオフし、以てヒス
テリシス用抵抗３３による電圧降下が解除される。そし
て信号処理回路３４の第１の出力端子０１がロウレベル
となることにより出力回路３５からのオン出力信号は消
失し、検出終了となる。

而してオペアンプ３１の出力電圧下降値はヒステリシス
用抵抗３３に流れる電流が定電流であるので、直流電源
電圧Ｖ　ＲＥＧの変化に左右されずに一定値となり、し
かも、この電圧下降を生じさせるヒステリシス用抵抗３
３は基準電圧発生回路２６とは別に設けているので、こ
のヒステリシス用抵抗３３が基準電圧発生回路２６に対
する分圧抵抗とはならず、従って基準電圧発生回路２６
における設定用基準電圧Ｅｂ及び比較用基準電圧Ｅｃが
変化することもない。又、ヒステリシス電圧幅（電圧降
下値）はヒステリシス調整用抵抗４６の抵抗値調整によ
るヒステリシス用抵抗３３への電流制御により調整でき
るので、そのヒステリシス電圧幅の、Ｊ！Ｊ整も簡単で
しかも正確ならしめ得る。

〔発明の効果］ 本発明は以上の記述にて明らかなように、ヒステリシス
用抵抗器が基準電圧発生回路に対する分圧抵抗として作
用することがないので、オペアンプに与える設定用基準
電圧及びコンパレータに与える比較用基準電圧の変動を
なくし得、又、ヒステリシス用抵抗器に定電流を流すこ
とによってヒステリシス用抵抗器による電圧降下を一定
ならしめ得るので、電源電圧が変動することがあっても
ヒステリシス電圧幅を一定ならしめ得、この結果、検出
動作を確実に行なうことができるという優れた効果を奏
するものである。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示し、第１図は
回路構成図、第２図は第１図中の各部の電圧波形を示す
図である。そして第３図は従来例を示す回路構成図であ
る。 図中、２３は投光索子、２４は受光素子、２６は基準電
圧発生回路、３１はオペアンプ、３２はコンパレータ、
３３はヒステリシス用抵抗（ヒステリシス用抵抗器）、
３６はヒステリシス回路、３７は定電流回路である。 第３図 手続補正書 昭和６１年　３月２５日 １、事件の表示 特願昭６１−２０９１３号 ２、発明の名称　　光電スイ・ソチ ３、補正をする者 事件との関係　　特許出願人 サ　　ン　　り　　ス　　株　　式　　会　　社４、代
理人 ６、補正命令の日付　　自発的 ６、補正の対象 明細書の発明の詳細な説明の欄、及び図面の第１図、第
２図、第３図。 ７、補正の内容゛ （１）明細書第３頁第３行目から第５行目にかけて記載
の［第２の出力端子９ｂをロウレベルからハイレベルに
変化させてこの第２の出力端子９ｂからハイレベルのヒ
ステリシス信号を」を「第２の出力端子９ｂをハイレベ
ルか、らロウレベルに変化させてこの第２の出力端子９
ｂからロウレベルのヒステリシス信号を」と訂正する。 （２）同第７頁第１６行目に記載の「この信号処理回路
３２は、Ｊを「この信号処理回路３４は、」と訂正する
。 （３）同第１０頁第１８行目に記載の「第２の入力端子
１２Ｊと「与えられ」との間に「に」を加入する。 （４）第１図を別紙の通り訂正する。 （５）第２図を別紙の通り訂正する。 （６）第３図を別紙の通り訂正する。 第　２　図 第　３　図 手続補正書 昭和６１年４　月　８日

Claims (1)

1. 【特許請求の範囲】 １、設定用基準電圧が与えられると共に受光素子に基づ
   く受光信号が与えられこの受光信号を増幅して検出電圧
   を出力するオペアンプと、 前記検出電圧が与えられると共に比較用 基準電圧が与えられてその比較用基準電圧に基づき被検
   出体検出信号を出力するコンパレータと、このコンパレ
   ータの入力端子と前記オペアンプの出力端子との間に介
   在されたヒステリシス用抵抗器を有し前記被検出体検出
   信号に基づき前記ヒステリシス用抵抗器に定電流を流す
   ヒステリシス回路とを具備して成る光電スイッチ。