JP2586732B2 - 検波回路 - Google Patents
検波回路Info
- Publication number
- JP2586732B2 JP2586732B2 JP2336542A JP33654290A JP2586732B2 JP 2586732 B2 JP2586732 B2 JP 2586732B2 JP 2336542 A JP2336542 A JP 2336542A JP 33654290 A JP33654290 A JP 33654290A JP 2586732 B2 JP2586732 B2 JP 2586732B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- diode
- resistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は検波回路に関し、特に入力信号の正弦波の有
無によりスイッチを制御したりアラームを検出する回路
に関する。
無によりスイッチを制御したりアラームを検出する回路
に関する。
従来、この種の検波回路として第３図に示す回路が用
いられていた。この回路は、入力端子１と出力端子２と
の間に、検波用ダイオードＤと、抵抗Ｒおよびコンデン
サＣとで構成される整流回路とを接続した構成とされて
いる。
いられていた。この回路は、入力端子１と出力端子２と
の間に、検波用ダイオードＤと、抵抗Ｒおよびコンデン
サＣとで構成される整流回路とを接続した構成とされて
いる。
この検波回路で入力信号を検波して直流電圧を出力す
ることで、入力信号の正弦波の有無により出力電圧が変
化され、この出力に基づいてスイッチ制御やアラーム検
出を行っている。
ることで、入力信号の正弦波の有無により出力電圧が変
化され、この出力に基づいてスイッチ制御やアラーム検
出を行っている。
上述した従来の検波回路は、立ち上がり電圧の低い検
波ダイオードを使う必要があるため、高価になるという
問題がある。また、温度による検波電圧の変動が大きい
という問題がある。
波ダイオードを使う必要があるため、高価になるという
問題がある。また、温度による検波電圧の変動が大きい
という問題がある。
本発明の目的は、これらの問題を解消した検波回路を
提供することにある。
提供することにある。
本発明の検波回路は、トランジスタを有する増幅回路
と、この増幅回路の出力側に設けたダイオードを有する
整流回路とで構成され、前記増幅回路のトランジスタ
は、入力端とベースとの間に直列にコンデンサと抵抗を
接続し、ベースとコレクタ間に帰還抵抗を接続し、コレ
クタと電源との間に抵抗を接続し、かつエミッタを接地
した構成とされ、前記整流回路のダイオードは前記トラ
ンジスタのコレクタと出力端との間に順方向に接続さ
れ、かつ前記出力端には抵抗とコンデンサを並列に接続
し、さらに、前記トランジスタとダイオードとはベース
・エミッタ電圧と順方向電圧とが等しくかつその温度特
性が同等のものを用いた構成とする。
と、この増幅回路の出力側に設けたダイオードを有する
整流回路とで構成され、前記増幅回路のトランジスタ
は、入力端とベースとの間に直列にコンデンサと抵抗を
接続し、ベースとコレクタ間に帰還抵抗を接続し、コレ
クタと電源との間に抵抗を接続し、かつエミッタを接地
した構成とされ、前記整流回路のダイオードは前記トラ
ンジスタのコレクタと出力端との間に順方向に接続さ
れ、かつ前記出力端には抵抗とコンデンサを並列に接続
し、さらに、前記トランジスタとダイオードとはベース
・エミッタ電圧と順方向電圧とが等しくかつその温度特
性が同等のものを用いた構成とする。
本発明によれば、ダイオードには整流用ダイオードを
用いることが可能となり、トランジスタとダイオードを
選択することにより、検波電圧の温度による変化を小さ
くできる。
用いることが可能となり、トランジスタとダイオードを
選択することにより、検波電圧の温度による変化を小さ
くできる。
次に、本発明を図面を参照して説明する。
第１図は本発明の回路図である。同図において、TR1
はNPNトランジスタであり、そのベースにはコンデンサC
1と抵抗R1を介して入力端子１が接続されている。ま
た、エミッタは接地される。さらに、コレクタにはベー
スとの間に帰還抵抗R2が接続され、かつ電源＋Ｖとの間
には抵抗R3が直列に、コンデンサC3が並列に接続されて
トランジスタ増幅回路を構成している。また、コレクタ
にはダイオードおよび整流回路を構成する抵抗R4とコン
デンサC2が接続され、これらを介して出力端子２が接続
されている。
はNPNトランジスタであり、そのベースにはコンデンサC
1と抵抗R1を介して入力端子１が接続されている。ま
た、エミッタは接地される。さらに、コレクタにはベー
スとの間に帰還抵抗R2が接続され、かつ電源＋Ｖとの間
には抵抗R3が直列に、コンデンサC3が並列に接続されて
トランジスタ増幅回路を構成している。また、コレクタ
にはダイオードおよび整流回路を構成する抵抗R4とコン
デンサC2が接続され、これらを介して出力端子２が接続
されている。
第２図は第１図の検波回路の動作を説明するための信
号波形図である。
号波形図である。
入力信号がオフのときには、第２図（ｂ）のように、
NPNトランジスタTR1がオンになるので、トランジスタTR
1のhFEが十分大きければV1＝VBE（V1はトランジスタTR1
のコレクタ電圧）となり、VOUT＝V1−VD＝VBE−VD≒0v
になる。VBEとVDはシリコントランジスタとシリコンダ
イオード等同種のものを使えば温度による変化率も似て
いるため、温度によらずVOUT≒0vになる。
NPNトランジスタTR1がオンになるので、トランジスタTR
1のhFEが十分大きければV1＝VBE（V1はトランジスタTR1
のコレクタ電圧）となり、VOUT＝V1−VD＝VBE−VD≒0v
になる。VBEとVDはシリコントランジスタとシリコンダ
イオード等同種のものを使えば温度による変化率も似て
いるため、温度によらずVOUT≒0vになる。
次に、入力信号に正弦波が入力されたときには、第２
図（ａ）のように、入力信号はR2/R1倍に増幅され、R2/
（R2＋R3）×（VC−VBE）＋VBEで制限されて、V1および
整流されたVOUTは図示のようになる。なお、R1,R2,R3は
それぞれ抵抗R1,R2,R3の抵抗値であり、これらを適当に
選べば入力信号オン時の電圧を自由に設定できる。例え
ば、R1＝50Ω、R2＝1.6K、R3＝400Ω、VC＝＋5v、TR1の
hFE＝∞、VBE＝VD＝0.7vとすれば入力信号が0.25vP-Pの
正弦波のときVOUT−3.3v、入力信号がオフのときVOUT＝
0vになる。
図（ａ）のように、入力信号はR2/R1倍に増幅され、R2/
（R2＋R3）×（VC−VBE）＋VBEで制限されて、V1および
整流されたVOUTは図示のようになる。なお、R1,R2,R3は
それぞれ抵抗R1,R2,R3の抵抗値であり、これらを適当に
選べば入力信号オン時の電圧を自由に設定できる。例え
ば、R1＝50Ω、R2＝1.6K、R3＝400Ω、VC＝＋5v、TR1の
hFE＝∞、VBE＝VD＝0.7vとすれば入力信号が0.25vP-Pの
正弦波のときVOUT−3.3v、入力信号がオフのときVOUT＝
0vになる。
なお、R1,R2,R3の値を適当に選べば、オン／オフのス
レッショルド電圧をロジックレベルにできるので、ロジ
ックICに直接つなぐことが可能となる。
レッショルド電圧をロジックレベルにできるので、ロジ
ックICに直接つなぐことが可能となる。
以上説明したように本発明は、トランジスタで構成さ
れる増幅回路と、ダイオードで構成される整流回路とで
構成され、特にこれらトランジスタとダイオードとはベ
ース・エミッタ電圧と順方向電圧とが等しくかつその温
度特性が同等のものを用いた構成とすることにより、ダ
イオードには整流用ダイオードを用いることが可能とな
り、コストダウンを図ることができる。また、トランジ
スタとダイオードを選択することにより、検波電圧の温
度による変化を非常に小さくすることができる。
れる増幅回路と、ダイオードで構成される整流回路とで
構成され、特にこれらトランジスタとダイオードとはベ
ース・エミッタ電圧と順方向電圧とが等しくかつその温
度特性が同等のものを用いた構成とすることにより、ダ
イオードには整流用ダイオードを用いることが可能とな
り、コストダウンを図ることができる。また、トランジ
スタとダイオードを選択することにより、検波電圧の温
度による変化を非常に小さくすることができる。
第１図は本発明の一実施例の回路図、第２図は第１図の
回路の入力信号に正弦波が有る場合と無い場合の信号波
形図、第３図は従来の検波回路の回路図である。 １……入力端子、２……出力端子、TR1……トランジス
タ、D,D1……ダイオード、R,R1〜R4……抵抗、C,C1,C2
……コンデンサ。
回路の入力信号に正弦波が有る場合と無い場合の信号波
形図、第３図は従来の検波回路の回路図である。 １……入力端子、２……出力端子、TR1……トランジス
タ、D,D1……ダイオード、R,R1〜R4……抵抗、C,C1,C2
……コンデンサ。
Claims (1)
- 【請求項１】トランジスタを有する増幅回路と、この増
幅回路の出力側に設けたダイオードを有する整流回路と
で構成され、前記増幅回路のトランジスタは、入力端と
ベースとの間に直列にコンデンサと抵抗を接続し、ベー
スとコレクタ間に帰還抵抗を接続し、コレクタと電源と
の間に抵抗を接続し、かつエミッタを接地した構成とさ
れ、前記整流回路のダイオードは前記トランジスタのコ
レクタと出力端との間に順方向に接続され、かつ前記出
力端には抵抗とコンデンサを並列に接続し、さらに、前
記トランジスタとダイオードとはベース・エミッタ電圧
と順方向電圧とが等しくかつその温度特性が同等のもの
を用いたことを特徴とする検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336542A JP2586732B2 (ja) | 1990-11-30 | 1990-11-30 | 検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336542A JP2586732B2 (ja) | 1990-11-30 | 1990-11-30 | 検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04207609A JPH04207609A (ja) | 1992-07-29 |
| JP2586732B2 true JP2586732B2 (ja) | 1997-03-05 |
Family
ID=18300212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2336542A Expired - Lifetime JP2586732B2 (ja) | 1990-11-30 | 1990-11-30 | 検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586732B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152951A (en) * | 1978-05-24 | 1979-12-01 | Hitachi Ltd | Detection circuit |
| JPH0677035B2 (ja) * | 1985-03-29 | 1994-09-28 | クラリオン株式会社 | Ａｃ−ｄｃ変換回路 |
-
1990
- 1990-11-30 JP JP2336542A patent/JP2586732B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04207609A (ja) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840632B2 (ja) | 全波整流回路 | |
| JPH02892B2 (ja) | ||
| JP2586732B2 (ja) | 検波回路 | |
| KR910007234A (ko) | 진폭변조신호의 검출회로 | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JP2633058B2 (ja) | 多値２値信号変換回路 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JPH024521Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| US5604515A (en) | Pulse-type driving device | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| US20050007094A1 (en) | Two wire hall device output detection circuit | |
| JP2517667B2 (ja) | 整流回路 | |
| JPS6267466A (ja) | 増幅器の出力表示回路 | |
| JPS5933332U (ja) | 増幅回路 | |
| JPH0513064Y2 (ja) | ||
| JP2562870B2 (ja) | フオトトランジスタの信号検出器 | |
| KR940002237Y1 (ko) | 히스테리시스를 갖는 커런트 모드 비교기 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPS6118462Y2 (ja) | ||
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPH06104706A (ja) | ウィンドウ型コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |