JPS59116878A - 絶対値回路 - Google Patents
絶対値回路Info
- Publication number
- JPS59116878A JPS59116878A JP22604082A JP22604082A JPS59116878A JP S59116878 A JPS59116878 A JP S59116878A JP 22604082 A JP22604082 A JP 22604082A JP 22604082 A JP22604082 A JP 22604082A JP S59116878 A JPS59116878 A JP S59116878A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- absolute value
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アナログ信号の絶対値を出力する回路に関す
るものである。
るものである。
演算増幅器を用いた絶対値回路、例えば、ＶＴｌ（カメ
ラ装置等においては、パルス性ノイズを測定す、るため
、時間応答性のよい絶対値回路が必要である。すなわち
、アナログ信号の絶対値を得る回路で、構成が簡単で高
周波特性の比較的良い回路として、差動増幅回路を構成
する２個のトランジスタの各コレクタに共通の負荷をエ
ミッタに接続した２個のトランジスタの各ベースを接続
し、エミッタ負荷より出力を得る回路がある。第１図は
その具体的な回路である。
ラ装置等においては、パルス性ノイズを測定す、るため
、時間応答性のよい絶対値回路が必要である。すなわち
、アナログ信号の絶対値を得る回路で、構成が簡単で高
周波特性の比較的良い回路として、差動増幅回路を構成
する２個のトランジスタの各コレクタに共通の負荷をエ
ミッタに接続した２個のトランジスタの各ベースを接続
し、エミッタ負荷より出力を得る回路がある。第１図は
その具体的な回路である。
第１図において、信号は入力端子１，２の両端に加えら
れるようになっているが、一方のみの接続で、もう一方
は交流的に接地されたバイアス源に接続されてもよい。
れるようになっているが、一方のみの接続で、もう一方
は交流的に接地されたバイアス源に接続されてもよい。
入力信号は、差動増幅回路を構成するトランジスタ１１
．１２で増幅され、各トランジスタ１１，１２のコレク
タから互に逆相の信号として現オ〕れる。トランジスタ
１３゜１４のエミッタは共通の負荷３２に接続してあり
、ベースは、それぞれ、トランジスタ１１．１２のコレ
クタに接続しである。トランジスタ１１ 、１２のエミ
ッタは抵抗２３．２４を介して短絡され、負荷３１を介
してＡｌｌ記負荷３２と接続されて、電源の一端子に接
続しである。才たトランジスタ１１．１２のコレクタと
電源（十ｖ）との間にはそれぞれ抵抗２１．２２が挿入
しである。このトランジスタ１３．１４はエミッタホロ
ワとして働き、ベースに加えられた４Ｎ−ｖ＋をそのま
ま出力することとなるが、負荷３２が共通でエミッタに
接続されているため、どちらかベース電位の高い方のト
ランジスタが働く。交流信号が入力端子１．２に加えら
れると、トランジスタ１１．１２のコレクタに現われる
互に逆相の信号のうち、どちらか電位の高い方の信号が
、出力端子３に現われることとなる。このようにして、
第１図の回路は、絶対値回路として働く。
．１２で増幅され、各トランジスタ１１，１２のコレク
タから互に逆相の信号として現オ〕れる。トランジスタ
１３゜１４のエミッタは共通の負荷３２に接続してあり
、ベースは、それぞれ、トランジスタ１１．１２のコレ
クタに接続しである。トランジスタ１１ 、１２のエミ
ッタは抵抗２３．２４を介して短絡され、負荷３１を介
してＡｌｌ記負荷３２と接続されて、電源の一端子に接
続しである。才たトランジスタ１１．１２のコレクタと
電源（十ｖ）との間にはそれぞれ抵抗２１．２２が挿入
しである。このトランジスタ１３．１４はエミッタホロ
ワとして働き、ベースに加えられた４Ｎ−ｖ＋をそのま
ま出力することとなるが、負荷３２が共通でエミッタに
接続されているため、どちらかベース電位の高い方のト
ランジスタが働く。交流信号が入力端子１．２に加えら
れると、トランジスタ１１．１２のコレクタに現われる
互に逆相の信号のうち、どちらか電位の高い方の信号が
、出力端子３に現われることとなる。このようにして、
第１図の回路は、絶対値回路として働く。
ところが、この回路での出力端子３の直流レベルの原点
（入力がＯの場合の出力電圧）は、主として、電流源（
十ｖ）の電流と、抵抗２１．２２によって定まる。この
ため、出力の直流レベルの原点を精密に定めるのは容易
ではない。さらに、温度変化による電源（十ｖ）の電流
変動や、抵抗２１．２２の抵抗値の変化があること、入
力信号の直流レベルの変動により同様の変動があること
、等により、出力の直流レベルの原点は変動し、安定性
に欠ける欠点があった。
（入力がＯの場合の出力電圧）は、主として、電流源（
十ｖ）の電流と、抵抗２１．２２によって定まる。この
ため、出力の直流レベルの原点を精密に定めるのは容易
ではない。さらに、温度変化による電源（十ｖ）の電流
変動や、抵抗２１．２２の抵抗値の変化があること、入
力信号の直流レベルの変動により同様の変動があること
、等により、出力の直流レベルの原点は変動し、安定性
に欠ける欠点があった。
本発明は、前記した従来回路における欠点に鑑みなされ
たもので、安定した出力直流レベルの原点を設定できる
絶対値回路を提供することを目的とす・る〇 〔発明の概要〕 本発明の特徴は、絶対値回路を構成する差動増幅器の２
出力の中間電圧から帰還をかけ、差動増幅器を構成する
トランジスタのエミッタ電流あるいはコレクタ側の電源
電圧を変え得る構成とし、出力１／ベル原点を設定し、
安定化を図ったものである。
たもので、安定した出力直流レベルの原点を設定できる
絶対値回路を提供することを目的とす・る〇 〔発明の概要〕 本発明の特徴は、絶対値回路を構成する差動増幅器の２
出力の中間電圧から帰還をかけ、差動増幅器を構成する
トランジスタのエミッタ電流あるいはコレクタ側の電源
電圧を変え得る構成とし、出力１／ベル原点を設定し、
安定化を図ったものである。
以下、第２図、第３図に従って本発明の実施例を詳述す
る。第２図において、第１図と同一符号を付しであるも
のは同一機能を有するものであり、かつ、入力信号の絶
対値を出力する動作については同一であるので、その動
作原理については省略する。
る。第２図において、第１図と同一符号を付しであるも
のは同一機能を有するものであり、かつ、入力信号の絶
対値を出力する動作については同一であるので、その動
作原理については省略する。
第２図において、第１の差動増幅回路を構成するトラン
ジスタ１１．１２の両コレクタには同一値を有する抵抗
２５ 、２６が接続され、トランジスタ１５のベースに
接続しである。このトランジスタ１５のコレクタは電源
（十ｖ）に接続され、エミッタは負荷３３を介して電源
（−Ｖ）に接続してあって、エミッタホロワとして作動
するものである。このため、トランジスタ１５のベース
にはトランジスタ１１．１２の両コレクタの中間の電圧
が印加されることになるが、その電圧は両トランジスタ
のコレクタに現われる信号が互いに逆極性であることに
より、入力にかかわらず一定の直流レベルとなる。トラ
ンジスタ１３．１４も基本的にはエミッタホロワとして
働くことになり、トランジスタ１５のエミッタ電圧は絶
対値出力の直流レベル原点と同じになる。
ジスタ１１．１２の両コレクタには同一値を有する抵抗
２５ 、２６が接続され、トランジスタ１５のベースに
接続しである。このトランジスタ１５のコレクタは電源
（十ｖ）に接続され、エミッタは負荷３３を介して電源
（−Ｖ）に接続してあって、エミッタホロワとして作動
するものである。このため、トランジスタ１５のベース
にはトランジスタ１１．１２の両コレクタの中間の電圧
が印加されることになるが、その電圧は両トランジスタ
のコレクタに現われる信号が互いに逆極性であることに
より、入力にかかわらず一定の直流レベルとなる。トラ
ンジスタ１３．１４も基本的にはエミッタホロワとして
働くことになり、トランジスタ１５のエミッタ電圧は絶
対値出力の直流レベル原点と同じになる。
トランジスタ１６．１７はＷＪ２の差動増幅回路を構成
するもので、エミッタは短絡され、負荷３４を介して電
源（十ｖ）に接続しである。そしてトランジスタ１６の
ベースはトランジスタ１５トエミクタと、コレクタは電
源端子（−Ｖ）と接続しである。トランジスタ１７のベ
ースは直流電源４０の子端子と接続してあり、コレクタ
は抵抗２７を介して電源端子（−Ｖ）と接続しである。
するもので、エミッタは短絡され、負荷３４を介して電
源（十ｖ）に接続しである。そしてトランジスタ１６の
ベースはトランジスタ１５トエミクタと、コレクタは電
源端子（−Ｖ）と接続しである。トランジスタ１７のベ
ースは直流電源４０の子端子と接続してあり、コレクタ
は抵抗２７を介して電源端子（−Ｖ）と接続しである。
またトランジスタ１８は第１の差動増幅回路を構成する
トランジスタ１１．１２のエミッタ回路に挿入したもの
で、エミッタを抵抗２８ヲ介して電源端子（−■）と接
続しである。
トランジスタ１１．１２のエミッタ回路に挿入したもの
で、エミッタを抵抗２８ヲ介して電源端子（−■）と接
続しである。
このようにトランジスタ１６．１７により第２の差動増
幅回路を構成することによって、直流電源４０とトラン
ジスタ１５のエミッタ電流、すなわち、絶対値出力の直
流レベル原点の電圧と比較する。その結果、トランジス
タ１７のコレクタにベースが接続しであるトランジスタ
１８のコレクタ区流、すＫｒｔつち、ＷＪｌの差動増幅
回路のエミッタ電流が変わり、これにより絶対値出力の
直流【ノベルの原点電圧が変わる。この変化は直流電圧
４０の室上と絶対値出力の直流レベル原点の電圧が一致
°・１−る方向である。このようにして、絶対値出力の
直流レベル原点は、直流電源４０の電圧に合わされるこ
とになり、安定した出力直流レベルの原点を設定できる
ことになる。
幅回路を構成することによって、直流電源４０とトラン
ジスタ１５のエミッタ電流、すなわち、絶対値出力の直
流レベル原点の電圧と比較する。その結果、トランジス
タ１７のコレクタにベースが接続しであるトランジスタ
１８のコレクタ区流、すＫｒｔつち、ＷＪｌの差動増幅
回路のエミッタ電流が変わり、これにより絶対値出力の
直流【ノベルの原点電圧が変わる。この変化は直流電圧
４０の室上と絶対値出力の直流レベル原点の電圧が一致
°・１−る方向である。このようにして、絶対値出力の
直流レベル原点は、直流電源４０の電圧に合わされるこ
とになり、安定した出力直流レベルの原点を設定できる
ことになる。
また、第３図は他の実施例を示したものであって、第１
図、第２図と同一符号を付しであるものは同一機能を有
するものである。
図、第２図と同一符号を付しであるものは同一機能を有
するものである。
７１３図の回路では、第１の差動増幅回路を構成するト
ランジスタ１１．１２のコレクタに接続される電源（−
１−Ｖ ）の電圧をトランジスタ１５，１６１７．１８
で制御することにより前記と同様の目的を果たすもので
ある。すなわち、第１の差動増幅回路を構成するトラン
ジスタ１１．１２の両コレクタの中間電圧より帰還をか
けて絶対値出力の直流レベル原点電圧を、設定可能かつ
安定させるところの動作は第２図の場合と同じである。
ランジスタ１１．１２のコレクタに接続される電源（−
１−Ｖ ）の電圧をトランジスタ１５，１６１７．１８
で制御することにより前記と同様の目的を果たすもので
ある。すなわち、第１の差動増幅回路を構成するトラン
ジスタ１１．１２の両コレクタの中間電圧より帰還をか
けて絶対値出力の直流レベル原点電圧を、設定可能かつ
安定させるところの動作は第２図の場合と同じである。
なお、第２図、第３図において、直流電源４０は独立に
設けた如く示しであるが、正負電源（＋ｖ）間の抵抗に
よる抵抗分銅回路でもよいことは当然である。
設けた如く示しであるが、正負電源（＋ｖ）間の抵抗に
よる抵抗分銅回路でもよいことは当然である。
才た、第２図、第３図の実施例では正極性の絶対値を出
力する構成となっているが、トランジスタのＰＮＰ 、
ＮＰＮの型式を変えることで負極性の絶対値を得ること
ができるものである６〔発明の効果〕 上述の実施例からも明らかなように本発明によれば、出
力の直流レベル原点を容易に設定でき、かつ安定な絶対
値回路を得ることができる。
力する構成となっているが、トランジスタのＰＮＰ 、
ＮＰＮの型式を変えることで負極性の絶対値を得ること
ができるものである６〔発明の効果〕 上述の実施例からも明らかなように本発明によれば、出
力の直流レベル原点を容易に設定でき、かつ安定な絶対
値回路を得ることができる。
第１図は従来の絶対値回路図、第２図は本発明の一実施
例を示す絶対値回路図、第３図は本発明の他の実施例を
示す絶対値回路図である。 １１〜１８・・・トランジスタ ２１〜２８・・・抵抗 ３１〜３４・・・９荷 ４０・・・直流・電源 ＋ １ ダ 十ｖ オ ど レコ 十ｖ オ ３ 図 十ｖ
例を示す絶対値回路図、第３図は本発明の他の実施例を
示す絶対値回路図である。 １１〜１８・・・トランジスタ ２１〜２８・・・抵抗 ３１〜３４・・・９荷 ４０・・・直流・電源 ＋ １ ダ 十ｖ オ ど レコ 十ｖ オ ３ 図 十ｖ
Claims (1)
- 【特許請求の範囲】 １、差動増幅回路を構成し、ベース端子に入力信号印加
がなされる２個のトランジスタのコレクタ端子に、コレ
クタ端子を電源接続し、エミッタ端子を共通接続した２
個のトランジスタのベース端子を各々接続し、該共通接
続したエミッタ端子より出力信号を取出す絶対値回路に
おいて、前記差動増幅回路を構成する２個のトランジス
タのコレクタ端子を抵抗を介して短絡接続し、該抵抗を
介して得た中点電圧によって、前記差動増幅回路を構成
するトランジスタをスイッチングするための帰還回路を
形成してなることを特徴とする絶対値回路。 ２、前記差動増幅回路を構成するトランジスタをスイッ
チングするための帰還回路は、該トランジスタのエミッ
タ電流、またはコレクタ端子への供給電圧を制御するト
ランジスタ回路で成ることを特徴とする特許請求の範囲
第１項に記載の絶対値回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22604082A JPS59116878A (ja) | 1982-12-24 | 1982-12-24 | 絶対値回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22604082A JPS59116878A (ja) | 1982-12-24 | 1982-12-24 | 絶対値回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116878A true JPS59116878A (ja) | 1984-07-05 |
Family
ID=16838830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22604082A Pending JPS59116878A (ja) | 1982-12-24 | 1982-12-24 | 絶対値回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116878A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0520432A2 (en) * | 1991-06-27 | 1992-12-30 | Canon Kabushiki Kaisha | Signal processing circuit and system for detection of absolute value |
-
1982
- 1982-12-24 JP JP22604082A patent/JPS59116878A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0520432A2 (en) * | 1991-06-27 | 1992-12-30 | Canon Kabushiki Kaisha | Signal processing circuit and system for detection of absolute value |
| US5642070A (en) * | 1991-06-27 | 1997-06-24 | Canon Kabushiki Kaisha | Signal processing circuit and system for detection of absolute value |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US3453554A (en) | High performance circuit instrumentation amplifier with high common mode rejection | |
| US3868583A (en) | High-performance solid-state amplifier system | |
| EP0697766A1 (en) | Buffer circuit with wide dynamic range | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPS6359197B2 (ja) | ||
| JPS59116878A (ja) | 絶対値回路 | |
| JPS60187112A (ja) | 差動増幅器 | |
| JPH0527282B2 (ja) | ||
| US4132907A (en) | Full wave rectifier circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPS6251077B2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPH03153113A (ja) | 可変利得増幅器 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JP3104324B2 (ja) | 掛算回路 | |
| SU1626327A1 (ru) | Дифференциальный усилитель | |
| JPH0546792A (ja) | 掛算回路 |