JP3104324B2 - 掛算回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、掛算回路に関し、特
に、アナログ信号の掛算回路に関する。

【０００２】

【従来の技術】従来の掛算回路は図２に示すようなダブ
ルバランスミキサが一般的である。

【０００３】図２において、トランジスタＱ１、Ｑ２で
構成される差動増幅回路に信号ｖ２が入力され、トラン
ジスタＱ３、Ｑ４で構成される差動増幅回路に信号ｖ1
と信号ｖ1 の逆相の信号−ｖ1 の差信号すなわち２ｖ1
の信号が入力され、トランジスタＱ５、Ｑ６で構成され
る差動増幅回路に信号−ｖ1 と信号−ｖ1 の逆相の信号
ｖ1 の差信号すなわち−２ｖ1 の信号が入力され、出力
として、トランジスタＱ３とトランジスタＱ５の共通コ
レクタから取り出す。

【０００４】次に式を使って掛算回路となることを説明
する。

【０００５】トランジスタＱ１のコレクタ電流ｉ1 、ト
ランジスタＱ２のコレクタ電流ｉ2はそれぞれ

【数１】

【数２】 となる。また、トランジスタＱ３のコレクタ電流ｉ3 、
トランジスタＱ５のコレクタ電流ｉ5 はそれぞれ

【数３】

【数４】 となり、負荷抵抗Ｒ１を流れる出力電流ｉ0 は、

【数５】 となる。信号ｖ1 、ｖ2 による変化量Δｉ0 は、

【数６】 となる。ここでｇｍ2 、ｇｍ3 は、それぞれ

【数７】 であるから

【数８】

【数９】 となり、負荷抵抗Ｒ１の両端から出力信号を取り出すと
Δｖｏは

【数１０】 となり、入力信号ｖ1 、ｖ2 の掛算出力が得られる。

【０００６】

【発明が解決しようとする課題】しかしながら、この従
来の掛算回路では、掛算回路の定電流源Ｉ１を、双差動
増幅回路によって、変化量を負荷に伝達させて、掛算動
作を行っていた為に、掛算出力としては定電流源Ｉ１、
負荷抵抗Ｒ１の値に依存してしまい、掛算出力を大きく
とる為には定電流源Ｉ１、負荷抵抗Ｒ１を大きくとる必
要がある。

【０００７】これは、負荷抵抗Ｒ１での直流的な電圧降
下が大きくなるので、直流的なオフセット電圧も大きく
なってしまう。

【０００８】通常この種の掛算回路は、ＰＬＬを構成す
る位相比較回路として使用されるが、この場合掛算回路
の出力ＤＣオフセットは、次段につながる電圧制御発振
回路のフリーラン周波数の変動に影響を及ぼすという課
題があった。

【０００９】また、負荷抵抗Ｒ１での直流的な電圧降下
が大きいということは、電源電圧を大きくする必要があ
り、少なくとも３（ＶBE＋α）＋Ｒ１×Ｉ１は必要であ
る為に、電源電圧を５Ｖとするには、掛算出力は１Ｖｐ
ｐ以上はとれない等の課題があった。

【００１０】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決することを可能とした新規な掛算
回路を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係る掛算回路は、エミッタが共通に接続さ
れた第１、第２のトランジスタから成る第１の差動対
と、エミッタが共通に接続された第３、第４のトランジ
スタから成る第２の差動対と、エミッタが共通に接続さ
れた第５、第６のトランジスタから成る第３の差動対
と、前記第１〜第６のトランジスタと極性の異なる第
７、第８のトランジスタから成るカレントミラー回路
と、第９のトランジスタから成るエミッタフォロア回路
とを有し、前記第１の差動対の共通エミッタを第１の定
電流源に接続し、前記第１の差動対の入力に第１の信号
源を接続し、前記第１の差動対を構成する前記第１のト
ランジスタのコレクタを前記第２の差動対の共通エミッ
タに接続し、前記第１の差動対を構成する前記第２のト
ランジスタのコレクタを前記第３の差動対の共通エミッ
タに接続し、前記第２の差動対を構成する前記第３のト
ランジスタのベースと前記第３の差動対を構成する前記
第５のトランジスタのベースを同一直流電圧に重畳した
互いに逆相の第２、第３の信号源にそれぞれ接続し、前
記第２の差動対を構成する前記第３のトランジスタのコ
レクタと前記第３の差動対を構成する前記第５のトラン
ジスタのコレクタとを共通接続して前記カレントミラー
回路の入力に接続し、前記第２の差動対を構成する前記
第４のトランジスタのコレクタと前記第３の差動対を構
成する前記第６のトランジスタのコレクタとを電源電圧
に接続し、前記第２の差動対を構成する前記第４のトラ
ンジスタのベースと前記第３の差動対を構成する前記第
６のトランジスタのベースとを共通に接続して第１の抵
抗と第１のコンデンサを介して接地すると共に第２の抵
抗を介して前記エミッタフォロア回路の出力に接続し、
前記カレントミラー回路の出力を前記第１の定電流源の
１／２の値の第２の定電流源に接続すると共に前記エミ
ッタフォロア回路の入力に接続し、前記カレントミラー
回路を構成する前記第７、第８のトランジスタの共通ベ
ースを発振止めコンデンサを介して前記エミッタフォロ
ア回路の出力に接続し、前記エミッタフォロア回路の出
力を出力とすることを特徴としている。

【００１２】

【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。

【００１３】図１は本発明の一実施例を示す回路構成図
である。

【００１４】図１を参照するに、位相の反転した信号ｖ
1 ，−ｖ1 を共通のＤＣ電圧Ｖ１に重畳し、正相入力ｖ
1 をトランジスタＱ３に、逆相入力−ｖ1 をトランジス
タＱ５にそれぞれ入力し、トランジスタＱ３、Ｑ５のコ
レクタを共通に接続してトランジスタＱ７，Ｑ８によっ
て構成されるカレントミラー回路の入力に接続し、カレ
ントミラー回路の出力をトランジスタＱ９によって構成
されるエミッタフォロア回路の入力に接続する。

【００１５】一方、トランジスタＱ３、Ｑ５とそれぞれ
差動増幅回路を構成するトランジスタＱ４、Ｑ６のベー
スは、共通に接続され、抵抗Ｒ４、コンデンサＣ２を介
して接地されるとともに、抵抗Ｒ３を介して、前記エミ
ッタフォロア回路の出力に接続されている。

【００１６】また、信号ｖ2 は、ＤＣ電圧Ｖ２に重畳さ
れてトランジスタＱ１、Ｑ２によって構成される差動増
幅回路に入力され、トランジスタＱ１、Ｑ２のコレクタ
はそれぞれトランジスタＱ３、Ｑ４の共通エミッタと、
トランジスタＱ５、Ｑ６の共通エミッタに接続されてい
る。

【００１７】コンデンサＣ１は、発振防止のコンデンサ
である。

【００１８】前記カレントミラー回路の出力に接続され
る定電流源Ｉ２は、トランジスタＱ１、Ｑ２によって構
成される差動増幅回路の定電流源Ｉ１の１／２に設定さ
れる。

【００１９】以上により、前記エミッタフォロア回路の
出力のＤＣ電圧は、帰還がかかって入力ＤＣ電圧Ｖ１と
なる。

【００２０】これを以下に説明する。今、信号源ｖ1 、
−ｖ1 、ｖ2 がない時を考えると、トランジスタＱ１、
Ｑ２のコレクタ電流は等しくＩ１／２となり、トランジ
スタＱ３のコレクタ電流ｉ3 とトランジスタＱ５のコレ
クタ電流ｉ5 を出力電圧Ｖｏを使って表すと次式のよう
になる。

【数１１】

【数１２】 トランジスタＱ３のコレクタ電流ｉ3 とトランジスタ
Ｑ５のコレクタ電流ｉ5の和はカレントミラー回路の出
力電流Ｉ２、すなわちＩ１／２に等しくなる為に、次式
の数１３が成り立つ。

【数１３】 従って、２ｇｍ1 （Ｖ１−Ｖｏ）＝０となり、ｇｍ1 ≠
０である為にＶｏ＝Ｖ１となる。

【００２１】次に掛算動作となることを説明する。

【００２２】信号ｖ2 が入力されることによってトラン
ジスタＱ１、Ｑ２のコレクタ電流ｉ1 、ｉ2 はそれぞれ
次式数１４、数１５のようになる。

【数１４】

【数１５】 また、トランジスタＱ３、Ｑ５のコレクタ電流ｉ3 、
ｉ5 はそれぞれ次式数１６、数１７のようになる。

【数１６】

【数１７】 尚、ｖo は、トランジスタＱ４、Ｑ６の共通ベースに表
される交流出力とする。

【００２３】トランジスタＱ３、Ｑ５のコレクタ電流ｉ
3 、ｉ5 の和はカレントミラー回路の出力電流Ｉ２すな
わちI １／２に等しくなることにより、

【数１８】 従って、上記式数１８により

【数１９】 ｉ3 ＋ｉ5 ＝（ｖ1 −ｖo ）ｇｍ2 ＋（−ｖ1 −ｖo ）ｇｍ3 ＝０ 従って、（ｖ1 −ｖo ）ｇｍ2 ＝（ｖ1 ＋ｖo ）ｇｍ3

【数２０】 ここでｇｍ2 、ｇｍ3 はそれぞれ

【数２１】

【数２２】 これらのｇｍ2 、ｇｍ3 を上記ｖo の式に代入すると

【数２３】

【数２４】 となる。実際の出力は抵抗Ｒ３、Ｒ４によって、増幅さ
れてエミッタフォロア回路の出力に表われる。従って最
終出力ｖo ′は

【数２５】 となることにより、入力信号ｖ1 、ｖ2 の掛算出力が得
られる。

【００２４】次に、ＤＣオフセットについて考える。

【００２５】トランジスタＱ１、Ｑ２のベース電圧にΔ
Ｖ１のＤＣオフセット電圧があり、トランジスタＱ３、
Ｑ５のベース電圧にΔＶ２のＤＣオフセット電圧が生じ
ていたと仮定すると、トランジスタＱ４、Ｑ６の共通ベ
ース出力Ｖｏは次式の様な電圧となる。

【数２６】 また、最終出力Ｖｏ′は、コンデンサＣ２によってＤＣ
カットされている為に増幅されることなく、Ｖｏのまま
表われる為に、

【数２７】 となる。

【００２６】

【発明の効果】以上説明したように、本発明によれば、
双差動増幅回路の出力に帰還をかける コンデンサＣ２によってＤＣカットしているために、Ｄ
Ｃオフセットについては 従来の掛算回路は、掛算出力を大きくとる為には、負
荷抵抗での電圧降下を大きくとる必要があったが、本発
明によればＤＣオフセットを大きくしてしまうという課
題を解決することができる。すなわち、ＤＣオフセット
を軽減してかつ掛算出力を大きくとることができるとい
う効果がある。

【００２７】実際出力は、上は電源電圧からＲ２での電
圧降下、Ｑ８のＶCE（ＳＡＴ）、Ｑ９のＶBEを引いた電
圧までスウィングすることができ、下は定電流源Ｉ１の
電圧までスウィングすることができる。例えば、電源電
圧を５Ｖとし、Ｒ２での電圧降下を０．２Ｖ、Ｑ８のＶ
CE（ＳＡＴ）を０．３Ｖ、Ｑ９のＶBEを０．７Ｖ、Ｉ２
の電圧を１Ｖとすると、スウィング幅としては、５Ｖ−
（０．２Ｖ＋０．３Ｖ＋０．７Ｖ＋１Ｖ）＝２．８Ｖと
広くとれる。

【００２８】この種の掛算回路はＰＬＬを構成する位相
比較回路として使用することが多いが、この場合この掛
算回路でのＤＣオフセットは、電圧制御発振回路のフリ
ーラン周波数のばらつきを生じ、ＰＬＬのキャプチャー
レンジを大きくとる為には、掛算回路の変換ゲイン（掛
算出力）を大きくとる必要がある。従ってＤＣオフセッ
トが少なく、変換ゲイン（掛算出力）の大きい掛算回路
はフリーラン周波数のばらつきの少ない、キャプチャー
レンジの広いＰＬＬ回路を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路構成図である。

【図２】従来における掛算回路の回路図である。

【符号の説明】

Ｑ１〜Ｑ９…トランジスタ Ｉ１、Ｉ２、Ｉ３…定電流源 Ｃ１、Ｃ２…コンデンサ ｖ1 、−ｖ1 、ｖ2 …信号源 Ｖ１、Ｖ２、Ｖ３…定電圧源 Ｒ１、Ｒ２、Ｒ３、Ｒ４…抵抗器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 エミッタが共通に接続された第１、第２
   のトランジスタから成る第１の差動対と、エミッタが共
   通に接続された第３、第４のトランジスタから成る第２
   の差動対と、エミッタが共通に接続された第５、第６の
   トランジスタから成る第３の差動対と、前記第１〜第６
   のトランジスタと極性の異なる第７、第８のトランジス
   タから成るカレントミラー回路と、第９のトランジスタ
   から成るエミッタフォロア回路とを有し、前記第１の差
   動対の共通エミッタを第１の定電流源に接続し、前記第
   １の差動対の入力に第１の信号源を接続し、前記第１の
   差動対を構成する前記第１のトランジスタのコレクタを
   前記第２の差動対の共通エミッタに接続し、前記第１の
   差動対を構成する前記第２のトランジスタのコレクタを
   前記第３の差動対の共通エミッタに接続し、前記第２の
   差動対を構成する前記第３のトランジスタのベースと前
   記第３の差動対を構成する前記第５のトランジスタのベ
   ースを同一直流電圧に重畳した互いに逆相の第２、第３
   の信号源にそれぞれ接続し、前記第２の差動対を構成す
   る前記第３のトランジスタのコレクタと前記第３の差動
   対を構成する前記第５のトランジスタのコレクタとを共
   通接続して前記カレントミラー回路の入力に接続し、前
   記第２の差動対を構成する前記第４のトランジスタのコ
   レクタと前記第３の差動対を構成する前記第６のトラン
   ジスタのコレクタとを電源電圧に接続し、前記第２の差
   動対を構成する前記第４のトランジスタのベースと、前
   記第３の差動対を構成する前記第６のトランジスタのベ
   ースとを共通に接続して第１の抵抗と第１のコンデンサ
   を介して接地すると共に第２の抵抗を介して前記エミッ
   タフォロア回路の出力に接続し、前記カレントミラー回
   路の出力を前記第１の定電流源の１／２の値の第２の定
   電流源に接続すると共に前記エミッタフォロア回路の入
   力に接続し、前記カレントミラー回路を構成する前記第
   ７、第８のトランジスタの共通ベースを発振止めコンデ
   ンサを介して前記エミッタフォロア回路の出力に接続
   し、前記エミッタフォロア回路の出力を出力とすること
   を特徴とした掛算回路。