JPS613511A - 差動増幅器回路 - Google Patents
差動増幅器回路Info
- Publication number
- JPS613511A JPS613511A JP60122381A JP12238185A JPS613511A JP S613511 A JPS613511 A JP S613511A JP 60122381 A JP60122381 A JP 60122381A JP 12238185 A JP12238185 A JP 12238185A JP S613511 A JPS613511 A JP S613511A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- circuit
- transistor
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランジスタよりなる差動増幅器回路に関す
る。
る。
１つのトランジスタ対により形成されてお、す、その入
力端により回路入力端を形成している第１の差動増幅器
段と、第１の差動増幅器段のトランジスタ対の出力回路
内の動作抵抗に接続されている回路出力端と、それぞれ
１つの参照入力端および利得調節入力端を有し、少なく
ともその参照入力端に接続されている回路により第１の
差動増幅器段のトランジスタの出力回路内に接続されて
いる少なくとも２つの第２の差動増幅器段とを有する差
動増幅器回路はドイツ連邦共和国特許出願公開第３２０
４４３０号明細書から公知である。この形式の差動増幅
器回路はＬＪＨＦ範囲まで大きな利得調節範囲で最大の
信号利得を保証する。その回路は、入力信号を受は入れ
る差動増幅器段も利得調節信号により駆動される別の差
動増幅器段も共通の出力ノードで作動し、それにより作
動点を安定化するように構成されている。この出力ノー
ドは、その後に接続されているカスコード段により出力
端から減結合されている。
力端により回路入力端を形成している第１の差動増幅器
段と、第１の差動増幅器段のトランジスタ対の出力回路
内の動作抵抗に接続されている回路出力端と、それぞれ
１つの参照入力端および利得調節入力端を有し、少なく
ともその参照入力端に接続されている回路により第１の
差動増幅器段のトランジスタの出力回路内に接続されて
いる少なくとも２つの第２の差動増幅器段とを有する差
動増幅器回路はドイツ連邦共和国特許出願公開第３２０
４４３０号明細書から公知である。この形式の差動増幅
器回路はＬＪＨＦ範囲まで大きな利得調節範囲で最大の
信号利得を保証する。その回路は、入力信号を受は入れ
る差動増幅器段も利得調節信号により駆動される別の差
動増幅器段も共通の出力ノードで作動し、それにより作
動点を安定化するように構成されている。この出力ノー
ドは、その後に接続されているカスコード段により出力
端から減結合されている。
しかし、その際に信号経路への望ましくない帰還結合が
生じ、もしくは特に高周波増幅器用として最適ではない
マルチエミッタ・トランジスタの使用を必要とする。さ
らに、前記のカスコード段は望ましくない位相回転を伴
う。
生じ、もしくは特に高周波増幅器用として最適ではない
マルチエミッタ・トランジスタの使用を必要とする。さ
らに、前記のカスコード段は望ましくない位相回転を伴
う。
本発明の目的は、増幅器出力端の動作点が動作点および
利得に無関係に増幅器の信号経路の外側に設定され得る
ようにすることである−０〔問題点を解決するための手
段〕 この目的は、本発明によれば・、特許請求の範囲第１項
記載の差動増幅器回路により達成される。
利得に無関係に増幅器の信号経路の外側に設定され得る
ようにすることである−０〔問題点を解決するための手
段〕 この目的は、本発明によれば・、特許請求の範囲第１項
記載の差動増幅器回路により達成される。
本発明の好ましい実施態様は特許請求の範囲第２項ない
し第１２項に示されている。
し第１２項に示されている。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
第１図による差動増幅器回路はトランジスタＴＩおよび
Ｔ２により形成された第１の差動増幅器段を有する。こ
の第１の差動増幅器段の入力端１および２は対称な回路
入力端を形成しており、入力信号Ｕ８を受は入れる。ト
ランジスタＴＩおよびＴ２の出力回路内すなわちコレク
タ枝路内に動作抵抗Ｒ１およびＲ２が接続されており、
それらから差動増幅器回路の出力信号が取り出される。
Ｔ２により形成された第１の差動増幅器段を有する。こ
の第１の差動増幅器段の入力端１および２は対称な回路
入力端を形成しており、入力信号Ｕ８を受は入れる。ト
ランジスタＴＩおよびＴ２の出力回路内すなわちコレク
タ枝路内に動作抵抗Ｒ１およびＲ２が接続されており、
それらから差動増幅器回路の出力信号が取り出される。
動作抵抗Ｒ１およびＲ２とトランジスタＴ１およびＴ２
のコレクタとの間の接続点は差動増幅器回路の出力端３
および４を形成しており、そこから参照符号ＵＡを付さ
れている出力信号が取り出される。
のコレクタとの間の接続点は差動増幅器回路の出力端３
および４を形成しており、そこから参照符号ＵＡを付さ
れている出力信号が取り出される。
差動増幅器回路はトランジスタＴ３およびＴ４またはＴ
３およびＴ５により形成される第２の差動増幅器段を有
する。この第２の差動増幅器段では、トランジスタＴ３
の出力回路すなわちそのコレクターエミッタ間がトラン
ジスタＴ１およびＴ２の互いに直接に接続されているエ
ミッタと接続されている。トランジスタＴ４およびＴ５
の出力回路すなわちコレクターエミッタ間は、後で一層
詳細に説明する仕方で、動作抵抗Ｒ１およびＲ２の回路
内に接続されている調節段と接続されている。トランジ
スタＴ３ないしＴ５のエミッタは、差動増幅器段におい
て通常のように、互いに直接に接続されており、また電
流源！１より電流を供給される。
３およびＴ５により形成される第２の差動増幅器段を有
する。この第２の差動増幅器段では、トランジスタＴ３
の出力回路すなわちそのコレクターエミッタ間がトラン
ジスタＴ１およびＴ２の互いに直接に接続されているエ
ミッタと接続されている。トランジスタＴ４およびＴ５
の出力回路すなわちコレクターエミッタ間は、後で一層
詳細に説明する仕方で、動作抵抗Ｒ１およびＲ２の回路
内に接続されている調節段と接続されている。トランジ
スタＴ３ないしＴ５のエミッタは、差動増幅器段におい
て通常のように、互いに直接に接続されており、また電
流源！１より電流を供給される。
他方において、この差動増幅器段の入力特性長さを確定
するため、前記差動増幅器段のエミッタを抵抗を介して
接続することも可能である。
するため、前記差動増幅器段のエミッタを抵抗を介して
接続することも可能である。
前記差動増幅器段Ｔ３ないしＴ５は、出力端３４に接続
されている１つの整流器１１と１つの振幅調節増幅器１
２とにより形成される１つの利得調節回路内に接続され
ている。トランジスタＴ４およびＴ５のベースは増幅′
器１２の出力端から利得調節信号Ｕイを端子６において
与えられる。
されている１つの整流器１１と１つの振幅調節増幅器１
２とにより形成される１つの利得調節回路内に接続され
ている。トランジスタＴ４およびＴ５のベースは増幅′
器１２の出力端から利得調節信号Ｕイを端子６において
与えられる。
トランジスタＴ３のベースには端子５において利得調節
に対する参照信号ＵＲｅ ｆ□を与えられる。
に対する参照信号ＵＲｅ ｆ□を与えられる。
差動増幅器回路はさらに、動作点調節の役割をする１つ
の差動増幅器段を有する。この差動増幅器段はトランジ
スタＴ９およびＴ１０を有し、それらの互いに接続され
ているゴミツタは電流源Ｉ２から電流を与えられる。こ
の差動増幅器段のトランジスタＴ９およびＴ１０の出力
回路すなわちコレクターエミッタ間は利得調節用の差動
増幅器段のトランジスタＴ４およびＴ５の出力回路に並
列に接続されている。
の差動増幅器段を有する。この差動増幅器段はトランジ
スタＴ９およびＴ１０を有し、それらの互いに接続され
ているゴミツタは電流源Ｉ２から電流を与えられる。こ
の差動増幅器段のトランジスタＴ９およびＴ１０の出力
回路すなわちコレクターエミッタ間は利得調節用の差動
増幅器段のトランジスタＴ４およびＴ５の出力回路に並
列に接続されている。
トランジスタＴ９およびＴ１０により形成される上記差
動増幅器段は１つの動作点調節回路内に接続されている
。この動作点調節回路は、出力端３．４に接続されてい
る後続増幅器１３と、その出力端に接続されている低域
通過フィルタＲ９、Ｒ１０，ＣＩと、１つの動作点調節
増幅器１６とにより形成され、この増幅器１６の出力端
から端子１０において動作点調節信号Ｕゆがトランジス
タＴ１０のベースに与えられる。トランジスタＴ９のベ
ースには端子９において参照信号ＵＲｅｆ２が与えられ
る。後続増幅器１３の参照符号１４．１５を付されてい
る出力端において差動増幅器回路の出力端３．４のさら
に増幅された出力信号ＵＡが取り出され得る。
動増幅器段は１つの動作点調節回路内に接続されている
。この動作点調節回路は、出力端３．４に接続されてい
る後続増幅器１３と、その出力端に接続されている低域
通過フィルタＲ９、Ｒ１０，ＣＩと、１つの動作点調節
増幅器１６とにより形成され、この増幅器１６の出力端
から端子１０において動作点調節信号Ｕゆがトランジス
タＴ１０のベースに与えられる。トランジスタＴ９のベ
ースには端子９において参照信号ＵＲｅｆ２が与えられ
る。後続増幅器１３の参照符号１４．１５を付されてい
る出力端において差動増幅器回路の出力端３．４のさら
に増幅された出力信号ＵＡが取り出され得る。
差動増幅器回路は端子７および８において供給電圧を与
えられ、その際に通常のように端子７は供給電位を、ま
た端子８は基準（接地）電位を通ずる。差動増幅器回路
内に他の伝導形式のトランジスタを使用する際には電位
関係はもちろん相応に反転される。
えられ、その際に通常のように端子７は供給電位を、ま
た端子８は基準（接地）電位を通ずる。差動増幅器回路
内に他の伝導形式のトランジスタを使用する際には電位
関係はもちろん相応に反転される。
さて本発明によれば、動作抵抗Ｒ１およびＲ２の回路内
に、トランジスタＴ７、Ｔ８および抵抗Ｒ７およびＲ８
により形成される１つの関節段が接続されている。特に
トランジスタＴ７およびＴ８の出力回路すなわちコレク
ターエミッタ間は動作抵抗Ｒ１およびＲ２に直列に、他
方抵抗Ｒ７およびＲ８は利得調節用差動増幅器段または
動作点調節用差動増幅器段のトランジスタＴ４およびＴ
５またはＴ９およびＴ１０の出力回路内とすなわちそれ
らのコレクターエくツタ間に直列に接続されている。ト
ランジスタＴ４およびＴ５またはＴ９およびＴ１０と抵
抗Ｒ７およびＲ８との間の接続点はトランジスタＴ７お
よびＴ８のベースに接続されている。動作抵抗Ｒ１およ
びＲ２と反対側でトランジスタＴ７およびＴ８のコレク
タと抵抗Ｒ７およびＲ８の端子とは供給電圧端子７に接
続されている。
に、トランジスタＴ７、Ｔ８および抵抗Ｒ７およびＲ８
により形成される１つの関節段が接続されている。特に
トランジスタＴ７およびＴ８の出力回路すなわちコレク
ターエミッタ間は動作抵抗Ｒ１およびＲ２に直列に、他
方抵抗Ｒ７およびＲ８は利得調節用差動増幅器段または
動作点調節用差動増幅器段のトランジスタＴ４およびＴ
５またはＴ９およびＴ１０の出力回路内とすなわちそれ
らのコレクターエくツタ間に直列に接続されている。ト
ランジスタＴ４およびＴ５またはＴ９およびＴ１０と抵
抗Ｒ７およびＲ８との間の接続点はトランジスタＴ７お
よびＴ８のベースに接続されている。動作抵抗Ｒ１およ
びＲ２と反対側でトランジスタＴ７およびＴ８のコレク
タと抵抗Ｒ７およびＲ８の端子とは供給電圧端子７に接
続されている。
前記の差動増幅器回路は、入力端１．２と出力端３．４
との間に本来の差動増幅器段Ｔ１、Ｔ２゛のみが接続さ
れており、従って信号経路が短いので、特にＬＩＨＦ範
囲までの高周波増幅に通している。
との間に本来の差動増幅器段Ｔ１、Ｔ２゛のみが接続さ
れており、従って信号経路が短いので、特にＬＩＨＦ範
囲までの高周波増幅に通している。
最大の利得において、すなわちトランジスタＴ４および
Ｉ５のベース電位がトランジスタＴ３のベース電位より
も負であるとき、電流源１１の全電流がトランジスタＴ
３のコレクターエミッタ間を経て差動増幅器段Ｔ１、Ｉ
２のエミッタに流れる。増幅された入力信号鞠はトラン
ジスタＴ１のコレクタと動作抵抗Ｒ１との間の接続点と
トランジスタＴ２のコレクタと動作抵抗Ｒ２との間の接
続点との間に現れる。基準電位に対する出力端３．４に
おける電位は下記の関係式により与えられている。
Ｉ５のベース電位がトランジスタＴ３のベース電位より
も負であるとき、電流源１１の全電流がトランジスタＴ
３のコレクターエミッタ間を経て差動増幅器段Ｔ１、Ｉ
２のエミッタに流れる。増幅された入力信号鞠はトラン
ジスタＴ１のコレクタと動作抵抗Ｒ１との間の接続点と
トランジスタＴ２のコレクタと動作抵抗Ｒ２との間の接
続点との間に現れる。基準電位に対する出力端３．４に
おける電位は下記の関係式により与えられている。
ここで、Ｕ７は端子７における供給電位、Ｉ１は電流源
１１から差動増幅器段Ｔ１、Ｉ２に流れる電流、Ｉ２は
電流源■２から動作点調節用差動増幅器段Ｔ９、Ｔ１０
を介して関節段に流れる電流、Ｒ７、Ｒ８はトランジス
タＴ７またはＩ８の電流利得、またＵｂｅ７、Ｕｂｅ８
はトランジスタＴ７またはＩ８のベース−エミッタ間し
きい電圧である。
１１から差動増幅器段Ｔ１、Ｉ２に流れる電流、Ｉ２は
電流源■２から動作点調節用差動増幅器段Ｔ９、Ｔ１０
を介して関節段に流れる電流、Ｒ７、Ｒ８はトランジス
タＴ７またはＩ８の電流利得、またＵｂｅ７、Ｕｂｅ８
はトランジスタＴ７またはＩ８のベース−エミッタ間し
きい電圧である。
最小利得ではトランジスタＴ４およびＩ５におけるベー
ス電位はトランジスタＴ３におけるベース電位よりも正
であり、従って電流源１１の全電流がトランジスタＴ４
およびＩ５のエミッターコレクタ間を経て調節段の抵抗
Ｒ７およびＲ８に流れる。抵抗Ｒ７およびＲ８は特に互
いに等しく、また動作抵抗Ｒ１およびＲ２と等しい。こ
の場合、基準電位に対する出力端３．４における電位は
下記の関係式により与えられている。
ス電位はトランジスタＴ３におけるベース電位よりも正
であり、従って電流源１１の全電流がトランジスタＴ４
およびＩ５のエミッターコレクタ間を経て調節段の抵抗
Ｒ７およびＲ８に流れる。抵抗Ｒ７およびＲ８は特に互
いに等しく、また動作抵抗Ｒ１およびＲ２と等しい。こ
の場合、基準電位に対する出力端３．４における電位は
下記の関係式により与えられている。
上記の式から、最大利得では出力端３．４における電位
は だけ最小利得の場合よりも小さいことは明らかである。
は だけ最小利得の場合よりも小さいことは明らかである。
電流利得Ｂ２、Ｒ８は非常に大きいので、この偏差は無
視し得るほど小さく、従って出力端３．４における直流
電圧レベルは実際上一定である。
視し得るほど小さく、従って出力端３．４における直流
電圧レベルは実際上一定である。
端子ｌＯにおける動作点調節信号ＵＦＬＡによる上記の
動作点調節を介して、端子１４および１５におけるスタ
ティック・オフセントは最小値にとどめられ得る。
動作点調節を介して、端子１４および１５におけるスタ
ティック・オフセントは最小値にとどめられ得る。
前記の差動増幅器回路の主な利点は、調節段Ｔ７、Ｉ８
：Ｒ７、Ｒ８が、利得または動作点の設定を実現するた
めに、差動増幅器段ＴＩおよびＩ２ならびに動作抵抗Ｒ
１およびＲ２により形成される直流電圧回路のみに干渉
することである。その際、高周波信号経路は寄生的要素
に関して最適化され得る。
：Ｒ７、Ｒ８が、利得または動作点の設定を実現するた
めに、差動増幅器段ＴＩおよびＩ２ならびに動作抵抗Ｒ
１およびＲ２により形成される直流電圧回路のみに干渉
することである。その際、高周波信号経路は寄生的要素
に関して最適化され得る。
第２図に示されている差動増幅器回路の実施例では、第
１図の回路と同一の要素には同一の参照符号が付されて
いるので、この実施例の説明は第１図の実施例との相違
点のみについて行なう。
１図の回路と同一の要素には同一の参照符号が付されて
いるので、この実施例の説明は第１図の実施例との相違
点のみについて行なう。
この第２図による実施例では、入力信号Ｕ８を入力端１
．２において受は入れる差動増幅器段のトランジスタＴ
１およびＩ２のエミッタが抵抗Ｒ６を介して互いに接続
されており、これらのトランジスタのエミッタに電流源
■１およびＩ２から電流が供給される。
．２において受は入れる差動増幅器段のトランジスタＴ
１およびＩ２のエミッタが抵抗Ｒ６を介して互いに接続
されており、これらのトランジスタのエミッタに電流源
■１およびＩ２から電流が供給される。
利得調節のために設けられている差動増幅器段はこの実
施例ではそれぞれ１つの差動増幅器Ｔ３、Ｉ４またはＩ
５、Ｉ６により形成され、それらのそれぞれ相互接続さ
れているエミッタはトランジスタＴ１、Ｉ２の出力回路
すなわちコレクタに接続されている。トランジスタＴ４
およｉＴ５はそれらのコレクタで直接に接続されており
、この共通接続点は後記の調節段に接続されている。
施例ではそれぞれ１つの差動増幅器Ｔ３、Ｉ４またはＩ
５、Ｉ６により形成され、それらのそれぞれ相互接続さ
れているエミッタはトランジスタＴ１、Ｉ２の出力回路
すなわちコレクタに接続されている。トランジスタＴ４
およｉＴ５はそれらのコレクタで直接に接続されており
、この共通接続点は後記の調節段に接続されている。
調節段はこの実施例では１つのトランジスタＴ７ならび
に抵抗Ｒ７およびＲ８により形成され、トランジスタＴ
７はその出力回路すなわちコレクターエミッタ間で供給
電圧端子７と動作抵抗Ｒ１との間に直列に接続されてい
る。抵抗Ｒ７およびＲ８は互いに並列に供給電圧端子７
とトランジスタＴ４およびＴ５の互いに接続されたコレ
クタとの間に接続されており、抵抗Ｒ７およびＲ８の供
給電圧端子７と反対側の端子とトランジスタＴ４および
Ｔ５のコレクタとの間の接続点はトランジスタＴ７のベ
ースに接続されている。
に抵抗Ｒ７およびＲ８により形成され、トランジスタＴ
７はその出力回路すなわちコレクターエミッタ間で供給
電圧端子７と動作抵抗Ｒ１との間に直列に接続されてい
る。抵抗Ｒ７およびＲ８は互いに並列に供給電圧端子７
とトランジスタＴ４およびＴ５の互いに接続されたコレ
クタとの間に接続されており、抵抗Ｒ７およびＲ８の供
給電圧端子７と反対側の端子とトランジスタＴ４および
Ｔ５のコレクタとの間の接続点はトランジスタＴ７のベ
ースに接続されている。
差動増幅器回路の出力端３．４ば、動作抵抗Ｒ１とトラ
ンジスタＴ３のコレクタとの間の接続点と、動作抵抗Ｒ
２とトランジスタＴ６のコレクタとの間の接続点とによ
り形成されており、またこれらのコレクタと反対側の抵
抗Ｒ１およ”びＲ２の端子はいずれもトランジスタＴ７
のエミッタに接続されている。
ンジスタＴ３のコレクタとの間の接続点と、動作抵抗Ｒ
２とトランジスタＴ６のコレクタとの間の接続点とによ
り形成されており、またこれらのコレクタと反対側の抵
抗Ｒ１およ”びＲ２の端子はいずれもトランジスタＴ７
のエミッタに接続されている。
利得調節量ＵＲＶを差動増幅器回路３．４の出力端から
負帰還される端子６は、１つの差動増幅器段Ｔｌ１、Ｔ
１２の一方の入力端であるトランジスタＴ１２のベース
に接続されている。この差動増幅器段の他方の入力端で
あるトランジスタＴ１１のベースには端子５から参照電
圧ＵＲｅ ｆが供給される。この差動増幅器段のトラン
ジスタＴｌｌおよびＴＩ２はそれらのエミッタで１つの
電流源■３から電流を供給される。またトランジスタＴ
１１およびＴ１２のコレクタはそれぞれトランジスタＴ
３およびＴ６の相互接続されたベースとトランジスタＴ
４およびＴ５の相互接続されたベースとに接続されてい
る。
負帰還される端子６は、１つの差動増幅器段Ｔｌ１、Ｔ
１２の一方の入力端であるトランジスタＴ１２のベース
に接続されている。この差動増幅器段の他方の入力端で
あるトランジスタＴ１１のベースには端子５から参照電
圧ＵＲｅ ｆが供給される。この差動増幅器段のトラン
ジスタＴｌｌおよびＴＩ２はそれらのエミッタで１つの
電流源■３から電流を供給される。またトランジスタＴ
１１およびＴ１２のコレクタはそれぞれトランジスタＴ
３およびＴ６の相互接続されたベースとトランジスタＴ
４およびＴ５の相互接続されたベースとに接続されてい
る。
差動増幅器段Ｔｌ１、ＴＩ２の出力端における等しい直
流電圧の設定のため、これらのトランジスタのコレクタ
は１つのダイオード−抵抗縦続回路Ｄ１、Ｄ２、Ｄ３、
Ｒ５を介して供給電圧端子７に接続されている。
流電圧の設定のため、これらのトランジスタのコレクタ
は１つのダイオード−抵抗縦続回路Ｄ１、Ｄ２、Ｄ３、
Ｒ５を介して供給電圧端子７に接続されている。
前記の差動増幅器配置は原理的に差動増幅器トランジス
タＴ１、Ｔ２のベースにおける対称入力端１．２により
形成され、これらのトランジスタのエミッタは電流源■
１、■２から電流を供給され、またこの差動増幅器段の
入力特性長さは抵抗Ｒ６により確定される。トランジス
タＴＩおよびＴ２のそれぞれのコレクタが差動増幅器段
Ｔ３、Ｔ４またはＴ５、Ｔ６のエミッタに接続されてい
るので、最大の利得ではトランジスタＴ４、Ｔ５のベー
ス電位はトランジスタＴ３、Ｔ６のベース電位よりも負
である。なぜならば、差動増幅器段Ｔｌ１、ＴＩ２の利
得調節端子６における電位は器間信号Ｕ□ｅｆの供給の
ための端子５における電位よりも正であるからである。
タＴ１、Ｔ２のベースにおける対称入力端１．２により
形成され、これらのトランジスタのエミッタは電流源■
１、■２から電流を供給され、またこの差動増幅器段の
入力特性長さは抵抗Ｒ６により確定される。トランジス
タＴＩおよびＴ２のそれぞれのコレクタが差動増幅器段
Ｔ３、Ｔ４またはＴ５、Ｔ６のエミッタに接続されてい
るので、最大の利得ではトランジスタＴ４、Ｔ５のベー
ス電位はトランジスタＴ３、Ｔ６のベース電位よりも負
である。なぜならば、差動増幅器段Ｔｌ１、ＴＩ２の利
得調節端子６における電位は器間信号Ｕ□ｅｆの供給の
ための端子５における電位よりも正であるからである。
信号電流はトランジスタＴ３またはトランジスタＴ６の
コレクタを経て、また動作抵抗Ｒ１またはＲ２を経て流
れる。出力端３．４から１つの対称な出力信号ＵＡが取
り出される。
コレクタを経て、また動作抵抗Ｒ１またはＲ２を経て流
れる。出力端３．４から１つの対称な出力信号ＵＡが取
り出される。
トランジスタＴ４、Ｔ５のベース電位が最小利得の場合
に対してトランジスタＴ３またはＴ６のベース電位より
も正になり、その際に端子６における調節信号ＵＲＶが
端子６における参照信号Ｕ□ｅｆよりも負になると、加
算された直流および交流電流がトランジスタＴ４．Ｑよ
びＴ５のコレクタを経て抵抗Ｒ７およびＲ８に流れる。
に対してトランジスタＴ３またはＴ６のベース電位より
も正になり、その際に端子６における調節信号ＵＲＶが
端子６における参照信号Ｕ□ｅｆよりも負になると、加
算された直流および交流電流がトランジスタＴ４．Ｑよ
びＴ５のコレクタを経て抵抗Ｒ７およびＲ８に流れる。
重要なことは、トランジスタＴ４およびＴ５のコレクタ
において加算された電流が調節段の並列に接続された抵
抗Ｒ７およびＲ８に、最大の利得では動作抵抗Ｒ１およ
びＲ２に現れる同一の電圧降下を生じ、またこの電圧降
下がトランジスタＴ７のベース−エミッタ問および動作
抵抗Ｒ１およびＲ２を経て出力端３．４に達することで
ある。
において加算された電流が調節段の並列に接続された抵
抗Ｒ７およびＲ８に、最大の利得では動作抵抗Ｒ１およ
びＲ２に現れる同一の電圧降下を生じ、またこの電圧降
下がトランジスタＴ７のベース−エミッタ問および動作
抵抗Ｒ１およびＲ２を経て出力端３．４に達することで
ある。
その際に再び、抵抗Ｒ１、Ｒ２ならびにＲ７およびＲ８
が同一の抵抗値を有することが前提とされている。それ
によって利得調節と無関係に出力端３．４における電位
は実際上一定である。最大利得に対して出力端３．４に
おける電位は下記の関係式から得られる。
が同一の抵抗値を有することが前提とされている。それ
によって利得調節と無関係に出力端３．４における電位
は実際上一定である。最大利得に対して出力端３．４に
おける電位は下記の関係式から得られる。
’ｂｅ７ １０２）・Ｒ１［２）
ここで、既に説明した量は別として、Ｂ２はトランジス
タＴ７の電流利得、Ｕｂｅ７はトランジスタＴ７のベー
ス−エミッタ間しきい電圧を意味している。
タＴ７の電流利得、Ｕｂｅ７はトランジスタＴ７のベー
ス−エミッタ間しきい電圧を意味している。
最小利得に対して出力端３．４における電位む↓下記の
関係式から得られる。
関係式から得られる。
最大利得では出力端３．４における電位は電圧値
だけ最小利得における電位よりも小さい。
第１図は本発明による差動増幅器回路の第１の実施例の
接続図、第２図は本発明による差動増幅器回路の第２の
実施例の接続図である。 １．２・・・入力端、３．４・・・出力端、５・・・参
照信号入力端、６・・・利得調節信号入力端、７・・・
供給電位端子、８・・・基準電位入力端、９・・・参照
信号入力端、１０・・・動作点関節信号入力端、１１・
・・整流器、１２・・・振幅調節増幅器、１３・・・後
続増幅器、１４．１５・・・後続増幅器出力端、１６・
・・動作点調節増幅器、Ｄ・・・ダイオード、■・・・
電流源、Ｒ・・・抵抗、Ｔ・・・トランジスタ。 ＩＧ １ ＩＧ ２
接続図、第２図は本発明による差動増幅器回路の第２の
実施例の接続図である。 １．２・・・入力端、３．４・・・出力端、５・・・参
照信号入力端、６・・・利得調節信号入力端、７・・・
供給電位端子、８・・・基準電位入力端、９・・・参照
信号入力端、１０・・・動作点関節信号入力端、１１・
・・整流器、１２・・・振幅調節増幅器、１３・・・後
続増幅器、１４．１５・・・後続増幅器出力端、１６・
・・動作点調節増幅器、Ｄ・・・ダイオード、■・・・
電流源、Ｒ・・・抵抗、Ｔ・・・トランジスタ。 ＩＧ １ ＩＧ ２
Claims (1)
- 【特許請求の範囲】 １）１つのトランジスタ対（Ｔ１、Ｔ２）により形成さ
れており、その入力端（１、２）により回路入力端を形
成している第１の差動増幅器段と、第１の差動増幅器段
のトランジスタ対（Ｔ１、Ｔ２）の出力回路内の動作抵
抗（Ｒ１、Ｒ２）に接続されている回路出力端（３、４
）と、それぞれ１つの参照入力端（５）および利得調節
入力端（６）を有し、少なくともその参照入力端（５）
に接続されている回路（Ｔ３；Ｔ３、Ｔ６）により第１
の差動増幅器段のトランジスタ（Ｔ１、Ｔ２）の出力回
路内に接続されている少なくとも２つの第２の差動増幅
器段（Ｔ３ないしＴ５；Ｔ３ないしＴ６）とを有する差
動増幅器回路において、 動作抵抗（Ｒ１、Ｒ２）の回路内に接続されている調節
段（Ｒ７、Ｒ８、Ｔ７、Ｔ８；Ｒ７、Ｒ８、Ｔ７）が、
第２の差動増幅器段（Ｔ３ないしＴ５；Ｔ３ないしＴ６
）の利得調節入力端（６）に接続されている回路（Ｔ４
、Ｔ５）により、回路出力端（３、４）における直流電
圧レベルを一定に保つように駆動されることを特徴とす
る差動増幅器回路。 ２）第２の差動増幅器段（Ｔ３ないしＴ５）が参照入力
端（５）とトランジスタ（Ｔ１、Ｔ２）の互いに接続さ
れたエミッタ枝路とに接続されている１つの共通のトラ
ンジスタ（Ｔ３）と、利得調節入力端（６）に接続され
ているそれぞれ１つのトランジスタ（Ｔ４またはＴ５）
とを含んでいることを特徴とする特許請求の範囲第１項
記載の差動増幅器回路。 ３）調節段（Ｒ７、Ｒ８、Ｔ７、Ｔ８）が２つの調節ト
ランジスタ枝路（Ｔ７、Ｔ８）および２つの抵抗枝路（
Ｒ７、Ｒ８）を含んでおり、１つの調節トランジスタ（
Ｔ７またはＴ８）のそれぞれ１つの出力回路がそれぞれ
１つの動作抵抗（Ｒ１またはＲ２）の回路内に接続され
ており、それぞれ１つの抵抗（Ｒ７またはＲ８）が第２
の差動増幅器段（Ｔ３ないしＴ５）の利得調節入力端（
６）に接続されているトランジスタ（Ｔ４、Ｔ５）の出
力回路内にそれぞれ位置しており、また調節トランジス
タ（Ｔ７、Ｔ８）の入力端が抵抗（Ｒ７、Ｒ８）と第２
の差動増幅器段（Ｔ３ないしＴ５）の利得調節入力端（
６）に接続されているトランジスタ（Ｔ４、Ｔ５）の出
力回路との間の接続点に接続されていることを特徴とす
る特許請求の範囲第１項または第２項記載の差動増幅器
回路。 ４）回路出力端（３、４）が１つの整流器（１１）およ
び１つの調節増幅器（１２）を介して利得調節入力端（
６）に接続されていることを特徴とする特許請求の範囲
第１項ないし第３項のいずれかに記載の差動増幅器回路
。 ５）１つのトランジスタ対（Ｔ９、Ｔ１０）により形成
されており、その出力回路が第２の差動増幅器段（Ｔ３
ないしＴ５）の利得調節入力端（６）に接続されている
トランジスタ（Ｔ４、Ｔ５）の出力回路に並列に接続さ
れている動作点調節のための１つの差動増幅器回路が設
けられており、トランジスタの一方（Ｔ９）がその入力
端で第２の参照入力端（９）に、またトランジスタの他
方（Ｔ１０）がその入力端で動作点調節入力端（１０）
に接続されていることを特徴とする特許請求の範囲第１
項ないし第４項のいずれかに記載の差動増幅器回路。 ６）回路出力端（３、４）が動作点調節入力端（１０）
に接続されていることを特徴とする特許請求の範囲第５
項記載の差動増幅器回路。 ７）第２の差動増幅器段（Ｔ３ないしＴ６）が、参照入
力端（５）に接続されているそれぞれ１つのトランジス
タ（Ｔ３、Ｔ６）と、利得調節入力端（６）に接続され
ているそれぞれ１つのトランジスタ（Ｔ４、Ｔ５）とを
含んでおり、第２の差動増幅器段（Ｔ３ないしＴ６）の
参照入力端（５）に接続されているトランジスタ（Ｔ３
、Ｔ６）の出力回路がそれぞれ直列に第１の差動増幅器
段のトランジスタ（Ｔ１、Ｔ２）の動作抵抗（Ｒ１、Ｒ
２）と出力回路との間に接続されており、また第２の差
動増幅器段（Ｔ３ないしＴ６）の利得調節入力端（６）
に接続されているトランジスタ（Ｔ４、Ｔ５）の出力回
路がぞれぞれ第１の差動増幅器段のトランジスタ（Ｔ１
、Ｔ２）の動作抵抗（Ｒ１、Ｒ２）と出力回路に直列に
接続されていることを特徴とする特許請求の範囲第１項
記載の差動増幅器回路。 ８）それぞれ１つの調節トランジスタ（Ｔ７またはＴ８
）の出力回路がそれぞれ１つの動作抵抗（Ｒ１またはＲ
２）の回路内に接続されており、それぞれ１つの抵抗（
Ｒ７またはＲ８）が第２の差動増幅器段（Ｔ３ないしＴ
６）の利得調節入力端（６）に接続されているトランジ
スタ（Ｔ４、Ｔ５）の出力回路内にそれぞれ位置してお
り、また調節トランジスタ（Ｔ７またはＴ８）の入力端
が上記抵抗（Ｒ７、Ｒ８）と第２の差動増幅器８（Ｔ３
ないしＴ６）の利得調節入力端（６）に接続されている
トランジスタ（Ｔ４、Ｔ５）の出力回路との間の接続点
に接続されていることを特徴とする特許請求の範囲第３
項または第７項記載の差動増幅器回路。 ９）調節段（Ｒ７、Ｒ８、Ｔ７）が１つの調節トランジ
スタ枝路（Ｔ７）および２つの抵抗枝路（Ｒ７、Ｒ８）
を含んでおり、調節トランジスタ（Ｔ７）の出力回路が
動作抵抗（Ｒ１、Ｒ２）の回路内に接続されており、抵
抗枝路（Ｒ７、Ｒ８）が互いに並列に、また第２の差動
増幅器段（Ｔ３ないしＴ６）の利得調節入力端（６）に
接続されているトランジスタ（Ｔ４、Ｔ５）の互いに接
続されているコレクタに直列に接続されており、また第
２の差動増幅器段（Ｔ３ないしＴ６）の利得調節入力端
（６）に接続されているトランジスタ（Ｔ４、Ｔ５）の
コレクタが調節トランジスタ（Ｔ７）の入力端に接続さ
れていることを特徴とする特許請求の範囲第７項記載の
差動増幅器回路。 １０）第１の差動増幅器段のトランジスタ（Ｔ１、Ｔ２
）のエミッタが１つの抵抗（Ｒ６）を介して互いに接続
されていることを特徴とする特許請求の範囲第７項ない
し第９項のいずれかに記載の差動増幅器回路。 １１）第２の差動増幅器段（Ｔ３ないしＴ６）の相応の
トランジスタ（Ｔ３、Ｔ６またはＴ４、Ｔ５）が１つの
差動増幅器段（Ｔ１１、Ｔ１２）を介して参照入力端（
５）または利得調節入力端（６）に接続されており、ま
た差動増幅器段（Ｔ１１、Ｔ１２）の出力端が同一の直
流電圧レベルを設定するため１つのダイオード−抵抗縦
続回路（Ｄ１ないしＤ３、Ｒ５）に接続されていること
を特徴とする特許請求の範囲第７項ないし第１０項のい
ずれかに記載の差動増幅器回路。 １２）調節段（Ｒ７、Ｒ８、Ｔ７、Ｔ８；Ｒ７、Ｒ８、
Ｔ７）の抵抗（Ｒ７、Ｒ８）が互いに等しく、また動作
抵抗（Ｒ１、Ｒ２）と等しいことを特徴とする特許請求
の範囲第１項ないし第１１項のいずれかに記載の差動増
幅器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3421241.8 | 1984-06-07 | ||
| DE3421241 | 1984-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613511A true JPS613511A (ja) | 1986-01-09 |
| JPH0612859B2 JPH0612859B2 (ja) | 1994-02-16 |
Family
ID=6237852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122381A Expired - Lifetime JPH0612859B2 (ja) | 1984-06-07 | 1985-06-05 | 差動増幅器回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4621238A (ja) |
| EP (1) | EP0166973B1 (ja) |
| JP (1) | JPH0612859B2 (ja) |
| AT (1) | ATE49687T1 (ja) |
| DE (1) | DE3575506D1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0301319A1 (de) * | 1987-07-17 | 1989-02-01 | Siemens Aktiengesellschaft | Monolithisch integrierbare, amplitudengeregelte Oszillator-Differenzverstärkerschaltung |
| US4833422A (en) * | 1987-09-24 | 1989-05-23 | Burr-Brown Corporation | Programmable gain instrumentation amplifier |
| DE3811947A1 (de) * | 1988-04-11 | 1989-10-19 | Telefunken Electronic Gmbh | Steuerbare verstaerkerschaltung |
| JP2733962B2 (ja) * | 1988-06-17 | 1998-03-30 | ソニー株式会社 | 利得制御増幅器 |
| JPH08223228A (ja) * | 1994-03-17 | 1996-08-30 | Fujitsu Ltd | 等化増幅器及びこれを用いた受信機並びにプリアンプ |
| GB2290916A (en) * | 1994-06-24 | 1996-01-10 | Plessey Semiconductors Ltd | Tunable oscillator arrangement |
| US5587688A (en) * | 1994-10-31 | 1996-12-24 | Rockwell International Corp. | Differential automatic gain-control amplifier having an enhanced range |
| US5572166A (en) * | 1995-06-07 | 1996-11-05 | Analog Devices, Inc. | Linear-in-decibel variable gain amplifier |
| US5589791A (en) * | 1995-06-09 | 1996-12-31 | Analog Devices, Inc. | Variable gain mixer having improved linearity and lower switching noise |
| JP2778537B2 (ja) * | 1995-07-14 | 1998-07-23 | 日本電気株式会社 | Ａｇｃアンプ |
| US6066987A (en) * | 1998-03-12 | 2000-05-23 | National Semiconductor Corp. | Differential cascode magneto-resistance preamplifier with bias bypass |
| US6087897A (en) * | 1999-05-06 | 2000-07-11 | Burr-Brown Corporation | Offset and non-linearity compensated amplifier and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185411A (ja) * | 1984-03-02 | 1985-09-20 | Fujitsu Ltd | 利得可変増巾回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3512096A (en) * | 1967-05-31 | 1970-05-12 | Hitachi Ltd | Transistor circuit having stabilized output d.c. level |
| DE1902064A1 (de) * | 1969-01-16 | 1970-09-03 | Philips Patentverwaltung | Regelbare Verstaerkerschaltung |
| GB1320910A (en) * | 1969-09-16 | 1973-06-20 | Plessey Co Ltd | Amplifiers |
| US3846712A (en) * | 1973-03-12 | 1974-11-05 | Bell Telephone Labor Inc | Differential amplifier with dynamic biasing |
| NL7614515A (nl) * | 1976-12-29 | 1978-07-03 | Philips Nv | In versterking geregelde signaalversterker. |
| DE2755827A1 (de) * | 1977-12-15 | 1979-06-21 | Philips Patentverwaltung | Schaltungsanordnung mit einem durch eine steuergleichspannung veraenderbaren frequenzgang |
| US4286226A (en) * | 1979-08-14 | 1981-08-25 | Rca Corporation | Amplifier with electrically controlled gain, with output suitable for direct coupling |
| DE2951637C2 (de) * | 1979-12-21 | 1981-10-01 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Einstellbarer Transistor-Differenzverstärker |
| DE3204217A1 (de) * | 1982-02-08 | 1983-08-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltung zur elektronischen verstaerkungsstellung |
| DE3204430A1 (de) * | 1982-02-09 | 1983-08-18 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer differenzverstaerker |
-
1985
- 1985-05-30 AT AT85106691T patent/ATE49687T1/de active
- 1985-05-30 EP EP85106691A patent/EP0166973B1/de not_active Expired - Lifetime
- 1985-05-30 DE DE8585106691T patent/DE3575506D1/de not_active Expired - Fee Related
- 1985-06-05 JP JP60122381A patent/JPH0612859B2/ja not_active Expired - Lifetime
- 1985-06-06 US US06/742,115 patent/US4621238A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185411A (ja) * | 1984-03-02 | 1985-09-20 | Fujitsu Ltd | 利得可変増巾回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE49687T1 (de) | 1990-02-15 |
| US4621238A (en) | 1986-11-04 |
| EP0166973A1 (de) | 1986-01-08 |
| EP0166973B1 (de) | 1990-01-17 |
| JPH0612859B2 (ja) | 1994-02-16 |
| DE3575506D1 (de) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3614645A (en) | Differential amplifier | |
| US4456887A (en) | Differential amplifier | |
| JPS6119170B2 (ja) | ||
| JPS613511A (ja) | 差動増幅器回路 | |
| JPH0121642B2 (ja) | ||
| US4516081A (en) | Voltage controlled variable gain circuit | |
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPH0136346B2 (ja) | ||
| GB2266021A (en) | Power amplifier with reduced non-linear distortion | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| IE54144B1 (en) | Differential amplifier with improved linear amplification | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US4180781A (en) | Biasing and drive circuitry for quasi-linear transistor amplifiers | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPH04369105A (ja) | 増幅器 | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| US3383609A (en) | Push-pull amplifier circuit | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JPS6133707Y2 (ja) | ||
| JPH08222968A (ja) | 増幅器 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| KR830001932B1 (ko) | 증폭회로 |