JP2778537B2 - Ａｇｃアンプ - Google Patents
ＡｇｃアンプInfo
- Publication number
- JP2778537B2 JP2778537B2 JP7201680A JP20168095A JP2778537B2 JP 2778537 B2 JP2778537 B2 JP 2778537B2 JP 7201680 A JP7201680 A JP 7201680A JP 20168095 A JP20168095 A JP 20168095A JP 2778537 B2 JP2778537 B2 JP 2778537B2
- Authority
- JP
- Japan
- Prior art keywords
- agc amplifier
- control voltage
- output
- rectifier
- triple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
- H03G7/08—Volume compression or expansion in amplifiers having semiconductor devices incorporating negative feedback
Description
【０００１】
【発明の属する技術分野】本発明はＡＧＣアンプに関
し、特に半導体集積回路上に形成され、低電圧で動作
し、低消費電流、且つ広い入力ダイナミックレンジを有
するＡＧＣアンプに関する。
し、特に半導体集積回路上に形成され、低電圧で動作
し、低消費電流、且つ広い入力ダイナミックレンジを有
するＡＧＣアンプに関する。
【０００２】
【従来の技術】従来のＡＧＣアンプとしては、４象限マ
ルチプライヤを２象限動作に制限したＡＧＣアンプが一
般的であり、４象限マルチプライヤとしては、例えばギ
ルバートマルチプライヤを用いていた。
ルチプライヤを２象限動作に制限したＡＧＣアンプが一
般的であり、４象限マルチプライヤとしては、例えばギ
ルバートマルチプライヤを用いていた。
【０００３】
【発明が解決しようとする課題】従来のＡＧＣアンプに
おいては、制御電圧を生成するための整流回路を必要と
し、４象限マルチプライヤを２象限動作に制限する制御
電圧発生回路も複雑になり、ギルバートマルチプライヤ
のように、トランジスタを縦積みしているために、２Ｖ
以下での低電圧動作は不可能であった。
おいては、制御電圧を生成するための整流回路を必要と
し、４象限マルチプライヤを２象限動作に制限する制御
電圧発生回路も複雑になり、ギルバートマルチプライヤ
のように、トランジスタを縦積みしているために、２Ｖ
以下での低電圧動作は不可能であった。
【０００４】また、上述した理由により、回路規模も大
きくなり、回路電流も大きくなってしまうという問題点
があった。
きくなり、回路電流も大きくなってしまうという問題点
があった。
【０００５】本発明の目的は、上述した問題点を解決
し、必要とされるトランジスタ数を減らして回路規模を
小さくし、また必要とされる電流源の数を減らすこと
で、低電圧動作を可能とし、且つ低消費電流として低消
費電力化を確保したＡＧＣアンプを提供することにあ
る。
し、必要とされるトランジスタ数を減らして回路規模を
小さくし、また必要とされる電流源の数を減らすこと
で、低電圧動作を可能とし、且つ低消費電流として低消
費電力化を確保したＡＧＣアンプを提供することにあ
る。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明のＡＧＣアンプは次の如き構成を有する。即
ち、本発明のＡＧＣアンプは、可変利得器の出力を整流
器により検波・整流して制御電圧を生成し、前記制御電
圧を前記可変利得器の利得制御に供すべく構成した負帰
還ループにより自動利得制御を行うＡＧＣアンプであっ
て、前記可変利得器と整流器とが１つのテール電流で駆
動されるエミッタ結合またはソース結合された３つのト
ランジスタから成るトリプルテールセルに基づいて構成
され、それぞれのベースまたはゲートが入力対となる第
１および第２の２つのトランジスタを含む回路が前記可
変利得器を構成すると共にこれら２つのコレクタまたは
ドレインが可変利得器としての出力対を構成し、第３の
トランジスタを含む回路が前記整流器を構成すると共に
そのコレクタまたはドレインが整流器としての出力端子
を構成し、且つベースまたはゲートに前記制御電圧が印
加されることにより前記可変利得器の利得が制御される
トリプルテールセルを備えることを特徴とするものであ
る。
に、本発明のＡＧＣアンプは次の如き構成を有する。即
ち、本発明のＡＧＣアンプは、可変利得器の出力を整流
器により検波・整流して制御電圧を生成し、前記制御電
圧を前記可変利得器の利得制御に供すべく構成した負帰
還ループにより自動利得制御を行うＡＧＣアンプであっ
て、前記可変利得器と整流器とが１つのテール電流で駆
動されるエミッタ結合またはソース結合された３つのト
ランジスタから成るトリプルテールセルに基づいて構成
され、それぞれのベースまたはゲートが入力対となる第
１および第２の２つのトランジスタを含む回路が前記可
変利得器を構成すると共にこれら２つのコレクタまたは
ドレインが可変利得器としての出力対を構成し、第３の
トランジスタを含む回路が前記整流器を構成すると共に
そのコレクタまたはドレインが整流器としての出力端子
を構成し、且つベースまたはゲートに前記制御電圧が印
加されることにより前記可変利得器の利得が制御される
トリプルテールセルを備えることを特徴とするものであ
る。
【０００７】また、本発明のＡＧＣアンプは、複数個の
前記ＡＧＣアンプが縦続接続された構成を有することを
特徴とするものである。
前記ＡＧＣアンプが縦続接続された構成を有することを
特徴とするものである。
【０００８】また、本発明のＡＧＣアンプは、前記トリ
プルテールセルが複数個縦続接続されて成るＡＧＣアン
プであって、最終段のトリプルテールセルの整流器の出
力を検波・整流して前記制御電圧を出力し、前記制御電
圧が複数個の前記ＡＧＣアンプの共通の制御電圧として
供給される負帰還ループを有することを特徴とするもの
である。
プルテールセルが複数個縦続接続されて成るＡＧＣアン
プであって、最終段のトリプルテールセルの整流器の出
力を検波・整流して前記制御電圧を出力し、前記制御電
圧が複数個の前記ＡＧＣアンプの共通の制御電圧として
供給される負帰還ループを有することを特徴とするもの
である。
【０００９】
【作用】次に、前記の如く構成される本発明の作用を説
明する。本発明のＡＧＣアンプは、可変利得器と整流器
とが、１つのテール電流で駆動されるエミッタ結合また
はソース結合された３つのトランジスタから成る１つの
セル、所謂トリプルテールセルに基づいて構成され、そ
れぞれのベースまたはゲートが入力対を構成する前段の
２つのトランジスタを含む回路が可変利得器を形成して
且つそれらのコレクタまたはドレインで出力対を構成
し、第３のトランジスタを含む回路が制御電圧を生成す
る整流器を形成して且つそのコレクタまたはドレインは
整流器の出力端子を構成し、そのベースまたはゲートに
制御電圧が印加されることにより可変利得器の利得を制
御する構成を有する。
明する。本発明のＡＧＣアンプは、可変利得器と整流器
とが、１つのテール電流で駆動されるエミッタ結合また
はソース結合された３つのトランジスタから成る１つの
セル、所謂トリプルテールセルに基づいて構成され、そ
れぞれのベースまたはゲートが入力対を構成する前段の
２つのトランジスタを含む回路が可変利得器を形成して
且つそれらのコレクタまたはドレインで出力対を構成
し、第３のトランジスタを含む回路が制御電圧を生成す
る整流器を形成して且つそのコレクタまたはドレインは
整流器の出力端子を構成し、そのベースまたはゲートに
制御電圧が印加されることにより可変利得器の利得を制
御する構成を有する。
【００１０】このようなトリプルテールセルを基本単位
とするＡＧＣアンプとして構成することによって、必要
とするトランジスタの数を著しく減らして回路規模を圧
縮し、また電源数も可変利得器と整流器との共通電源と
なし得て低電圧かつ低消費電力化を確保したＡＧＣアン
プを実現している。
とするＡＧＣアンプとして構成することによって、必要
とするトランジスタの数を著しく減らして回路規模を圧
縮し、また電源数も可変利得器と整流器との共通電源と
なし得て低電圧かつ低消費電力化を確保したＡＧＣアン
プを実現している。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の第１の実施例のＡＧＣアンプの
回路図である。この第１の実施例は、バイポーラトラン
ジスタＱ１、Ｑ２およびＱ３が共通の１つのテール電流
で駆動されるトリプルテールセルを構成し、このうち入
力対となる第１および第２の一対のバイポーラトランジ
スタＱ１、Ｑ２のコレクタが出力対を構成する。
する。図１は、本発明の第１の実施例のＡＧＣアンプの
回路図である。この第１の実施例は、バイポーラトラン
ジスタＱ１、Ｑ２およびＱ３が共通の１つのテール電流
で駆動されるトリプルテールセルを構成し、このうち入
力対となる第１および第２の一対のバイポーラトランジ
スタＱ１、Ｑ２のコレクタが出力対を構成する。
【００１２】また、第３のバイポーラトランジスタＱ３
のコレクタが整流器の出力端子を構成し、バイポーラト
ランジスタＱ４、Ｑ５は電流出力回路を構成している。
オペアンプ（演算増幅器）ＯＰ１は、バイポーラトラン
ジスタＱ１、Ｑ２のコレクタと接続され、差動出力とし
ての出力電圧Ｖ0 を出力する。オペアンプＯＰ２は、Ｖ
ref を参照電圧とし、バイポーラトランジスタＱ３のほ
か、バイポーラトランジスタＱ４、Ｑ５と平滑用の抵抗
ＲおよびコンデンサＣに基づいて生成する整流出力を所
要のレベルに増幅して制御電圧ＶC を出力し、ループゲ
インの増大を確保するオペアンプである。上述したバイ
ポーラトランジスタＱ４，Ｑ５と、抵抗Ｒおよびコンデ
ンサＣと、オペアンプＯＰ２とが、バイポーラトランジ
スタＱ３による整流器の検波・整流機能を確保する。
のコレクタが整流器の出力端子を構成し、バイポーラト
ランジスタＱ４、Ｑ５は電流出力回路を構成している。
オペアンプ（演算増幅器）ＯＰ１は、バイポーラトラン
ジスタＱ１、Ｑ２のコレクタと接続され、差動出力とし
ての出力電圧Ｖ0 を出力する。オペアンプＯＰ２は、Ｖ
ref を参照電圧とし、バイポーラトランジスタＱ３のほ
か、バイポーラトランジスタＱ４、Ｑ５と平滑用の抵抗
ＲおよびコンデンサＣに基づいて生成する整流出力を所
要のレベルに増幅して制御電圧ＶC を出力し、ループゲ
インの増大を確保するオペアンプである。上述したバイ
ポーラトランジスタＱ４，Ｑ５と、抵抗Ｒおよびコンデ
ンサＣと、オペアンプＯＰ２とが、バイポーラトランジ
スタＱ３による整流器の検波・整流機能を確保する。
【００１３】次に、本実施例の動作について説明する。
ベース幅変調を無視すれば、トリプルテールセルを構成
するバイポーラトランジスタＱ１、Ｑ２およびＱ３それ
ぞれのコレクタ電流は次の数式１、同２、同３で表され
る。
ベース幅変調を無視すれば、トリプルテールセルを構成
するバイポーラトランジスタＱ１、Ｑ２およびＱ３それ
ぞれのコレクタ電流は次の数式１、同２、同３で表され
る。
【００１４】
【数１】
【００１５】
【数２】
【００１６】
【数３】
【００１７】ここで、ＶT は熱電圧であり、ＶT ＝ｋＴ
／ｑと表される。但し、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電子電荷である。また、ＶC はバイポー
ラトランジスタＱ３のベースに印加する制御電圧、ＩS
は飽和電流、±Ｖi ／２は差動入力電圧、ＶR は直流基
準電圧、ＶS は共通エミッタ電圧である。但し、トラン
ジスタＱ１、Ｑ２は単位トランジスタであり、トランジ
スタＱ３のエミッタ面積は単位トランジスタのエミッタ
面積のＫ倍であるとする。また、テール電流は次の数式
４で表される。
／ｑと表される。但し、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電子電荷である。また、ＶC はバイポー
ラトランジスタＱ３のベースに印加する制御電圧、ＩS
は飽和電流、±Ｖi ／２は差動入力電圧、ＶR は直流基
準電圧、ＶS は共通エミッタ電圧である。但し、トラン
ジスタＱ１、Ｑ２は単位トランジスタであり、トランジ
スタＱ３のエミッタ面積は単位トランジスタのエミッタ
面積のＫ倍であるとする。また、テール電流は次の数式
４で表される。
【００１８】
【数４】ＩC1＋ＩC2＋ＩC3＝αF Ｉ0
【００１９】但し、αF はトランジスタの電流増幅率で
ある。数式１〜同４を解くと、共通項ＩS exp ｛（ＶR
−ＶS)／ＶT ｝は次の数式５の如く求まる。
ある。数式１〜同４を解くと、共通項ＩS exp ｛（ＶR
−ＶS)／ＶT ｝は次の数式５の如く求まる。
【００２０】
【数５】
【００２１】数式５を利用し、それぞれのコレクタ電流
は次の数式６、同７及び同８で表される。
は次の数式６、同７及び同８で表される。
【００２２】
【数６】
【００２３】
【数７】
【００２４】
【数８】
【００２５】図２に、バイポーラ・トリプルテールセル
の各トランジスタのコレクタ電流特性を、Ｋ＝１の場合
について示す。バイポーラ・トリプルテールセルの差動
出力電流は次の数式９で表される。
の各トランジスタのコレクタ電流特性を、Ｋ＝１の場合
について示す。バイポーラ・トリプルテールセルの差動
出力電流は次の数式９で表される。
【００２６】
【数９】
【００２７】図３に、バイポーラ・トリプルテールセル
の差動出力電流特性を示す。トランスコンダクタンス特
性は、数式９をＶi について微分し、次の数式１０とし
て表される。
の差動出力電流特性を示す。トランスコンダクタンス特
性は、数式９をＶi について微分し、次の数式１０とし
て表される。
【００２８】
【数１０】
【００２９】図４に、バイポーラ・トリプルテールセル
のトランスコンダクタンス特性を示す。短絡トランスコ
ンダクタンスは、次の数式１１で示される。
のトランスコンダクタンス特性を示す。短絡トランスコ
ンダクタンスは、次の数式１１で示される。
【００３０】
【数１１】
【００３１】図５に、バイポーラ・トリプルテールセル
の短絡トランスコンダクタンス特性を示す。図３，図４
より、バイポーラ・トリプルテールセルの差動出力電流
ΔＩC は、制御電圧ＶC で可変でき、トランスコンダク
タンスを可変できる。また、小信号でのトランスコンダ
クタンスは、図５に示した短絡トランスコンダクタンス
特性となる。さらに、バイポーラ・トリプルテールセル
の出力を負荷抵抗ＲL を介して差動出力の出力電圧Ｖ0
とすると電圧利得（ゲイン）が得られる。すなわち、小
信号電圧利得としては、制御電圧ＶC を可変することで
最大値のαF Ｉ0 ＲL／ＶT から最小値の０まで変化さ
せることができる。
の短絡トランスコンダクタンス特性を示す。図３，図４
より、バイポーラ・トリプルテールセルの差動出力電流
ΔＩC は、制御電圧ＶC で可変でき、トランスコンダク
タンスを可変できる。また、小信号でのトランスコンダ
クタンスは、図５に示した短絡トランスコンダクタンス
特性となる。さらに、バイポーラ・トリプルテールセル
の出力を負荷抵抗ＲL を介して差動出力の出力電圧Ｖ0
とすると電圧利得（ゲイン）が得られる。すなわち、小
信号電圧利得としては、制御電圧ＶC を可変することで
最大値のαF Ｉ0 ＲL／ＶT から最小値の０まで変化さ
せることができる。
【００３２】バイポーラ・トリプルテールセルの整流電
流は、次の数式１２で表される。
流は、次の数式１２で表される。
【００３３】
【数１２】ＩSQ＝ＩC3
【００３４】バイポーラ・トリプルテールセルの出力電
流ＩSQは、図２に示されるように両波整流特性を持ち、
制御電圧ＶC で整流特性を変えることができる。すなわ
ち、およそ２乗特性に近似できる入力電圧範囲は制御電
圧ＶC で可変できることがわかる。
流ＩSQは、図２に示されるように両波整流特性を持ち、
制御電圧ＶC で整流特性を変えることができる。すなわ
ち、およそ２乗特性に近似できる入力電圧範囲は制御電
圧ＶC で可変できることがわかる。
【００３５】バイポーラ・トリプルテールセルの動作入
力電圧範囲を５０ｍＶ0-p とすると差動増幅器のゲイン
の変化幅は２０ｄＢ弱まで確保できる。また、このとき
の整流出力電流は、制御電圧ＶC に対して単調増加し、
入力電圧Ｖi に対しては単調減少する。
力電圧範囲を５０ｍＶ0-p とすると差動増幅器のゲイン
の変化幅は２０ｄＢ弱まで確保できる。また、このとき
の整流出力電流は、制御電圧ＶC に対して単調増加し、
入力電圧Ｖi に対しては単調減少する。
【００３６】従ってバイポーラ・トリプルテールセル単
体で図１のように、整流電流を抵抗ＲとコンデンサＣか
らなるローパスフィルタ（ＬＰＦ）で平滑化し電圧に変
換したうえループゲインを増大するオペアンプＯＰ２で
所望のレベルの制御電圧ＶCとしてバイポーラトランジ
スタＱ３のベース電圧として印加すれば、ＡＧＣアンプ
の制御電圧として動作し、かくして負帰還ループが形成
できる。
体で図１のように、整流電流を抵抗ＲとコンデンサＣか
らなるローパスフィルタ（ＬＰＦ）で平滑化し電圧に変
換したうえループゲインを増大するオペアンプＯＰ２で
所望のレベルの制御電圧ＶCとしてバイポーラトランジ
スタＱ３のベース電圧として印加すれば、ＡＧＣアンプ
の制御電圧として動作し、かくして負帰還ループが形成
できる。
【００３７】次に、本発明の第２の実施例であるＭＯＳ
トリプルテールセルで構成したＡＧＣアンプを図６に示
す。素子間の整合性は良いと仮定し、基盤効果を無視
し、飽和領域で動作するＭＯＳトランジスタのドレイン
電流とゲート・ソース間電圧の関係は２乗則に従うもの
とすれば、トリプルテールセルを構成するそれぞれのＭ
ＯＳトランジスタＭ１，Ｍ２およびＭ３のドレイン電流
は次の数式１３，同１４および同１５で表される。
トリプルテールセルで構成したＡＧＣアンプを図６に示
す。素子間の整合性は良いと仮定し、基盤効果を無視
し、飽和領域で動作するＭＯＳトランジスタのドレイン
電流とゲート・ソース間電圧の関係は２乗則に従うもの
とすれば、トリプルテールセルを構成するそれぞれのＭ
ＯＳトランジスタＭ１，Ｍ２およびＭ３のドレイン電流
は次の数式１３，同１４および同１５で表される。
【００３８】
【数１３】 ＩD1＝β［ＶR ＋（Ｖi ／２）−ＶS −ＶTH］2
【００３９】
【数１４】 ＩD2＝β［ＶR −（Ｖi ／２）−ＶS −ＶTH］2
【００４０】
【数１５】ＩD3＝Ｋβ（ＶR ＋ＶC −ＶS −ＶTH）2
【００４１】ここで、β＝μ（ＣOX／２)(Ｗ／Ｌ）はト
ランスコンダクタンスパラメータであり、μはキャリア
の実効モビリティ、ＣOXは単位面積当たりのゲート酸化
膜容量、Ｗ，Ｌはそれぞれ、ゲート幅、ゲート長であ
る。また、テール電流は次の数式１６で表される。
ランスコンダクタンスパラメータであり、μはキャリア
の実効モビリティ、ＣOXは単位面積当たりのゲート酸化
膜容量、Ｗ，Ｌはそれぞれ、ゲート幅、ゲート長であ
る。また、テール電流は次の数式１６で表される。
【００４２】
【数１６】ＩD1＋ＩD2＋ＩD3＝Ｉ0
【００４３】数式１３〜同１６を解くと、ＭＯＳトリプ
ルテールセルの一方の出力電流は次の数式１７で表され
る。
ルテールセルの一方の出力電流は次の数式１７で表され
る。
【００４４】
【数１７】
【００４５】図７に、図６のＡＧＣアンプを構成するＭ
ＯＳトリプルテールセルの、Ｋ＝１の場合についての各
ＭＯＳトランジスタのドレイン電流特性を示す。
ＯＳトリプルテールセルの、Ｋ＝１の場合についての各
ＭＯＳトランジスタのドレイン電流特性を示す。
【００４６】図８に、図６のＡＧＣアンプを構成するＭ
ＯＳトリプルテールセルの、Ｋ＝１の場合についての差
動出力電流特性を示す。このＭＯＳトリプルテールセル
のトランスコンダクタンス特性は、数式１７を微分して
次の数式１８で表される。
ＯＳトリプルテールセルの、Ｋ＝１の場合についての差
動出力電流特性を示す。このＭＯＳトリプルテールセル
のトランスコンダクタンス特性は、数式１７を微分して
次の数式１８で表される。
【００４７】
【数１８】
【００４８】このＭＯＳトリプルテールセルの短絡トラ
ンスコンダクタンスは、次の数式１９で表される。
ンスコンダクタンスは、次の数式１９で表される。
【００４９】
【数１９】
【００５０】図９に、ＭＯＳトリプルテールセルの、Ｋ
＝１の場合についての短絡トランスコンダクタンス特性
を示す。図７、図８より、ＭＯＳトリプルテールセルに
よるＡＧＣアンプの差動出力電流ΔＩD は、制御電圧Ｖ
C で可変でき、トランスコンダクタンスを変えることが
できる。また、小信号でのトランスコンダクタンスは、
図９に示した短絡トランスコンダクタンス特性となる。
＝１の場合についての短絡トランスコンダクタンス特性
を示す。図７、図８より、ＭＯＳトリプルテールセルに
よるＡＧＣアンプの差動出力電流ΔＩD は、制御電圧Ｖ
C で可変でき、トランスコンダクタンスを変えることが
できる。また、小信号でのトランスコンダクタンスは、
図９に示した短絡トランスコンダクタンス特性となる。
【００５１】さらに、このＭＯＳトリプルテールセルに
おいてもバイポーラトランジスタの場合と同様に、出力
を負荷抵抗ＲL を介して差動出力の出力電圧Ｖ0 とする
と電圧利得（ゲイン）が得られる。すなわち、小信号電
圧利得としては直流電圧ＶCを可変することで最大値の
√（２βＩ0)ＲL から最小値の０まで変化させることが
できる。ＭＯＳトリプルテールセルによるＡＧＣアンプ
の整流電流は次の数式２０で表される。
おいてもバイポーラトランジスタの場合と同様に、出力
を負荷抵抗ＲL を介して差動出力の出力電圧Ｖ0 とする
と電圧利得（ゲイン）が得られる。すなわち、小信号電
圧利得としては直流電圧ＶCを可変することで最大値の
√（２βＩ0)ＲL から最小値の０まで変化させることが
できる。ＭＯＳトリプルテールセルによるＡＧＣアンプ
の整流電流は次の数式２０で表される。
【００５２】
【数２０】
【００５３】ＭＯＳトリプルテールセルによるＡＧＣア
ンプの出力電流ＩSQは、図７に示されるように両波整流
特性を持ち、制御電圧ＶC で整流特性を可変とすること
ができる。例えば、入力電圧範囲を│Ｖi │≦min ｛√
（２Ｉ0 ／β−４ＶC 2），［−２ＫＶC ＋２√((Ｋ＋
４）Ｉ0/β−４Ｋ／ＶC 2）］／（Ｋ＋４）｝に限定すれ
ば理想的な２乗特性が得られることがわかる。
ンプの出力電流ＩSQは、図７に示されるように両波整流
特性を持ち、制御電圧ＶC で整流特性を可変とすること
ができる。例えば、入力電圧範囲を│Ｖi │≦min ｛√
（２Ｉ0 ／β−４ＶC 2），［−２ＫＶC ＋２√((Ｋ＋
４）Ｉ0/β−４Ｋ／ＶC 2）］／（Ｋ＋４）｝に限定すれ
ば理想的な２乗特性が得られることがわかる。
【００５４】しかし、バイポーラ・トリプルテールセル
とは異なり、２乗特性は変わらない。すなわち、２乗項
の係数は、整流電流ＩSQにおいてＫ／｛２（Ｋ＋２）｝
となっている。すなわち、ＭＯＳトリプルテールセルの
出力電流ＩSQは両波整流特性を持ち、制御電圧ＶC で整
流特性を可変とすることができる。ＭＯＳトリプルテー
ルセルの動作入力電圧範囲を０．４√（Ｉ0 ／β）Ｖ
0-p とすると、差動増幅器のゲインの変化幅は１０数ｄ
Ｂ程度まで確保できる。
とは異なり、２乗特性は変わらない。すなわち、２乗項
の係数は、整流電流ＩSQにおいてＫ／｛２（Ｋ＋２）｝
となっている。すなわち、ＭＯＳトリプルテールセルの
出力電流ＩSQは両波整流特性を持ち、制御電圧ＶC で整
流特性を可変とすることができる。ＭＯＳトリプルテー
ルセルの動作入力電圧範囲を０．４√（Ｉ0 ／β）Ｖ
0-p とすると、差動増幅器のゲインの変化幅は１０数ｄ
Ｂ程度まで確保できる。
【００５５】また、このときの整流出力電流は、制御電
圧ＶC に対して単調増加し、入力電圧Ｖi に対しては単
調減少する。従って、ＭＯＳトリプルテールセル単体で
図６のように、整流電流を抵抗ＲとコンデンサＣからな
るローパスフィルタ（ＬＰＦ）で平滑化し電圧に変換
し、オペアンプＯＰ２を通して所望のレベルの制御電圧
となしてトランジスタＭ３のゲート電圧とすればＡＧＣ
アンプの負帰還ループが形成できる。
圧ＶC に対して単調増加し、入力電圧Ｖi に対しては単
調減少する。従って、ＭＯＳトリプルテールセル単体で
図６のように、整流電流を抵抗ＲとコンデンサＣからな
るローパスフィルタ（ＬＰＦ）で平滑化し電圧に変換
し、オペアンプＯＰ２を通して所望のレベルの制御電圧
となしてトランジスタＭ３のゲート電圧とすればＡＧＣ
アンプの負帰還ループが形成できる。
【００５６】図１０は、本発明の第３の実施例の構成を
示すブロック図である。この第３の実施例は、図１もし
くは図６に示すバイポーラトランジスタもしくはＭＯＳ
トランジスタによるトリプルテールセルで構成した複数
個のＡＧＣアンプ１〜Ｎを縦続接続し、出力増幅器１１
を通して所望の出力電圧Ｖ0 を得る多段接続のＡＧＣア
ンプである。なお、図１０では、元来ＡＧＣアンプに包
含すべきループゲインアップ用のオペアンプＯＰ２−１
〜ＯＰ２−Ｎ、ローパスフィルタとして機能するコンデ
ンサＣ１〜ＣＮ、抵抗Ｒ１〜ＲＮ等は説明の便宜を図っ
てＡＧＣアンプ外に表示している。
示すブロック図である。この第３の実施例は、図１もし
くは図６に示すバイポーラトランジスタもしくはＭＯＳ
トランジスタによるトリプルテールセルで構成した複数
個のＡＧＣアンプ１〜Ｎを縦続接続し、出力増幅器１１
を通して所望の出力電圧Ｖ0 を得る多段接続のＡＧＣア
ンプである。なお、図１０では、元来ＡＧＣアンプに包
含すべきループゲインアップ用のオペアンプＯＰ２−１
〜ＯＰ２−Ｎ、ローパスフィルタとして機能するコンデ
ンサＣ１〜ＣＮ、抵抗Ｒ１〜ＲＮ等は説明の便宜を図っ
てＡＧＣアンプ外に表示している。
【００５７】このような多段接続のＡＧＣアンプにあっ
ては、各段のＡＧＣアンプはそれぞれ同一構成で、制御
電圧ＶＣ１〜ＶＣＮの制御の下にそれぞれ出力一定とな
るように動作し、従って最終段のＡＧＣアンプＮも当然
出力一定となる。このように、単位構成のＡＧＣアンプ
の回路構成が極めて簡単で、且つ負帰還ループも極めて
簡単なことから、多段接続のＡＧＣアンプの場合も容易
に実現することができる。
ては、各段のＡＧＣアンプはそれぞれ同一構成で、制御
電圧ＶＣ１〜ＶＣＮの制御の下にそれぞれ出力一定とな
るように動作し、従って最終段のＡＧＣアンプＮも当然
出力一定となる。このように、単位構成のＡＧＣアンプ
の回路構成が極めて簡単で、且つ負帰還ループも極めて
簡単なことから、多段接続のＡＧＣアンプの場合も容易
に実現することができる。
【００５８】図１１は、本発明の第４の実施例のＡＧＣ
アンプの構成を示すブロック図である。この第４の実施
例は、縦続接続したＮ個の最終段のＡＧＣアンプＮの出
力を検波・整流して制御電圧ＶC となし、各ＡＧＣアン
プ共通の負帰還ループを形成するものである。
アンプの構成を示すブロック図である。この第４の実施
例は、縦続接続したＮ個の最終段のＡＧＣアンプＮの出
力を検波・整流して制御電圧ＶC となし、各ＡＧＣアン
プ共通の負帰還ループを形成するものである。
【００５９】図１１では、最終段のＡＧＣアンプＮの整
流出力をオペアンプＯＰＡに供給すべき抵抗Ｒとコンデ
ンサの代わりのローパスフィルタ（ＬＰＦ）１２を示し
ているが、抵抗ＲにコンデンサＣを並列接続した回路が
最も簡単な回路構成である。ここでは、図１０に示した
第３の実施例のＡＧＣアンプの場合とは異なり、各段の
トリプルテールセル間で入出力の位相を合わせて、ＡＧ
Ｃアンプを構成する負帰還ループが構成されるように位
相整合する必要がある。
流出力をオペアンプＯＰＡに供給すべき抵抗Ｒとコンデ
ンサの代わりのローパスフィルタ（ＬＰＦ）１２を示し
ているが、抵抗ＲにコンデンサＣを並列接続した回路が
最も簡単な回路構成である。ここでは、図１０に示した
第３の実施例のＡＧＣアンプの場合とは異なり、各段の
トリプルテールセル間で入出力の位相を合わせて、ＡＧ
Ｃアンプを構成する負帰還ループが構成されるように位
相整合する必要がある。
【００６０】これは、これまでの一般的なＡＧＣアンプ
で考慮される点であり、この実施例のＡＧＣアンプが従
来のＡＧＣアンプの構成に近いものである。こうして、
トリプルテールセルを利用する簡単なＡＧＣアンプの単
体構成若しくは縦続接続構成により、低電圧、低消費電
力で動作する簡素な回路構成のＡＧＣアンプが実現でき
る。
で考慮される点であり、この実施例のＡＧＣアンプが従
来のＡＧＣアンプの構成に近いものである。こうして、
トリプルテールセルを利用する簡単なＡＧＣアンプの単
体構成若しくは縦続接続構成により、低電圧、低消費電
力で動作する簡素な回路構成のＡＧＣアンプが実現でき
る。
【００６１】
【発明の効果】以上説明したように本発明のＡＧＣアン
プは、各段をトリプルテールセルの只１セルで構成で
き、且つトリプルテールセルの含む３番目のトランジス
タのベースあるいはゲートへ印加する制御電圧を、整流
特性を持つトリプルテールセルそれ自身、または最終段
のＡＧＣアンプを構成するトリプルテールセルの３番目
のトランジスタのコレクタあるいはドレイン電流を平滑
化して電圧変換して生成印加しているので、トランジス
タを縦積み段数を最小にしているので電源電圧１．０Ｖ
程度でも動作可能であり、しかも電流源の数を最小値
（＝１）まで減らせられ、またトランジスタの個数も最
小面積の単位トランジスタが３個とすることができ、付
加される容量値を小さくできるので、同じ入力周波数で
みた場合に消費電流を大幅に減らすことができる効果が
ある。さらに、可変利得回路を２象限マルチプライヤで
あるトリプルテールセルで構成しているために整流回路
付きのため制御電圧発生回路も簡略化でき、回路規模を
大幅に削減できる効果がある。
プは、各段をトリプルテールセルの只１セルで構成で
き、且つトリプルテールセルの含む３番目のトランジス
タのベースあるいはゲートへ印加する制御電圧を、整流
特性を持つトリプルテールセルそれ自身、または最終段
のＡＧＣアンプを構成するトリプルテールセルの３番目
のトランジスタのコレクタあるいはドレイン電流を平滑
化して電圧変換して生成印加しているので、トランジス
タを縦積み段数を最小にしているので電源電圧１．０Ｖ
程度でも動作可能であり、しかも電流源の数を最小値
（＝１）まで減らせられ、またトランジスタの個数も最
小面積の単位トランジスタが３個とすることができ、付
加される容量値を小さくできるので、同じ入力周波数で
みた場合に消費電流を大幅に減らすことができる効果が
ある。さらに、可変利得回路を２象限マルチプライヤで
あるトリプルテールセルで構成しているために整流回路
付きのため制御電圧発生回路も簡略化でき、回路規模を
大幅に削減できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のＡＧＣアンプの回路図
である。
である。
【図２】図１に示すＡＧＣアンプを構成するバイポーラ
・トリプルテールセルの各トランジスタのコレクタ電流
特性図である。
・トリプルテールセルの各トランジスタのコレクタ電流
特性図である。
【図３】図１に示すバイポーラ・トリプルテールセルの
差動出力電流特性図である。
差動出力電流特性図である。
【図４】図１に示すバイポーラ・トリプルテールセルの
トランスコンダクタンス特性図である。
トランスコンダクタンス特性図である。
【図５】図１に示すバイポーラ・トリプルテールセルの
短絡トランスコンダクタンス特性図である。
短絡トランスコンダクタンス特性図である。
【図６】本発明の第２の実施例のＡＧＣアンプの回路図
である。
である。
【図７】図６に示すＡＧＣアンプを構成するＭＯＳトリ
プルテールセルの各トランジスタのドレイン電流特性図
である。
プルテールセルの各トランジスタのドレイン電流特性図
である。
【図８】図６に示すＡＧＣアンプを構成するＭＯＳトリ
プルテールセルの差動出力電流特性図である。
プルテールセルの差動出力電流特性図である。
【図９】図６に示すＡＧＣアンプを構成するＭＯＳトリ
プルテールセルの短絡トランスコンダクタンス特性図で
ある。
プルテールセルの短絡トランスコンダクタンス特性図で
ある。
【図１０】本発明の第３の実施例のＡＧＣアンプの構成
を示すブロック図である。
を示すブロック図である。
【図１１】本発明の第４の実施例のＡＧＣアンプの構成
を示すブロック図である。
を示すブロック図である。
１〜Ｎ ＡＧＣアンプ １１ 出力増幅器 １２ ＬＰＦ Ｍ１〜Ｍ５ ＭＯＳトランジスタ ＯＰ１，ＯＰ２ オペアンプ ＯＰ２−１〜ＯＰ２−Ｎ オペアンプ ＯＰＡ オペアンプ Ｑ１〜Ｑ５ バイポーラトランジスタ
Claims (3)
- 【請求項１】 可変利得器の出力を整流器により検波・
整流して制御電圧を生成し、前記制御電圧を前記可変利
得器の利得制御に供すべく構成した負帰還ループにより
自動利得制御を行うＡＧＣアンプであって、前記可変利
得器と整流器とが１つのテール電流で駆動されるエミッ
タ結合またはソース結合された３つのトランジスタから
成るトリプルテールセルに基づいて構成され、それぞれ
のベースまたはゲートが入力対となる第１および第２の
２つのトランジスタを含む回路が前記可変利得器を構成
すると共にこれら２つのコレクタまたはドレインが可変
利得器としての出力対を構成し、第３のトランジスタを
含む回路が前記整流器を構成すると共にそのコレクタま
たはドレインが整流器としての出力端子を構成し、且つ
ベースまたはゲートに前記制御電圧が印加されることに
より前記可変利得器の利得が制御されるトリプルテール
セルを備えることを特徴とするＡＧＣアンプ。 - 【請求項２】 請求項１記載の複数個の前記ＡＧＣアン
プが縦続接続された構成を有することを特徴とするＡＧ
Ｃアンプ。 - 【請求項３】 請求項１記載の前記トリプルテールセル
が複数個縦続接続されて成るＡＧＣアンプであって、最
終段のトリプルテールセルの整流器の出力を検波・整流
して前記制御電圧を出力し、前記制御電圧が複数個の前
記ＡＧＣアンプの共通の制御電圧として供給される負帰
還ループを有することを特徴とするＡＧＣアンプ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201680A JP2778537B2 (ja) | 1995-07-14 | 1995-07-14 | Ａｇｃアンプ |
| US08/629,199 US5748041A (en) | 1995-07-14 | 1996-04-08 | AGC amplifier circuit using triple-tail cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201680A JP2778537B2 (ja) | 1995-07-14 | 1995-07-14 | Ａｇｃアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936680A JPH0936680A (ja) | 1997-02-07 |
| JP2778537B2 true JP2778537B2 (ja) | 1998-07-23 |
Family
ID=16445127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201680A Expired - Lifetime JP2778537B2 (ja) | 1995-07-14 | 1995-07-14 | Ａｇｃアンプ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5748041A (ja) |
| JP (1) | JP2778537B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU691554B2 (en) * | 1994-03-09 | 1998-05-21 | Nec Corporation | Analog multiplier using multitail cell |
| US6204719B1 (en) * | 1999-02-04 | 2001-03-20 | Analog Devices, Inc. | RMS-to-DC converter with balanced multi-tanh triplet squaring cells |
| US6710657B2 (en) | 2001-10-12 | 2004-03-23 | Anadigics, Inc. | Gain control circuit with well-defined gain states |
| KR100554569B1 (ko) * | 2003-02-13 | 2006-03-03 | 인티그런트 테크놀로지즈(주) | 선형성 및 잡음 특성이 개선된 믹서 회로 |
| JP5788739B2 (ja) * | 2011-08-29 | 2015-10-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 電圧可変利得増幅回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293822A (en) * | 1979-11-09 | 1981-10-06 | General Electric Company | Gated AGC amplifier with dc feedback |
| ATE49687T1 (de) * | 1984-06-07 | 1990-02-15 | Siemens Ag | Differenzverstaerkerschaltung. |
| JP2995886B2 (ja) * | 1991-02-28 | 1999-12-27 | 日本電気株式会社 | 対数増幅回路 |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| JPH0563476A (ja) * | 1991-08-28 | 1993-03-12 | Nec Corp | Ａｇｃ回路 |
| JPH05308233A (ja) * | 1992-04-28 | 1993-11-19 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅装置 |
| JPH088457B2 (ja) * | 1992-12-08 | 1996-01-29 | 日本電気株式会社 | 差動増幅回路 |
| JP2661527B2 (ja) * | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
| US5578965A (en) * | 1994-06-13 | 1996-11-26 | Nec Corporation | Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors |
| JP2638492B2 (ja) * | 1994-07-12 | 1997-08-06 | 日本電気株式会社 | Ｍｏｓ ｏｔａ |
| US5581211A (en) * | 1994-08-12 | 1996-12-03 | Nec Corporation | Squaring circuit capable of widening a range of an input voltage |
| JP2606599B2 (ja) * | 1994-09-09 | 1997-05-07 | 日本電気株式会社 | 対数増幅回路 |
-
1995
- 1995-07-14 JP JP7201680A patent/JP2778537B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-08 US US08/629,199 patent/US5748041A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936680A (ja) | 1997-02-07 |
| US5748041A (en) | 1998-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606599B2 (ja) | 対数増幅回路 | |
| US6768379B2 (en) | Amplifier circuit | |
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| JPH0730353A (ja) | 対数増幅回路 | |
| US5561392A (en) | Logarithmic amplifier employing cascaded full-wave rectifiers including emitter-coupled pairs with unbalanced emitter degeneration as logarithmic elements | |
| JPH03263906A (ja) | 利得可変増幅器 | |
| JP2778537B2 (ja) | Ａｇｃアンプ | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| EP0879483A1 (en) | Temperature compensated logarithmic detector | |
| US4685048A (en) | AC-DC transformation circuit | |
| JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| JP2679030B2 (ja) | 両波整流器回路 | |
| JP2004282479A (ja) | トランスコンダクタンス増幅器 | |
| JPH0884036A (ja) | 対数増幅回路 | |
| JPH0233387Y2 (ja) | ||
| US5914639A (en) | Amplifier with common base input stage | |
| JPH02265306A (ja) | 両波整流器 | |
| JPH04319805A (ja) | 利得可変増幅器 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JP3255073B2 (ja) | Ａｇｃ回路 | |
| JPS6221057Y2 (ja) | ||
| JP2655443B2 (ja) | 周波数逓倍回路 | |
| JPS6121857Y2 (ja) | ||
| JPH0514571Y2 (ja) |