JPH0884036A - 対数増幅回路 - Google Patents
対数増幅回路Info
- Publication number
- JPH0884036A JPH0884036A JP6216431A JP21643194A JPH0884036A JP H0884036 A JPH0884036 A JP H0884036A JP 6216431 A JP6216431 A JP 6216431A JP 21643194 A JP21643194 A JP 21643194A JP H0884036 A JPH0884036 A JP H0884036A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- transistor
- rectifiers
- output
- logarithmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 広いダイナミックレンジの対数増幅回路を少
ない整流器によって実現する。 【構成】 多段に縦続接続されたリミティング特性を備
えた増幅器によって入力電圧を増幅する。各段の入力信
号または出力信号を指数特性あるいは２乗特性をもった
整流器によって検波し、それぞれの検波出力を加算器に
よって加算したのち、ダイオード接続されたトランジス
タを介して出力することによって対数圧縮あるいはルー
ト圧縮を行う。また、整流器自体をその差動対を構成す
る一方のトランジスタのコレクタまたはドレイン電流に
等しい電流と定電流との和の電流で駆動される差動回路
で構成する。これにより、対数精度や温度安定性の優
れ、かつダイナミックレンジの広い整流器を得ることが
でき、対数増幅回路を少ない整流器で構成することがで
きる。
ない整流器によって実現する。 【構成】 多段に縦続接続されたリミティング特性を備
えた増幅器によって入力電圧を増幅する。各段の入力信
号または出力信号を指数特性あるいは２乗特性をもった
整流器によって検波し、それぞれの検波出力を加算器に
よって加算したのち、ダイオード接続されたトランジス
タを介して出力することによって対数圧縮あるいはルー
ト圧縮を行う。また、整流器自体をその差動対を構成す
る一方のトランジスタのコレクタまたはドレイン電流に
等しい電流と定電流との和の電流で駆動される差動回路
で構成する。これにより、対数精度や温度安定性の優
れ、かつダイナミックレンジの広い整流器を得ることが
でき、対数増幅回路を少ない整流器で構成することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は対数増幅回路に係わり、
特に半導体集積回路上に形成される低電圧動作可能な対
数増幅回路に関する。
特に半導体集積回路上に形成される低電圧動作可能な対
数増幅回路に関する。
【０００２】
【従来の技術】対数増幅回路は、入力信号のダイナミッ
クレンジを圧縮することを行う回路である。対数増幅回
路の１つとして、リミッタ特性を有する複数の増幅器
と、飽和しないその利得が１の複数の増幅器とをそれぞ
れ縦続接続し、各段のリミッタ特性を備えた増幅器の出
力を減衰器で減衰させてた後、対応する段の利得が１の
増幅器の出力と合成させたものが特開平３−１２７５０
４号公報に開示されている。
クレンジを圧縮することを行う回路である。対数増幅回
路の１つとして、リミッタ特性を有する複数の増幅器
と、飽和しないその利得が１の複数の増幅器とをそれぞ
れ縦続接続し、各段のリミッタ特性を備えた増幅器の出
力を減衰器で減衰させてた後、対応する段の利得が１の
増幅器の出力と合成させたものが特開平３−１２７５０
４号公報に開示されている。
【０００３】また、複数の増幅器を使用するこによって
対数特性の折れ線近似で行う場合に、入力電圧に応じて
利得の異なる増幅器を切り換えて使用した対数増幅回路
が特開平２−１４１０１２号公報に開示されている。
対数特性の折れ線近似で行う場合に、入力電圧に応じて
利得の異なる増幅器を切り換えて使用した対数増幅回路
が特開平２−１４１０１２号公報に開示されている。
【０００４】さらに、縦続された増幅器の各段の出力信
号を整流器で検波し、それぞれの検波電流の総和をベー
ス接地されたトランジスタのエミッタに入力することに
よって検波電流の加算を行った対数増幅回路が特開昭６
２−１０００１０号公報に開示されている。
号を整流器で検波し、それぞれの検波電流の総和をベー
ス接地されたトランジスタのエミッタに入力することに
よって検波電流の加算を行った対数増幅回路が特開昭６
２−１０００１０号公報に開示されている。
【０００５】また、対数増幅回路の整流器で使用される
トランジスタのエミッタサイズとＭＯＳトランジスタの
ゲート幅およびゲート長を特定の関係に設定することに
よってダイナミックレンジを広げた対数増幅回路が特開
平３−２２８４１２号公報に開示されている。このほか
にも、特開昭６２−２９３８０７号公報、特開昭６２−
２９２０１０号公報、特開平４−１６５８０５号公報に
類似した対数増幅回路は開示されている。これらは、エ
ミッタの面積比あるいはゲート幅とゲート長の比を異な
らせた２対の不平衡差動対の入力を交叉接続し、その出
力を並列接続することによって両波整流器を構成してい
る。このような整流器の構成手法は、ＩＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ
Ｓｙｓｔｅｍｓ−Ｉ、ＶＯＬ．３９、ＮＯ．９ の第７
７１ページから第７７７ページ（１９９２年９月発行）
にも詳しく開示されている。
トランジスタのエミッタサイズとＭＯＳトランジスタの
ゲート幅およびゲート長を特定の関係に設定することに
よってダイナミックレンジを広げた対数増幅回路が特開
平３−２２８４１２号公報に開示されている。このほか
にも、特開昭６２−２９３８０７号公報、特開昭６２−
２９２０１０号公報、特開平４−１６５８０５号公報に
類似した対数増幅回路は開示されている。これらは、エ
ミッタの面積比あるいはゲート幅とゲート長の比を異な
らせた２対の不平衡差動対の入力を交叉接続し、その出
力を並列接続することによって両波整流器を構成してい
る。このような整流器の構成手法は、ＩＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ
Ｓｙｓｔｅｍｓ−Ｉ、ＶＯＬ．３９、ＮＯ．９ の第７
７１ページから第７７７ページ（１９９２年９月発行）
にも詳しく開示されている。
【０００６】
【発明が解決しようとする課題】特開平３−１２７５０
４号公報に開示されている対数増幅器は、多段に縦続さ
れた増幅器を、入力電圧の増加に伴って後段から飽和さ
せることによって、増幅利得を対数特性にしている。こ
の対数増幅器では対数特性を折れ線近似することはでき
るが、増幅器の段数を多くしなければ、実際の対数特性
との近似誤差が大きくなってしまう。このため、精度の
よい対数増幅器を得るには、回路が大型化してしまうと
いう問題があった。これは、利得の異なる増幅器を切り
換えて使用する特開平２−１４１０１２号公報に開示さ
れた対数増幅回路にも同様に発生する問題である。
４号公報に開示されている対数増幅器は、多段に縦続さ
れた増幅器を、入力電圧の増加に伴って後段から飽和さ
せることによって、増幅利得を対数特性にしている。こ
の対数増幅器では対数特性を折れ線近似することはでき
るが、増幅器の段数を多くしなければ、実際の対数特性
との近似誤差が大きくなってしまう。このため、精度の
よい対数増幅器を得るには、回路が大型化してしまうと
いう問題があった。これは、利得の異なる増幅器を切り
換えて使用する特開平２−１４１０１２号公報に開示さ
れた対数増幅回路にも同様に発生する問題である。
【０００７】一方、特開昭６２−１０００１０号公報に
開示されている対数増幅回路のように、各段の増幅器の
出力を対数特性を近似させるような特性を持った整流器
で検波することによって、折れ線近似による誤差を少な
くすることができる。しかしながら、整流器のダイナミ
ックレンジは狭いので、広いダイナミックレンジの対数
増幅回路を得るには、カスケードされる差動増幅器の段
数を多くし、ダイナミックレンジを細かく分割しなけれ
ばならず、これに応じて整流器や差動増幅器が多数必要
になってしまうという問題があった。特開平３−２２８
４１２号公報では、トランジスタのエミッタ面積比ある
いはゲート幅とゲート長の比を異ならせた不平衡差動対
を用いた半波整流器や、２対の不平衡差動対の入力を交
叉接続しその出力を並列接続した両波整流器を用いて整
流器の動作範囲を広げている。しかし、整流器のダイナ
ミックレンジは差動増幅器のダイナミックレンジに比べ
れば未だ充分ではないため、広いダイナミックレンジの
対数増幅回路を得るには、整流器が多数必要になってし
まうという問題があった。
開示されている対数増幅回路のように、各段の増幅器の
出力を対数特性を近似させるような特性を持った整流器
で検波することによって、折れ線近似による誤差を少な
くすることができる。しかしながら、整流器のダイナミ
ックレンジは狭いので、広いダイナミックレンジの対数
増幅回路を得るには、カスケードされる差動増幅器の段
数を多くし、ダイナミックレンジを細かく分割しなけれ
ばならず、これに応じて整流器や差動増幅器が多数必要
になってしまうという問題があった。特開平３−２２８
４１２号公報では、トランジスタのエミッタ面積比ある
いはゲート幅とゲート長の比を異ならせた不平衡差動対
を用いた半波整流器や、２対の不平衡差動対の入力を交
叉接続しその出力を並列接続した両波整流器を用いて整
流器の動作範囲を広げている。しかし、整流器のダイナ
ミックレンジは差動増幅器のダイナミックレンジに比べ
れば未だ充分ではないため、広いダイナミックレンジの
対数増幅回路を得るには、整流器が多数必要になってし
まうという問題があった。
【０００８】そこで本発明の目的は、対数精度や温度安
定性に優れ、かつ少ない整流器で広いダイナミックレン
ジを得ることができる低電圧動作可能な対数増幅回路を
得ることにある。
定性に優れ、かつ少ない整流器で広いダイナミックレン
ジを得ることができる低電圧動作可能な対数増幅回路を
得ることにある。
【０００９】
【課題を解決するための手段】請求項１記載の発明で
は、リミティング特性を有する多段に縦続接続された複
数の差動増幅器と、これら差動増幅器の入力信号または
出力信号をそれぞれ検波する整流器であって、その差動
対を構成する一方のトランジスタのコレクタ電流または
ドレイン電流に等しい電流と所定の定電流の和の電流で
駆動される差動回路で構成された複数の整流器と、これ
ら整流器から出力される全ての検波整流電流を加算する
加算器と、この加算器の出力を入力するダイオード接続
されたトランジスタとを対数増幅回路に具備させてい
る。
は、リミティング特性を有する多段に縦続接続された複
数の差動増幅器と、これら差動増幅器の入力信号または
出力信号をそれぞれ検波する整流器であって、その差動
対を構成する一方のトランジスタのコレクタ電流または
ドレイン電流に等しい電流と所定の定電流の和の電流で
駆動される差動回路で構成された複数の整流器と、これ
ら整流器から出力される全ての検波整流電流を加算する
加算器と、この加算器の出力を入力するダイオード接続
されたトランジスタとを対数増幅回路に具備させてい
る。
【００１０】すなわち請求項１記載の発明では、ダイナ
ミックバイアス技術を適用した差動対を使用することに
よって整流器に指数特性、あるいは２乗特性を持たせ、
これを整流器の出力電流をダイオード接続されたトラン
ジスタによって対数圧縮あるいはルート圧縮している。
これにより、整流器のダイナミックレンジを広げること
ができる。
ミックバイアス技術を適用した差動対を使用することに
よって整流器に指数特性、あるいは２乗特性を持たせ、
これを整流器の出力電流をダイオード接続されたトラン
ジスタによって対数圧縮あるいはルート圧縮している。
これにより、整流器のダイナミックレンジを広げること
ができる。
【００１１】請求項２記載の発明では、リミティング特
性を有する多段に縦続接続された複数の差動増幅器と、
これら差動増幅器の入力信号または出力信号をそれぞれ
両波整流する整流器であって、その差動対を構成する一
方のトランジスタのコレクタまたはドレイン電流に等し
い電流と所定の定電流の和の電流で駆動される差動回路
で構成された２つの半波整流器の入力が互いに交叉接続
された複数の整流器と、これら整流器から出力される全
ての検波整流電流を加算する加算器と、この加算器の出
力を入力するダイオード接続されたトランジスタとを対
数増幅回路に具備させている。
性を有する多段に縦続接続された複数の差動増幅器と、
これら差動増幅器の入力信号または出力信号をそれぞれ
両波整流する整流器であって、その差動対を構成する一
方のトランジスタのコレクタまたはドレイン電流に等し
い電流と所定の定電流の和の電流で駆動される差動回路
で構成された２つの半波整流器の入力が互いに交叉接続
された複数の整流器と、これら整流器から出力される全
ての検波整流電流を加算する加算器と、この加算器の出
力を入力するダイオード接続されたトランジスタとを対
数増幅回路に具備させている。
【００１２】すなわち請求項２記載の発明では、ダイナ
ミックバイアス技術を適用した２つの半波整流器の入力
を互いに交叉接続することによって、両波整流器を構成
している。これにより、入力電圧を両波整流できるダイ
ナミックレンジの広い対数増幅回路を少ない整流器によ
って実現している。
ミックバイアス技術を適用した２つの半波整流器の入力
を互いに交叉接続することによって、両波整流器を構成
している。これにより、入力電圧を両波整流できるダイ
ナミックレンジの広い対数増幅回路を少ない整流器によ
って実現している。
【００１３】請求項３記載の発明では、整流器および加
算器の出力にダイオード接続されるトランジスタをバイ
ポーラトランジスタにしている。これにより、整流器は
指数特性を備え、その出力をダイオード接続されたトラ
ンジスタによって対数圧縮している。指数と対数は逆の
関数関係になっているので、指数特性の傾きをなだらか
にすることができ、整流器のダイナミックレンジを広げ
ることができる。
算器の出力にダイオード接続されるトランジスタをバイ
ポーラトランジスタにしている。これにより、整流器は
指数特性を備え、その出力をダイオード接続されたトラ
ンジスタによって対数圧縮している。指数と対数は逆の
関数関係になっているので、指数特性の傾きをなだらか
にすることができ、整流器のダイナミックレンジを広げ
ることができる。
【００１４】請求項４記載の発明では、整流器および加
算器の出力にダイオード接続されるトランジスタをＭＯ
Ｓトランジスタにしている。これにより、整流器は２乗
特性を備え、その出力をダイオード接続されたトランジ
スタによってルート圧縮している。２乗と平方根は逆の
関数関係にあるので、２乗特性の傾きをなだらかにする
ことができ、整流器のダイナミックレンジを広げること
ができる。
算器の出力にダイオード接続されるトランジスタをＭＯ
Ｓトランジスタにしている。これにより、整流器は２乗
特性を備え、その出力をダイオード接続されたトランジ
スタによってルート圧縮している。２乗と平方根は逆の
関数関係にあるので、２乗特性の傾きをなだらかにする
ことができ、整流器のダイナミックレンジを広げること
ができる。
【００１５】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１６】図１は、本発明の一実施例における対数増
幅回路の回路構成の概要を表わしたものである。この対
数増幅回路は、カスケード接続された複数の差動増幅器
１１ 1 〜１１N と、これら差動増幅器の入力端および最
終段の出力端にそれぞれ接続された整流器１２1 〜１２
N +1と、これら整流器の出力電流を加算する加算器１３
と、加算器の出力電流を入力するダイオード接続された
トランジスタ１４とから構成されている。差動増幅器１
１1 〜１１N はそれぞれリミティング特性を備えてお
り、対数増幅回路の入力電圧にが大きくなるに従って、
後段の差動増幅器から順に飽和するようになっている。
各整流器は差動増幅器の入力電圧範囲のうち、互いに異
なる範囲をそれぞれ受け持ち、指数特性あるいは２乗特
性を得るようになっている。加算器はこれら整流器の出
力電流を加算し、ダイオード接続されたトランジスタ１
４は加算器の出力を対数圧縮、あるいはルート圧縮する
ようになっている。
幅回路の回路構成の概要を表わしたものである。この対
数増幅回路は、カスケード接続された複数の差動増幅器
１１ 1 〜１１N と、これら差動増幅器の入力端および最
終段の出力端にそれぞれ接続された整流器１２1 〜１２
N +1と、これら整流器の出力電流を加算する加算器１３
と、加算器の出力電流を入力するダイオード接続された
トランジスタ１４とから構成されている。差動増幅器１
１1 〜１１N はそれぞれリミティング特性を備えてお
り、対数増幅回路の入力電圧にが大きくなるに従って、
後段の差動増幅器から順に飽和するようになっている。
各整流器は差動増幅器の入力電圧範囲のうち、互いに異
なる範囲をそれぞれ受け持ち、指数特性あるいは２乗特
性を得るようになっている。加算器はこれら整流器の出
力電流を加算し、ダイオード接続されたトランジスタ１
４は加算器の出力を対数圧縮、あるいはルート圧縮する
ようになっている。
【００１７】図２は図１に示した整流器の回路構成の概
要を表わしたものである。この整流器は、トランジスタ
２１とトランジスタ２２によって差動対を構成してい
る。そし、定電流源２３によって得られる定電流ＩO と
差動対を構成する一方のトランジスタ２１のコレクタ電
流との和の電流で駆動される差動回路になっている。ま
ず、バイポーラトランジスタを使用した整流器の特性に
ついて説明する。
要を表わしたものである。この整流器は、トランジスタ
２１とトランジスタ２２によって差動対を構成してい
る。そし、定電流源２３によって得られる定電流ＩO と
差動対を構成する一方のトランジスタ２１のコレクタ電
流との和の電流で駆動される差動回路になっている。ま
ず、バイポーラトランジスタを使用した整流器の特性に
ついて説明する。
【００１８】バイポーラトランジスタのコレクタ電流と
ベース−エミッタ間電圧の関係は指数則に従うものとす
れば、次式で表わされる。
ベース−エミッタ間電圧の関係は指数則に従うものとす
れば、次式で表わされる。
【数１】 ここで、ＩS は飽和電流、ＶT は熱電圧であり、ＶT ＝
ｑ／ｋＴと表わされる。ただし、ｑは単位電子電荷、ｋ
はボルツマン定数、Ｔは絶対温度である。ベース−エミ
ッタ間電圧ＶBEi が６００ｍＶ前後のトランジスタで
は、通常動作時には、指数部ｅｘｐ（ＶBEi ／ＶT ）は
１０乗程度の値になり、（１）式の、−１は無視でき
る。このとき、図２に示したテール電流ＩEEで駆動され
るバイポーラ差動対の差動出力電流は、素子間の整合性
が良いと仮定すると、次式で表わされる。
ｑ／ｋＴと表わされる。ただし、ｑは単位電子電荷、ｋ
はボルツマン定数、Ｔは絶対温度である。ベース−エミ
ッタ間電圧ＶBEi が６００ｍＶ前後のトランジスタで
は、通常動作時には、指数部ｅｘｐ（ＶBEi ／ＶT ）は
１０乗程度の値になり、（１）式の、−１は無視でき
る。このとき、図２に示したテール電流ＩEEで駆動され
るバイポーラ差動対の差動出力電流は、素子間の整合性
が良いと仮定すると、次式で表わされる。
【数２】 ただし、αF はトランジスタの直流電流増幅率であり、
通常のプロセスでは０．９８〜０．９９の値であるが、
ここでは、αF ＝１とする。
通常のプロセスでは０．９８〜０．９９の値であるが、
ここでは、αF ＝１とする。
【００１９】また、
【数３】 のように表わされるので、（１）式にこれらを代入して
ＩC1を求めると、
ＩC1を求めると、
【数４】 となる。これは、（１）式と対比すると、ベース−エミ
ッタ間電圧ＶBEi がＶ i に、飽和電流ＩS をＩ0 に置き
換えたものとなっている。飽和電流ＩS はトランジスタ
のバラツキにより変動するが、Ｉ0 は定電流源により任
意に設定することができる。したがって、ＩC1は、電気
的にプログラム可能なパラメータによって表わされてお
り、差動入力電圧に対して精度のよい指数回路を実現す
ることができる。
ッタ間電圧ＶBEi がＶ i に、飽和電流ＩS をＩ0 に置き
換えたものとなっている。飽和電流ＩS はトランジスタ
のバラツキにより変動するが、Ｉ0 は定電流源により任
意に設定することができる。したがって、ＩC1は、電気
的にプログラム可能なパラメータによって表わされてお
り、差動入力電圧に対して精度のよい指数回路を実現す
ることができる。
【００２０】図３は図２に示した整流器における入力電
圧とコレクタ電流の関係を表わしたものである。縦軸は
コレクタ電流ＩC1を、横軸は入力電圧（Ｖi ／ＶT ）を
表わしている。このように、ダイナミックバイアス電流
技術を適用した差動対の一方のコレクタ電流は指数特性
になっている。
圧とコレクタ電流の関係を表わしたものである。縦軸は
コレクタ電流ＩC1を、横軸は入力電圧（Ｖi ／ＶT ）を
表わしている。このように、ダイナミックバイアス電流
技術を適用した差動対の一方のコレクタ電流は指数特性
になっている。
【００２１】図４は、図３に示した整流器の入力電圧に
対する出力電流の関係を対数表示したものである。ダイ
ナミックバイアス電流技術を適用した差動対を用いたバ
イポーラ整流器の動作入力電圧範囲は非常に広く、回路
中のトランジスタが内部抵抗等で飽和するまでである。
しかし、もともと、指数特性と対数特性は互いに逆の関
数関係であるので、このままでは対数入力ダイナミック
レンジとしては図４に示したように１０ｄＢ（デシベ
ル）以下でしか利用できない。トランジスタにエミッタ
抵抗を挿入してエミッタデジェネレーションを施せば整
流器の指数特性をなまらせ傾きをなだらかにでき、対数
入力ダイナミックレンジを広げることができる。しかし
ながら、エミッタ抵抗を挿入するとそれだけ、電源電圧
を高くしなければならず、低電圧動作に不向きとなる。
一方、整流器の出力電流をダイオードを介して対数圧縮
すれば、対数入力ダイナミックレンジとしては差動増幅
器の利得に相当するところまで利用することができる。
整流器の出力電流をダイオード接続したトランジスタを
介して出力した場合の出力電圧は、（１）式の関係から
対数圧縮される。したがって、差動増幅器が飽和してリ
ミッタとなるまでは、およそ線型な整流器とみなすこと
ができる。このため、図１に示した回路の整流器として
図２に示した整流器を使用することにより、対数増幅回
路を構成することができる。
対する出力電流の関係を対数表示したものである。ダイ
ナミックバイアス電流技術を適用した差動対を用いたバ
イポーラ整流器の動作入力電圧範囲は非常に広く、回路
中のトランジスタが内部抵抗等で飽和するまでである。
しかし、もともと、指数特性と対数特性は互いに逆の関
数関係であるので、このままでは対数入力ダイナミック
レンジとしては図４に示したように１０ｄＢ（デシベ
ル）以下でしか利用できない。トランジスタにエミッタ
抵抗を挿入してエミッタデジェネレーションを施せば整
流器の指数特性をなまらせ傾きをなだらかにでき、対数
入力ダイナミックレンジを広げることができる。しかし
ながら、エミッタ抵抗を挿入するとそれだけ、電源電圧
を高くしなければならず、低電圧動作に不向きとなる。
一方、整流器の出力電流をダイオードを介して対数圧縮
すれば、対数入力ダイナミックレンジとしては差動増幅
器の利得に相当するところまで利用することができる。
整流器の出力電流をダイオード接続したトランジスタを
介して出力した場合の出力電圧は、（１）式の関係から
対数圧縮される。したがって、差動増幅器が飽和してリ
ミッタとなるまでは、およそ線型な整流器とみなすこと
ができる。このため、図１に示した回路の整流器として
図２に示した整流器を使用することにより、対数増幅回
路を構成することができる。
【００２２】また、差動増幅器１１1 〜１１N はそれぞ
れリミティング特性を持っているので、すべての整流器
１２1 〜１２N +1の出力電流を加算器１３によって加算
した後の電流を、ダイオード１４を介して対数圧縮して
も同様の結果を得ることができる。図１に示した対数増
幅回路では、加算後に対数圧縮を行っている。
れリミティング特性を持っているので、すべての整流器
１２1 〜１２N +1の出力電流を加算器１３によって加算
した後の電流を、ダイオード１４を介して対数圧縮して
も同様の結果を得ることができる。図１に示した対数増
幅回路では、加算後に対数圧縮を行っている。
【００２３】図５は、図１に示した対数増幅器の入力電
圧とそれぞれの整流器および加算器の出力電流との関係
を表わしたものである。図１に示した差動増幅器１１1
〜１１N はカスケード接続されているので、入力電圧の
増加に伴って最終段の差動増幅器１１N から順に飽和す
る。たとえば、８０ｄＢの入力電圧範囲を１０に区分し
たとすると、最初の１０ｄＢについては、最終段の差動
増幅器１１N の出力端に接続された整流器１２N +1を利
用して対数特性を得るようになっている。最終段の差動
増幅器１１N は入力電圧が１０ｄＢ以上になると飽和す
るようにそのリミティング特性が設定されている。これ
により、特性曲線４１で表わしたように、それ以上入力
電圧が上昇しても、整流器１２N +1の出力電流は一定値
以上に増えない。１０ｄＢ〜２０ｄＢの入力電圧範囲に
ついては、最終段から２個目の整流器１２N を利用して
対数特性を得ている。そして、入力電圧が２０ｄＢ以上
になると最終段から２段目の差動増幅器１１N -1が飽和
し、整流器の出力電流はそれ以上入力電圧が高くなって
も増えない。特性曲線４２は整流器１２N の出力電流特
性を表わしている。このようにして１０ｄＢごとにそれ
ぞれの整流器の受け持つ入力電圧範囲を区分しておき、
これらの出力電流の和をとると、特性曲線４５の示すよ
うに広いダイナミックレンジを備えた対数増幅回路を実
現することができる。
圧とそれぞれの整流器および加算器の出力電流との関係
を表わしたものである。図１に示した差動増幅器１１1
〜１１N はカスケード接続されているので、入力電圧の
増加に伴って最終段の差動増幅器１１N から順に飽和す
る。たとえば、８０ｄＢの入力電圧範囲を１０に区分し
たとすると、最初の１０ｄＢについては、最終段の差動
増幅器１１N の出力端に接続された整流器１２N +1を利
用して対数特性を得るようになっている。最終段の差動
増幅器１１N は入力電圧が１０ｄＢ以上になると飽和す
るようにそのリミティング特性が設定されている。これ
により、特性曲線４１で表わしたように、それ以上入力
電圧が上昇しても、整流器１２N +1の出力電流は一定値
以上に増えない。１０ｄＢ〜２０ｄＢの入力電圧範囲に
ついては、最終段から２個目の整流器１２N を利用して
対数特性を得ている。そして、入力電圧が２０ｄＢ以上
になると最終段から２段目の差動増幅器１１N -1が飽和
し、整流器の出力電流はそれ以上入力電圧が高くなって
も増えない。特性曲線４２は整流器１２N の出力電流特
性を表わしている。このようにして１０ｄＢごとにそれ
ぞれの整流器の受け持つ入力電圧範囲を区分しておき、
これらの出力電流の和をとると、特性曲線４５の示すよ
うに広いダイナミックレンジを備えた対数増幅回路を実
現することができる。
【００２４】次に、ＭＯＳトランジスタを用いた整流器
について説明する。
について説明する。
【００２５】図６は図１に示した対数増幅回路の整流器
をＭＯＳトランジスタを用いて構成したときの回路構成
を表わしたものである。これは図２に示した整流器の各
トランジスタをバイポーラ型からＭＯＳ型に変更したも
のである。この整流器の入出力特性について説明する。
をＭＯＳトランジスタを用いて構成したときの回路構成
を表わしたものである。これは図２に示した整流器の各
トランジスタをバイポーラ型からＭＯＳ型に変更したも
のである。この整流器の入出力特性について説明する。
【００２６】飽和領域で動作しているＭＯＳトランジス
タのドレイン電流は、チャネル長変調と基板効果を無視
すれば、次式で表わすことができる。
タのドレイン電流は、チャネル長変調と基板効果を無視
すれば、次式で表わすことができる。
【数５】 ここで、β＝μ（ＣOX／２）（Ｗ／Ｌ）で表わされるト
ランスコンダクタンス・パラメータである。μはキャリ
アの実行モビリティを、ＣOXは単位面積当たりのゲート
酸化膜容量を、Ｗ、Ｌはそれぞれゲート幅、ゲート長を
表わしている。また、ＶTHはスレッショルド電圧を、Ｖ
GSi はゲート・ソース間電圧をそれぞれ表わしている。
ランスコンダクタンス・パラメータである。μはキャリ
アの実行モビリティを、ＣOXは単位面積当たりのゲート
酸化膜容量を、Ｗ、Ｌはそれぞれゲート幅、ゲート長を
表わしている。また、ＶTHはスレッショルド電圧を、Ｖ
GSi はゲート・ソース間電圧をそれぞれ表わしている。
【００２７】テール電流ＩSSで駆動されるＭＯＳ差動対
の差動出力電流は、素子間の整合性が良いものと仮定
し、基板効果を無視し、飽和領域で動作するＭＯＳトラ
ンジスタのドレイン電流とゲート・ソース間電圧の関係
が（６）式に示した２乗則に従うものとすれば、次式で
表わされる。
の差動出力電流は、素子間の整合性が良いものと仮定
し、基板効果を無視し、飽和領域で動作するＭＯＳトラ
ンジスタのドレイン電流とゲート・ソース間電圧の関係
が（６）式に示した２乗則に従うものとすれば、次式で
表わされる。
【数６】 ここで、各電流の関係は次式で表わされる。
【数７】 従って、（６）式、（７）式に代入してＩD1を求めると
以下のようになる。
以下のようになる。
【数８】
【００２８】図 7は、図６に示した整流器の入力電圧と
ドレイン電流の関係を表わしたものである。この図から
も、ダイナミックバイアス電流技術を適用した差動対の
一方のドレイン電流が２乗特性になっていることが分か
る。（６）式、（７）式に表わしたＭＯＳトランジスタ
のゲート電圧とドレイン電圧の関係と、（１１）式およ
び（１２）式とを対比してみると、ゲート・ソース間電
圧ＶGSi は差動入力電圧Ｖi に、またシュレショルド電
圧ＶTHはＳＱＲ（Ｉ0 ／β）にそれぞれ対応している。
ここでＳＱＲはルートを示している。このように、ドレ
イン電流は、全て電気的にプログラムできるパラメータ
のみによって表わされている。
ドレイン電流の関係を表わしたものである。この図から
も、ダイナミックバイアス電流技術を適用した差動対の
一方のドレイン電流が２乗特性になっていることが分か
る。（６）式、（７）式に表わしたＭＯＳトランジスタ
のゲート電圧とドレイン電圧の関係と、（１１）式およ
び（１２）式とを対比してみると、ゲート・ソース間電
圧ＶGSi は差動入力電圧Ｖi に、またシュレショルド電
圧ＶTHはＳＱＲ（Ｉ0 ／β）にそれぞれ対応している。
ここでＳＱＲはルートを示している。このように、ドレ
イン電流は、全て電気的にプログラムできるパラメータ
のみによって表わされている。
【００２９】図８は、ＭＯＳトランジスタを用いた整流
器の出力電流特性を対数表示したものである。ダイナミ
ックバイアス電流技術を適用した差動対を用いた整流器
の動作入力電圧範囲は非常に広い。それは、回路中のト
ランジスタが内部抵抗等によって飽和するまでのレンジ
がある。しかしながら、もともと、２乗特性と対数特性
はむしろ逆の関数関係にあるので、このままで整流器を
使用したのでは、対数入力として利用できるダイナミッ
クレンジはたかだか１０ｄＢ程度にすぎない。そこで、
整流器の出力電流をルート圧縮することによってそのダ
イナミックレンジを広くすることができる。つまり、整
流器の出力電流をＭＯＳトランジスタをダイオード接続
してルート圧縮ことによって、対数入力としてのダイナ
ミックレンジを差動増幅器の利得に相当する範囲まで広
げることができる。ダイオード接続されたトランジスタ
を介して出力される出力電圧は、（６）式によってルー
ト圧縮されるので、差動増幅器が飽和してリミッタとな
るまではおよそ線形な整流器とみなすことができる。し
たがって、図１に示した対数増幅回路の整流器に図６に
示したものを使用することによって、少ない整流器でダ
イナミックレンジの広い対数増幅回路を実現することが
できる。
器の出力電流特性を対数表示したものである。ダイナミ
ックバイアス電流技術を適用した差動対を用いた整流器
の動作入力電圧範囲は非常に広い。それは、回路中のト
ランジスタが内部抵抗等によって飽和するまでのレンジ
がある。しかしながら、もともと、２乗特性と対数特性
はむしろ逆の関数関係にあるので、このままで整流器を
使用したのでは、対数入力として利用できるダイナミッ
クレンジはたかだか１０ｄＢ程度にすぎない。そこで、
整流器の出力電流をルート圧縮することによってそのダ
イナミックレンジを広くすることができる。つまり、整
流器の出力電流をＭＯＳトランジスタをダイオード接続
してルート圧縮ことによって、対数入力としてのダイナ
ミックレンジを差動増幅器の利得に相当する範囲まで広
げることができる。ダイオード接続されたトランジスタ
を介して出力される出力電圧は、（６）式によってルー
ト圧縮されるので、差動増幅器が飽和してリミッタとな
るまではおよそ線形な整流器とみなすことができる。し
たがって、図１に示した対数増幅回路の整流器に図６に
示したものを使用することによって、少ない整流器でダ
イナミックレンジの広い対数増幅回路を実現することが
できる。
【００３０】これまで、説明した整流器の整流特性は半
波整流器になっている。この半波整流器を２つ用い、互
いの入力を交叉させて接続しその出力を加算することに
よって両波整流器を得ることができる。
波整流器になっている。この半波整流器を２つ用い、互
いの入力を交叉させて接続しその出力を加算することに
よって両波整流器を得ることができる。
【００３１】図９は、バイポーラトランジスタを使用し
た両波整流器の回路構成を表わしたものである。トラン
ジスタ５１と５２によって、一方の半波整流器が構成さ
れている。またトランジスタ５３、５４によって他方の
半波整流器が構成されている。入力電圧Ｖi はその正負
が逆になってそれぞれの半波整流器のトランジスタ５１
〜５４のベースに供給されている。そして、トランジス
タ５２と５３のコレクタを共通接続することによってそ
れぞれの半波整流器の出力電流は加算されている。
た両波整流器の回路構成を表わしたものである。トラン
ジスタ５１と５２によって、一方の半波整流器が構成さ
れている。またトランジスタ５３、５４によって他方の
半波整流器が構成されている。入力電圧Ｖi はその正負
が逆になってそれぞれの半波整流器のトランジスタ５１
〜５４のベースに供給されている。そして、トランジス
タ５２と５３のコレクタを共通接続することによってそ
れぞれの半波整流器の出力電流は加算されている。
【００３２】図１０はＣＭＯＳトランジスタを使用した
両波整流器の回路構成を表わしたものである。トランジ
スタ６１と６２によって、一方の半波整流回路が、トラ
ンジスタ６３、６４によって他方の半波整流回路がそれ
ぞれ構成されている。入力電圧Ｖi はその正負が逆にな
るようにそれぞれの半波整流器に入力されている。トラ
ンジスタ６２とトランジスタ６３のドレインは共通接続
されており、これにより半波整流器の出力電流が加算さ
れるようになっている。
両波整流器の回路構成を表わしたものである。トランジ
スタ６１と６２によって、一方の半波整流回路が、トラ
ンジスタ６３、６４によって他方の半波整流回路がそれ
ぞれ構成されている。入力電圧Ｖi はその正負が逆にな
るようにそれぞれの半波整流器に入力されている。トラ
ンジスタ６２とトランジスタ６３のドレインは共通接続
されており、これにより半波整流器の出力電流が加算さ
れるようになっている。
【００３３】
【発明の効果】以上説明したように請求項１記載の発明
によれば、広い動作入力電圧を持つ整流器を用いている
ので、対数増幅回路を少ない数の整流器で構成すること
ができる。また、ダイナミックバイアス電流技術を適用
した差動対を用いた整流器を使用することによって、対
数精度や温度特性の安定性に優れ、かつエミッタ抵抗を
挿入していないので、低電圧で動作させることができ
る。したがって、低電圧駆動させる半導体集積回路にお
いて対数増幅回路を容易に形成することができる。
によれば、広い動作入力電圧を持つ整流器を用いている
ので、対数増幅回路を少ない数の整流器で構成すること
ができる。また、ダイナミックバイアス電流技術を適用
した差動対を用いた整流器を使用することによって、対
数精度や温度特性の安定性に優れ、かつエミッタ抵抗を
挿入していないので、低電圧で動作させることができ
る。したがって、低電圧駆動させる半導体集積回路にお
いて対数増幅回路を容易に形成することができる。
【００３４】また請求項２記載の発明によれば、ダイナ
ミックバイアス電流技術を利用した半波整流器を２個使
用することによって、動作入力電圧範囲の広い両波整流
器を得ることができる。これにより、少ない整流器の数
で両波整流した出力電圧を得ることができる対数増幅回
路を構成することができる。
ミックバイアス電流技術を利用した半波整流器を２個使
用することによって、動作入力電圧範囲の広い両波整流
器を得ることができる。これにより、少ない整流器の数
で両波整流した出力電圧を得ることができる対数増幅回
路を構成することができる。
【００３５】さらに請求項３記載の発明によれば、バイ
ポーラトランジスタを使用して整流器を構成するととも
に、ダイオード接続されるトランジスタとしてバイポー
ラトランジスタを使用している。これにより、整流器の
指数特性をダイオード接続したトランジスタによって対
数圧縮することができるので、ダイナミックレンジの広
い整流器を得ることができる。
ポーラトランジスタを使用して整流器を構成するととも
に、ダイオード接続されるトランジスタとしてバイポー
ラトランジスタを使用している。これにより、整流器の
指数特性をダイオード接続したトランジスタによって対
数圧縮することができるので、ダイナミックレンジの広
い整流器を得ることができる。
【００３６】また請求項４記載の発明によれば、ＭＯＳ
トランジスタを使用して整流器を構成するとともに、ダ
イオード接続されるトランジスタとしてＭＯＳトランジ
スタを使用している。これにより、整流器の２乗特性を
ダイオード接続したトランジスタによってルート圧縮す
ることができるので、ダイナミックレンジの広い整流器
を得ることができる。
トランジスタを使用して整流器を構成するとともに、ダ
イオード接続されるトランジスタとしてＭＯＳトランジ
スタを使用している。これにより、整流器の２乗特性を
ダイオード接続したトランジスタによってルート圧縮す
ることができるので、ダイナミックレンジの広い整流器
を得ることができる。
【図１】本発明の一実施例における対数増幅回路の回路
構成の概要を表わしたブロック図である。
構成の概要を表わしたブロック図である。
【図２】バイポーラトランジスタを用いた整流器の回路
構成の概要を表わした回路図である
構成の概要を表わした回路図である
【図３】図２に示したバイポーラトランジスタを用いた
整流器の入出力特性を表わした特性図である。
整流器の入出力特性を表わした特性図である。
【図４】図３に示した整流器の入出力特性を対数表示し
た特性図である。
た特性図である。
【図５】図１に示した対数増幅回路の入出力特性を表わ
した特性図である。
した特性図である。
【図６】ＣＭＯＳトランジスタを用いた整流器の回路構
成を表わした回路図である。
成を表わした回路図である。
【図７】図６に示したＣＭＯＳトランジスタを用いた整
流器の入出力特性を表わした特性図である。
流器の入出力特性を表わした特性図である。
【図８】図６に示した整流器の入出力特性を対数表示し
た特性図である。
た特性図である。
【図９】バイポーラトランジスタを用いた２つの半波整
流器を用いて構成された両波整流器の回路構成を表わし
た回路図である。
流器を用いて構成された両波整流器の回路構成を表わし
た回路図である。
【図１０】ＣＭＯＳトランジスタを用いた２つの半波整
流器を用いて構成された両波整流器の回路構成を表わし
た回路図である。
流器を用いて構成された両波整流器の回路構成を表わし
た回路図である。
１１1 〜１１N 差動増幅回路 １２1 〜１２N +1 整流器 １３ 加算器 １４ ダイオード接続されたトランジスタ ２１、２２、５１〜５４ バイポーラトランジスタ ２３ 定電流源 ６１〜６４ ＭＯＳトランジスタ
Claims (4)
- 【請求項１】 リミティング特性を有する多段に縦続接
続された複数の差動増幅器と、 これら差動増幅器の入力信号または出力信号をそれぞれ
検波する整流器であって、その差動対を構成する一方の
トランジスタのコレクタ電流またはドレイン電流に等し
い電流と所定の定電流の和の電流で駆動される差動回路
で構成された複数の整流器と、 これら整流器から出力される全ての検波整流電流を加算
する加算器と、 この加算器の出力を入力するダイオード接続されたトラ
ンジスタとを具備することを特徴とする対数増幅回路 - 【請求項２】 リミティング特性を有する多段に縦続接
続された複数の差動増幅器と、 これら差動増幅器の入力信号または出力信号をそれぞれ
両波整流する整流器であって、その差動対を構成する一
方のトランジスタのコレクタまたはドレイン電流に等し
い電流と所定の定電流の和の電流で駆動される差動回路
で構成された２つの半波整流器の入力が互いに交叉接続
された複数の整流器と、 これら整流器から出力される全ての検波整流電流を加算
する加算器と、 この加算器の出力を入力するダイオード接続されたトラ
ンジスタとを具備することを特徴とする具備することを
特徴とする対数増幅回路 - 【請求項３】 前記整流器のトランジスタおよび前記ダ
イオード接続されたトランジスタはバイポーラトランジ
スタであることを特徴とする請求項１または請求項２記
載の対数増幅回路。 - 【請求項４】 前記整流器のトランジスタおよび前記ダ
イオード接続されたトランジスタはＭＯＳトランジスタ
であることを特徴とする請求項１または請求項２記載の
対数増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216431A JP2682463B2 (ja) | 1994-09-09 | 1994-09-09 | 対数増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216431A JP2682463B2 (ja) | 1994-09-09 | 1994-09-09 | 対数増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884036A true JPH0884036A (ja) | 1996-03-26 |
| JP2682463B2 JP2682463B2 (ja) | 1997-11-26 |
Family
ID=16688451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216431A Expired - Fee Related JP2682463B2 (ja) | 1994-09-09 | 1994-09-09 | 対数増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682463B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173555A (ja) * | 2003-11-21 | 2005-06-30 | Olympus Corp | 光検出回路および該光検出回路を備えたレーザ顕微鏡 |
| JP2007228116A (ja) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 可変トランスコンダクタ |
| CN101938255A (zh) * | 2010-09-16 | 2011-01-05 | 中国电子科技集团公司第二十四研究所 | 低功耗真对数放大器 |
| WO2011024846A1 (ja) * | 2009-08-27 | 2011-03-03 | 京セラ株式会社 | 検波装置ならびにそれを用いた増幅装置，送信装置および通信装置 |
| WO2013031440A1 (ja) * | 2011-08-31 | 2013-03-07 | 株式会社村田製作所 | 半導体集積回路装置および高周波電力増幅器モジュール |
| CN114185385A (zh) * | 2021-11-06 | 2022-03-15 | 北京工业大学 | 一种用于神经刺激器的改进型指数波形电流产生电路 |
-
1994
- 1994-09-09 JP JP6216431A patent/JP2682463B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173555A (ja) * | 2003-11-21 | 2005-06-30 | Olympus Corp | 光検出回路および該光検出回路を備えたレーザ顕微鏡 |
| JP2007228116A (ja) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 可変トランスコンダクタ |
| JP4721928B2 (ja) * | 2006-02-22 | 2011-07-13 | パナソニック株式会社 | 可変トランスコンダクタ |
| WO2011024846A1 (ja) * | 2009-08-27 | 2011-03-03 | 京セラ株式会社 | 検波装置ならびにそれを用いた増幅装置，送信装置および通信装置 |
| US20120149315A1 (en) * | 2009-08-27 | 2012-06-14 | Kyocera Corporation | Detector Device, and Amplification Device, Transmission Device, and Communication Device Using the Detector Device |
| CN102577101A (zh) * | 2009-08-27 | 2012-07-11 | 京瓷株式会社 | 检波装置及使用了它的放大装置、发送装置和通信装置 |
| JP5091354B2 (ja) * | 2009-08-27 | 2012-12-05 | 京セラ株式会社 | 検波装置ならびにそれを用いた増幅装置，送信装置および通信装置 |
| CN101938255A (zh) * | 2010-09-16 | 2011-01-05 | 中国电子科技集团公司第二十四研究所 | 低功耗真对数放大器 |
| WO2013031440A1 (ja) * | 2011-08-31 | 2013-03-07 | 株式会社村田製作所 | 半導体集積回路装置および高周波電力増幅器モジュール |
| US8810285B2 (en) | 2011-08-31 | 2014-08-19 | Murata Manufacturing Co., Ltd. | Semiconductor integrated circuit apparatus and radio-frequency power amplifier module |
| JP5601604B2 (ja) * | 2011-08-31 | 2014-10-08 | 株式会社村田製作所 | 半導体集積回路装置および高周波電力増幅器モジュール |
| CN114185385A (zh) * | 2021-11-06 | 2022-03-15 | 北京工业大学 | 一种用于神经刺激器的改进型指数波形电流产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682463B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606599B2 (ja) | 対数増幅回路 | |
| US4054849A (en) | Signal compression/expansion apparatus | |
| US4048575A (en) | Operational amplifier | |
| JP2836452B2 (ja) | 対数増幅回路 | |
| EP1427103B1 (en) | CMOS differential voltage controlled logarithmic gain circuit and method | |
| JP2841978B2 (ja) | 周波数逓倍・ミキサ回路 | |
| EP0484139B1 (en) | Logarithmic amplifying circuit | |
| JPS6133404B2 (ja) | ||
| US6867650B2 (en) | Variable gain amplifier circuit | |
| JP2682463B2 (ja) | 対数増幅回路 | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| US5471166A (en) | Logarithmic amplifying circuit using quadritail cells | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| US6906588B2 (en) | Variable-gain differential input and output amplifier | |
| US4316107A (en) | Multiplier circuit | |
| JPH06208635A (ja) | マルチプライヤ | |
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| JPH10276049A (ja) | トランスリニアマルチプライヤ | |
| JPS62292010A (ja) | 対数増幅回路 | |
| JPH0936680A (ja) | Ａｇｃアンプ | |
| US6842050B2 (en) | Current-mode circuit for implementing the minimum function | |
| JPH06162229A (ja) | マルチプライヤ | |
| US5914639A (en) | Amplifier with common base input stage | |
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |