JP3255073B2 - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JP3255073B2 JP3255073B2 JP07083697A JP7083697A JP3255073B2 JP 3255073 B2 JP3255073 B2 JP 3255073B2 JP 07083697 A JP07083697 A JP 07083697A JP 7083697 A JP7083697 A JP 7083697A JP 3255073 B2 JP3255073 B2 JP 3255073B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- output
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＧＣ（Ａuto
Ｇain Ｃontrol；自動利得制御）回路に関する。
Ｇain Ｃontrol；自動利得制御）回路に関する。
【０００２】
【従来の技術】従来のＡＧＣ回路は、例えば図６に示す
ように、エミッタが抵抗９を介して接続され、入力信号
がベースに入力される差動対トランジスタ１４、１５
と、利得制御電圧が端子５、６よりベースに印加される
双差動対トランジスタ１０、１１、１２、１３と、差動
対トランジスタ１４、１５のベースに接続された定電流
源１７、１８と、双差動対トランジスタを構成するトラ
ンジスタ１０、１３のコレクタに接続された負荷抵抗
７、８より構成される電圧制御増幅回路（ＶoltageＣon
trolled Ａmplifier；「ＶＣＡ」と略記する、なお電
圧利得制御増幅回路ともいう）１０１と、ＶＣＡ１０１
の出力信号を入力とし、ＶＣＡ１０１の利得制御電圧と
なる直流電圧を出力するレベル検波回路１０２と、を有
している。なお、図６に示した双差動対を含むＶＣＡ１
０１を双差動形ＶＣＡという。
ように、エミッタが抵抗９を介して接続され、入力信号
がベースに入力される差動対トランジスタ１４、１５
と、利得制御電圧が端子５、６よりベースに印加される
双差動対トランジスタ１０、１１、１２、１３と、差動
対トランジスタ１４、１５のベースに接続された定電流
源１７、１８と、双差動対トランジスタを構成するトラ
ンジスタ１０、１３のコレクタに接続された負荷抵抗
７、８より構成される電圧制御増幅回路（ＶoltageＣon
trolled Ａmplifier；「ＶＣＡ」と略記する、なお電
圧利得制御増幅回路ともいう）１０１と、ＶＣＡ１０１
の出力信号を入力とし、ＶＣＡ１０１の利得制御電圧と
なる直流電圧を出力するレベル検波回路１０２と、を有
している。なお、図６に示した双差動対を含むＶＣＡ１
０１を双差動形ＶＣＡという。
【０００３】端子１、２間に入力された信号ｖinは、Ｖ
ＣＡ１０１によって増幅され、その出力信号は、レベル
検波回路１０２により検波され、その検波出力は、ＶＣ
Ａ１０１に対して端子５、６から利得制御電圧として帰
還される。これにより、双差動対トランジスタを構成す
るトランジスタ１０、１３と負荷抵抗７、８との各接続
点に接続された端子３、４間には、一定のレベルの信号
が常に出力される。
ＣＡ１０１によって増幅され、その出力信号は、レベル
検波回路１０２により検波され、その検波出力は、ＶＣ
Ａ１０１に対して端子５、６から利得制御電圧として帰
還される。これにより、双差動対トランジスタを構成す
るトランジスタ１０、１３と負荷抵抗７、８との各接続
点に接続された端子３、４間には、一定のレベルの信号
が常に出力される。
【０００４】したがって、ＶＣＡ１０１の利得は、入力
信号レベルによって変化し、そのレベルが最小のとき最
大利得状態となる。またこのとき、トランジスタ１０、
１３に流れる電流値も最大となる。
信号レベルによって変化し、そのレベルが最小のとき最
大利得状態となる。またこのとき、トランジスタ１０、
１３に流れる電流値も最大となる。
【０００５】ところで、使用トランジスタのサイズ、パ
ラ数の選択基準の一要素として、トランジスタに流れる
電流の大きさがある。ここで、「パラ数」とは、複数の
トランジスタをベース、エミッタ、コレクタ各々の端子
において共通接続する場合のそのトランジスタ数をい
う。
ラ数の選択基準の一要素として、トランジスタに流れる
電流の大きさがある。ここで、「パラ数」とは、複数の
トランジスタをベース、エミッタ、コレクタ各々の端子
において共通接続する場合のそのトランジスタ数をい
う。
【０００６】そして、半導体装置の微細化の進展に伴
い、トランジスタのサイズが小さくなると、トランジス
タの各端子のコンタクト付近のアルミ（配線）の断面積
も小さくなる。その結果、コンタクト付近のアルミを流
れる電流密度が大きくなり、これは、部分的な熱損失の
増大につながる。またパラ数を小さくしても同様の現象
を起こす。この結果、一般的に、信頼性の観点から、そ
のトランジスタに最大の電流が流れたときも、許容し得
るように、サイズ、パラ数の大きさを選択することとな
る。
い、トランジスタのサイズが小さくなると、トランジス
タの各端子のコンタクト付近のアルミ（配線）の断面積
も小さくなる。その結果、コンタクト付近のアルミを流
れる電流密度が大きくなり、これは、部分的な熱損失の
増大につながる。またパラ数を小さくしても同様の現象
を起こす。この結果、一般的に、信頼性の観点から、そ
のトランジスタに最大の電流が流れたときも、許容し得
るように、サイズ、パラ数の大きさを選択することとな
る。
【０００７】したがって、トランジスタ１０、１３のサ
イズ、パラ数は、最大利得状態に流れる最大電流を許容
する大きさに設定される。
イズ、パラ数は、最大利得状態に流れる最大電流を許容
する大きさに設定される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＡＧＣ回路においては、ＶＣＡ１０１において
例えば高周波信号を扱うときの比較的大きな電流（数ｍ
Ａオーダー）を流すことが必要な場合に、トランジスタ
１０、１３に流れる最大電流も大きくなり、その結果、
信頼性の制限により、トランジスタ１０、１３のサイ
ズ、パラ数もその分大きくする必要がある。
た従来のＡＧＣ回路においては、ＶＣＡ１０１において
例えば高周波信号を扱うときの比較的大きな電流（数ｍ
Ａオーダー）を流すことが必要な場合に、トランジスタ
１０、１３に流れる最大電流も大きくなり、その結果、
信頼性の制限により、トランジスタ１０、１３のサイ
ズ、パラ数もその分大きくする必要がある。
【０００９】図６に示した双差動形ＶＣＡ回路１０１に
おいて、トランジスタ１０、１３に付随する寄生容量
は、そのｆ特（周波数特性）に対し支配的であり、最大
電流の増加に伴うトランジスタ１０、１３のサイズ、パ
ラ数の増大は、ｆ特を下げるという問題点があった。
おいて、トランジスタ１０、１３に付随する寄生容量
は、そのｆ特（周波数特性）に対し支配的であり、最大
電流の増加に伴うトランジスタ１０、１３のサイズ、パ
ラ数の増大は、ｆ特を下げるという問題点があった。
【００１０】したがって、本発明は、ＡＧＣ回路を構成
する双差動形ＶＣＡ回路において、トランジスタのパラ
数、サイズの増加が、ｆ特を落とすという問題点を解消
すべくなされたものであって、その目的は、入力信号レ
ベルに応じて回路電流を制御することにより上記問題点
を解消するようにしたＡＧＣ回路を提供することにあ
る。
する双差動形ＶＣＡ回路において、トランジスタのパラ
数、サイズの増加が、ｆ特を落とすという問題点を解消
すべくなされたものであって、その目的は、入力信号レ
ベルに応じて回路電流を制御することにより上記問題点
を解消するようにしたＡＧＣ回路を提供することにあ
る。
【００１１】
【課題を解決するための手段】前記目的を達成する本発
明のＡＧＣ回路は、可変電流源の電流を回路電流とする
双差動形の電圧制御増幅回路と、前記電圧制御増幅回路
の出力信号をその入力としてこれをレベル検波し前記電
圧制御増幅回路に対する利得制御電圧を与える第１のレ
ベル検波回路と、前記電圧制御増幅回路に入力される入
力信号を入力としこの入力信号をレベル検波して前記電
圧制御増幅回路の前記可変電流源の電流を制御するため
の信号を与える第２のレベル検波回路と、を備えてい
る。より詳細には、本発明は、第１の抵抗を介してエミ
ッタが接続され、第１の差動対を構成する第１、及び第
２のトランジスタと、前記第１の抵抗の両端に各々接続
される第１、及び第２の可変電流源と、前記第１のトラ
ンジスタのコレクタに、エミッタが共通接続され、第２
の差動対を構成する第３、第４のトランジスタと、前記
第２のトランジスタのコレクタに、エミッタが共通接続
され、第３の差動対を構成する第５、第６のトランジス
タと、前記第３、第６のトランジスタのコレクタにそれ
ぞれ接続される第２、及び第３の抵抗と、を備え、前記
第１、第２のトランジスタのベースは、入力信号を入力
する入力端子にそれぞれ接続され、前記第３、第６のト
ランジスタのコレクタと、前記第２、第３の抵抗とのそ
れぞれの接続点を出力端子に接続し、前記第３、及び第
６のトランジスタのベースが共通接続される接続点と、
前記第４、及び第５のトランジスタのベースが共通接続
される接続点と、を利得制御端子に接続してなる電圧利
得制御増幅器（「ＶＣＡ」という）と、前記電圧利得制
御増幅器の前記出力端子からの出力信号をレベル検波し
前記利得制御端子への制御電圧を出力として与える第１
のレベル検波回路と、を備え、更に、前記電圧利得制御
増幅器の前記入力端子に入力される入力信号を入力とし
前記入力信号をレベル検波し、前記レベル検波出力によ
り、前記第１、及び第２の可変電流源の電流値を制御す
る第２のレベル検波回路と、を備えて構成され、前記第
１、第２の可変電流源が、前記入力信号のレベルが増大
するときには、その電流値を増大し、前記入力信号のレ
ベルが減少するときには、その電流値を減少するよう
に、前記第２のレベル検波回路のレベル検波出力によっ
て制御され、前記入力信号のレベルに応じて、前記第
１、第２の可変電流源の電流 値を絞る制御が前記入力信
号のレベルの最小レベルから最大レベルまでの変動幅全
体にわたって行われる。
明のＡＧＣ回路は、可変電流源の電流を回路電流とする
双差動形の電圧制御増幅回路と、前記電圧制御増幅回路
の出力信号をその入力としてこれをレベル検波し前記電
圧制御増幅回路に対する利得制御電圧を与える第１のレ
ベル検波回路と、前記電圧制御増幅回路に入力される入
力信号を入力としこの入力信号をレベル検波して前記電
圧制御増幅回路の前記可変電流源の電流を制御するため
の信号を与える第２のレベル検波回路と、を備えてい
る。より詳細には、本発明は、第１の抵抗を介してエミ
ッタが接続され、第１の差動対を構成する第１、及び第
２のトランジスタと、前記第１の抵抗の両端に各々接続
される第１、及び第２の可変電流源と、前記第１のトラ
ンジスタのコレクタに、エミッタが共通接続され、第２
の差動対を構成する第３、第４のトランジスタと、前記
第２のトランジスタのコレクタに、エミッタが共通接続
され、第３の差動対を構成する第５、第６のトランジス
タと、前記第３、第６のトランジスタのコレクタにそれ
ぞれ接続される第２、及び第３の抵抗と、を備え、前記
第１、第２のトランジスタのベースは、入力信号を入力
する入力端子にそれぞれ接続され、前記第３、第６のト
ランジスタのコレクタと、前記第２、第３の抵抗とのそ
れぞれの接続点を出力端子に接続し、前記第３、及び第
６のトランジスタのベースが共通接続される接続点と、
前記第４、及び第５のトランジスタのベースが共通接続
される接続点と、を利得制御端子に接続してなる電圧利
得制御増幅器（「ＶＣＡ」という）と、前記電圧利得制
御増幅器の前記出力端子からの出力信号をレベル検波し
前記利得制御端子への制御電圧を出力として与える第１
のレベル検波回路と、を備え、更に、前記電圧利得制御
増幅器の前記入力端子に入力される入力信号を入力とし
前記入力信号をレベル検波し、前記レベル検波出力によ
り、前記第１、及び第２の可変電流源の電流値を制御す
る第２のレベル検波回路と、を備えて構成され、前記第
１、第２の可変電流源が、前記入力信号のレベルが増大
するときには、その電流値を増大し、前記入力信号のレ
ベルが減少するときには、その電流値を減少するよう
に、前記第２のレベル検波回路のレベル検波出力によっ
て制御され、前記入力信号のレベルに応じて、前記第
１、第２の可変電流源の電流 値を絞る制御が前記入力信
号のレベルの最小レベルから最大レベルまでの変動幅全
体にわたって行われる。
【００１２】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明は、その好ましい実施の形
態において、可変電流源（図１の２３、２４）の電流を
回路電流とする双差動タイプのＶＣＡ回路（図１の１０
１）と、このＶＣＡ回路の出力信号を入力とし、ＶＣＡ
回路の利得制御電圧を出力として与える第１のレベル検
波回路（図１の１０２）と、ＶＣＡ回路に入力される入
力信号を共通に入力とし、ＶＣＡ回路の可変電流源（図
１の２３、２４）の電流を制御する出力を与える第２の
レベル検波回路（図１の１０３）と、を備えて構成され
ている。
いて以下に説明する。本発明は、その好ましい実施の形
態において、可変電流源（図１の２３、２４）の電流を
回路電流とする双差動タイプのＶＣＡ回路（図１の１０
１）と、このＶＣＡ回路の出力信号を入力とし、ＶＣＡ
回路の利得制御電圧を出力として与える第１のレベル検
波回路（図１の１０２）と、ＶＣＡ回路に入力される入
力信号を共通に入力とし、ＶＣＡ回路の可変電流源（図
１の２３、２４）の電流を制御する出力を与える第２の
レベル検波回路（図１の１０３）と、を備えて構成され
ている。
【００１３】本発明のＡＧＣ回路は、その好ましい実施
の形態において、双差動形ＶＣＡとその出力を検波する
レベル検波回路に加えて、ＶＣＡの入力信号レベルを検
波する第２のレベル検波回路を設けることにより、入力
信号レベルに応じて、ＶＣＡの回路電流を抑え、その結
果、双差動形ＶＣＡ回路の出力部のトランジスタのサイ
ズ、パラ数を小さくすることができ、当該トランジスタ
に付随する寄生容量も小さくなり、その分、ＶＣＡのｆ
特（周波数特性）を伸ばすことができる、という作用効
果を奏する。
の形態において、双差動形ＶＣＡとその出力を検波する
レベル検波回路に加えて、ＶＣＡの入力信号レベルを検
波する第２のレベル検波回路を設けることにより、入力
信号レベルに応じて、ＶＣＡの回路電流を抑え、その結
果、双差動形ＶＣＡ回路の出力部のトランジスタのサイ
ズ、パラ数を小さくすることができ、当該トランジスタ
に付随する寄生容量も小さくなり、その分、ＶＣＡのｆ
特（周波数特性）を伸ばすことができる、という作用効
果を奏する。
【００１４】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
【００１５】図１は、本発明の第１の実施例のＡＧＣ回
路の回路構成を示す図である。図１を参照すると、本実
施例のＡＧＣ回路において、第１の抵抗（エミッタ抵
抗）９を介してエミッタが接続され、第１の差動対を構
成する第１、第２のトランジスタ１４、１５と、第１の
抵抗９の両端にそれぞれ接続される第１、第２の可変電
流源２３、２４と、第１のトランジスタ１４のコレクタ
に、エミッタが共通接続され、第２の差動対を構成する
第３、第４のトランジスタ１０、１１と、第２のトラン
ジスタ１１のコレクタに、エミッタが共通接続され、第
３の差動対を構成する第５、第６のトランジスタ１２、
１３と、第３のトランジスタ１０のコレクタに接続され
る第２の抵抗７と、第６のトランジスタ１３のコレクタ
に接続される第３の抵抗８と、を備え、第１、第２のト
ランジスタ１４、１５のベースは入力信号ｖinの入力端
子１、２にコンデンサ４５、４６を介して接続してお
り、第３、第６のトランジスタ１０、１３のコレクタと
第２、第３の抵抗７、８との接続点を出力端子３、４に
接続し、第３、第６のトランジスタ１０、１３のベース
が共通接続される接続点と、第４、第５のトランジスタ
１１、１２のベースが共通接続される接続点を利得制御
端子５、６に接続してなる電圧制御増幅器（「ＶＣＡ」
という；なお電圧利得制御増幅器ともいう）と、出力端
子３、４からの出力信号をレベル検波し利得制御端子
５、６への制御電圧を出力として与える第１のレベル検
波回路１０２と、を備え、更に、入力端子１、２への入
力信号をレベル検波し、そのレベル検波出力により、第
１、第２の可変電流源２３、２４の電流値を制御する第
２のレベル検波回路１０３を備えて構成されている。
路の回路構成を示す図である。図１を参照すると、本実
施例のＡＧＣ回路において、第１の抵抗（エミッタ抵
抗）９を介してエミッタが接続され、第１の差動対を構
成する第１、第２のトランジスタ１４、１５と、第１の
抵抗９の両端にそれぞれ接続される第１、第２の可変電
流源２３、２４と、第１のトランジスタ１４のコレクタ
に、エミッタが共通接続され、第２の差動対を構成する
第３、第４のトランジスタ１０、１１と、第２のトラン
ジスタ１１のコレクタに、エミッタが共通接続され、第
３の差動対を構成する第５、第６のトランジスタ１２、
１３と、第３のトランジスタ１０のコレクタに接続され
る第２の抵抗７と、第６のトランジスタ１３のコレクタ
に接続される第３の抵抗８と、を備え、第１、第２のト
ランジスタ１４、１５のベースは入力信号ｖinの入力端
子１、２にコンデンサ４５、４６を介して接続してお
り、第３、第６のトランジスタ１０、１３のコレクタと
第２、第３の抵抗７、８との接続点を出力端子３、４に
接続し、第３、第６のトランジスタ１０、１３のベース
が共通接続される接続点と、第４、第５のトランジスタ
１１、１２のベースが共通接続される接続点を利得制御
端子５、６に接続してなる電圧制御増幅器（「ＶＣＡ」
という；なお電圧利得制御増幅器ともいう）と、出力端
子３、４からの出力信号をレベル検波し利得制御端子
５、６への制御電圧を出力として与える第１のレベル検
波回路１０２と、を備え、更に、入力端子１、２への入
力信号をレベル検波し、そのレベル検波出力により、第
１、第２の可変電流源２３、２４の電流値を制御する第
２のレベル検波回路１０３を備えて構成されている。
【００１６】入力端子１、２間に入力された信号ｖinは
ＶＣＡ１０１によって増幅され、出力端子３、４から出
力される出力信号は第１のレベル検波回路１０２によっ
て検波され、その検波出力は、ＶＣＡ１０１に利得制御
端子５、６から利得制御電圧として帰還される。これに
より出力端子３、４間には一定のレベルの信号が常に出
力される。
ＶＣＡ１０１によって増幅され、出力端子３、４から出
力される出力信号は第１のレベル検波回路１０２によっ
て検波され、その検波出力は、ＶＣＡ１０１に利得制御
端子５、６から利得制御電圧として帰還される。これに
より出力端子３、４間には一定のレベルの信号が常に出
力される。
【００１７】また、ＶＣＡ１０１への入力信号ｖinは、
同時に、第２のレベル検波回路１０３によって検波さ
れ、その検波出力は、第１、第２の可変電流源２３、２
４を制御する。
同時に、第２のレベル検波回路１０３によって検波さ
れ、その検波出力は、第１、第２の可変電流源２３、２
４を制御する。
【００１８】ここで、第１、第２の可変電流源２３、２
４の電流値は、入力信号ｖinのレベルに対し、十分な入
力ダイナミックレンジを与えるように制御される。ただ
し、十分な入力ダイナミックレンジを与える、というこ
とは、入力端子１、２間に入力信号に歪を生じさせない
ような直流電位差を持たせることを意味する。
４の電流値は、入力信号ｖinのレベルに対し、十分な入
力ダイナミックレンジを与えるように制御される。ただ
し、十分な入力ダイナミックレンジを与える、というこ
とは、入力端子１、２間に入力信号に歪を生じさせない
ような直流電位差を持たせることを意味する。
【００１９】以下では、具体的に数値をあげて説明す
る。
る。
【００２０】例えば、入力端子１、２間への入力信号の
レベルが、最大レベルｖmax＝２００ｍＶpp、最小レベ
ルｖmin＝１０ｍＶppの間で変動する場合について考え
る。ただし、単位Ｖppとは信号振幅のＰｅａｋ ｔｏ
Ｐｅａｋ（ピークツーピーク）のことを示している。
レベルが、最大レベルｖmax＝２００ｍＶpp、最小レベ
ルｖmin＝１０ｍＶppの間で変動する場合について考え
る。ただし、単位Ｖppとは信号振幅のＰｅａｋ ｔｏ
Ｐｅａｋ（ピークツーピーク）のことを示している。
【００２１】エミッタ抵抗９の抵抗値をＲE＝４０Ω、
第２、第３の抵抗（負荷抵抗）７、８の抵抗値をＲL＝
５００Ωとする。また出力端子３、４間には、一定信号
レベルｖout＝２００ｍＶppが得られるように、第１の
レベル検波回路１０２により帰還制御されている。
第２、第３の抵抗（負荷抵抗）７、８の抵抗値をＲL＝
５００Ωとする。また出力端子３、４間には、一定信号
レベルｖout＝２００ｍＶppが得られるように、第１の
レベル検波回路１０２により帰還制御されている。
【００２２】まず最大レベルｖmax＝２００ｍＶppのと
きを考えると、十分な入力ダイナミックレンジを得るた
めには第１、第２の可変電流源２３、２４の電流値ＩO
として、
きを考えると、十分な入力ダイナミックレンジを得るた
めには第１、第２の可変電流源２３、２４の電流値ＩO
として、
【００２３】
【数１】
【００２４】が必要となる。
【００２５】次に、最小レベルｖmin＝１０ｍＶppのと
きを考える。一定出力レベルｖout＝２００ｍＶppを出
力端子３、４間に得るには、双差動対トランジスタを構
成するトランジスタ１０、１３には、可変電流源の電流
値ＩOの約８割の電流が流れることになる。ここで、ＩO
が略２．５ｍＡのままであれば、すなわち、
きを考える。一定出力レベルｖout＝２００ｍＶppを出
力端子３、４間に得るには、双差動対トランジスタを構
成するトランジスタ１０、１３には、可変電流源の電流
値ＩOの約８割の電流が流れることになる。ここで、ＩO
が略２．５ｍＡのままであれば、すなわち、
【００２６】
【数２】
【００２７】トランジスタ１０、１３には、約２ｍＡの
電流が流れる。しかし、入力信号レベルが小さくなった
分、実際は、可変電流源の電流も小さくでき、ｖmin＝
１０ｍＶppに対して、ＩOを略２００μＡ
電流が流れる。しかし、入力信号レベルが小さくなった
分、実際は、可変電流源の電流も小さくでき、ｖmin＝
１０ｍＶppに対して、ＩOを略２００μＡ
【００２８】
【数３】
【００２９】にしても、２００μＡ×５０Ω×２＝２０
ｍＶとなり、十分な入力ダイナミックレンジが得られ
る。
ｍＶとなり、十分な入力ダイナミックレンジが得られ
る。
【００３０】このとき、トランジスタ１０、１３に流れ
る電流は約１６０μＡとなり、前の場合と較べて１／１
０以下の電流値に抑えられる。
る電流は約１６０μＡとなり、前の場合と較べて１／１
０以下の電流値に抑えられる。
【００３１】このように、入力信号レベルに応じて、可
変電流源の電流値ＩOをしぼる制御を、入力レベルの変
動幅に亘って（すなわち最小レベルｖmin〜最大レベル
ｖmax）行なうことにより、トランジスタ１０、１３を
流れる電流値は定常的に抑えられ、その分、双差動対の
出力部を構成するトランジスタ１０、１３のサイズ、パ
ラ数を小さくすることができる。そして、これは、トラ
ンジスタ１０、１３に付随する寄生容量の減少を意味し
ており、ＶＣＡ１０１のｆ特（周波数特性）が上記した
従来技術のものより伸びるという作用効果を生む。
変電流源の電流値ＩOをしぼる制御を、入力レベルの変
動幅に亘って（すなわち最小レベルｖmin〜最大レベル
ｖmax）行なうことにより、トランジスタ１０、１３を
流れる電流値は定常的に抑えられ、その分、双差動対の
出力部を構成するトランジスタ１０、１３のサイズ、パ
ラ数を小さくすることができる。そして、これは、トラ
ンジスタ１０、１３に付随する寄生容量の減少を意味し
ており、ＶＣＡ１０１のｆ特（周波数特性）が上記した
従来技術のものより伸びるという作用効果を生む。
【００３２】図２は、本発明のＡＧＣ回路の第２の実施
例の回路構成の詳細を示す図である。図２には、図１に
示した第２のレベル検波回路１０３の回路構成、及び可
変電流源２３、２４の回路構成の一例が示されている。
図２において、図１と同一又は同等の機能の要素には、
同一の参照符号を付し、また同一要素の説明は省略す
る。
例の回路構成の詳細を示す図である。図２には、図１に
示した第２のレベル検波回路１０３の回路構成、及び可
変電流源２３、２４の回路構成の一例が示されている。
図２において、図１と同一又は同等の機能の要素には、
同一の参照符号を付し、また同一要素の説明は省略す
る。
【００３３】図２を参照すると、入力端子１、２間に入
力される入力信号ｖinは、同時に、入力端２５、２６間
にも入力される。入力された信号は、差動対トランジス
タ３６、３７、及び抵抗３２、３３より成る回路で全波
整流され、かつ、コンデンサ４４により平滑され、直流
電圧として端子４２に出力される。
力される入力信号ｖinは、同時に、入力端２５、２６間
にも入力される。入力された信号は、差動対トランジス
タ３６、３７、及び抵抗３２、３３より成る回路で全波
整流され、かつ、コンデンサ４４により平滑され、直流
電圧として端子４２に出力される。
【００３４】端子４２に出力される電圧は、オペアンプ
４０、トランジスタ３８、及び抵抗３４から成る電圧−
電流変換回路によって、電流として、トランジスタ３９
に流れ込む。
４０、トランジスタ３８、及び抵抗３４から成る電圧−
電流変換回路によって、電流として、トランジスタ３９
に流れ込む。
【００３５】この電流が、制御電流となり、各々トラン
ジスタ３０、抵抗２８、トランジスタ３１、抵抗２９で
構成される２つの電流源の電流値を制御する。
ジスタ３０、抵抗２８、トランジスタ３１、抵抗２９で
構成される２つの電流源の電流値を制御する。
【００３６】以下に具体的な回路動作の説明を記す。
【００３７】ただし、各抵抗値、各電圧値、及び電流値
を以下のようにおく。
を以下のようにおく。
【００３８】 抵抗９：Ｒ9、 抵抗７、８：ＲL、 抵抗３２、３３、３４：Ｒ32、Ｒ33、Ｒ34、 抵抗３５、２８、２９：Ｒ35、Ｒ28、Ｒ29、 バイアス５４の電圧：ＶB、 トランジスタのベース・エミッタ間電圧をＶBE、補正電
流源４１の電流値をＩCとおく。
流源４１の電流値をＩCとおく。
【００３９】端子２５、２６間に信号が入力されると、
端子４２に入力信号レベルに応じた電圧降下が生じる。
この絶対値が、検波出力ＶDET（ｖin）である。ここで
（）内のｖinは、検波出力ＶDETがｖinの関数であるこ
とを示す。
端子４２に入力信号レベルに応じた電圧降下が生じる。
この絶対値が、検波出力ＶDET（ｖin）である。ここで
（）内のｖinは、検波出力ＶDETがｖinの関数であるこ
とを示す。
【００４０】検波出力ＶDET（ｖin）は、一般的に、図
４に示すようなカーブ特性をもち、また、その傾きは、
Ｒ32／Ｒ33（Ｒ32、Ｒ33は図２の抵抗３２、３３の抵抗
値）によって決まる。
４に示すようなカーブ特性をもち、また、その傾きは、
Ｒ32／Ｒ33（Ｒ32、Ｒ33は図２の抵抗３２、３３の抵抗
値）によって決まる。
【００４１】図２を参照して、電源１６と端子４２間の
無信号時の直流電圧は、 (Ｒ32／Ｒ33)(ＶB−ＶBE)＋ＩCＲ32 …(1) であり、よって、信号入力時では となる。
無信号時の直流電圧は、 (Ｒ32／Ｒ33)(ＶB−ＶBE)＋ＩCＲ32 …(1) であり、よって、信号入力時では となる。
【００４２】この電圧は、抵抗Ｒ34で電流に変換され、
トランジスタ３９に流れ込む。トランジスタ３９、３
０、３１はカレントミラー回路を構成しており、例え
ば、トランジスタ３９、３０、３１のエミッタ面積が等
しい同種類のものとし、且つ、それぞれのエミッタ抵抗
がＲ35＝Ｒ28＝Ｒ29のとき、トランジスタ３０、及び抵
抗２８、トランジスタ３１、及び抵抗２９から成る可変
電流源の電流値ＩOは、次式（３）にて示される。
トランジスタ３９に流れ込む。トランジスタ３９、３
０、３１はカレントミラー回路を構成しており、例え
ば、トランジスタ３９、３０、３１のエミッタ面積が等
しい同種類のものとし、且つ、それぞれのエミッタ抵抗
がＲ35＝Ｒ28＝Ｒ29のとき、トランジスタ３０、及び抵
抗２８、トランジスタ３１、及び抵抗２９から成る可変
電流源の電流値ＩOは、次式（３）にて示される。
【００４３】
【数４】
【００４４】これにより、入力端子１、２間には、次式
（４）の入力ダイナミックレンジＶDRが確保されること
になる。
（４）の入力ダイナミックレンジＶDRが確保されること
になる。
【００４５】
【数５】
【００４６】但し、ｖT＝ｋＴ／ｑであり、Ｔは絶対温
度、ｑは電子の単位電荷、ｋはボルツマン定数である。
度、ｑは電子の単位電荷、ｋはボルツマン定数である。
【００４７】したがって、Ｒ32、Ｒ33、Ｒ34、ＩC、ＶB
を適当に設定することにより、変動する入力信号レベル
（ｖmin〜ｖmax）に対し、その大きさに応じて十分な入
力ダイナミックレンジを確保しつつ、可変電流源の電流
値ＩOをしぼるという制御を行うことができる。
を適当に設定することにより、変動する入力信号レベル
（ｖmin〜ｖmax）に対し、その大きさに応じて十分な入
力ダイナミックレンジを確保しつつ、可変電流源の電流
値ＩOをしぼるという制御を行うことができる。
【００４８】図５は、このような設定条件での、入力ダ
イナミックレンジＶDRと入力信号レベルｖinとの関係を
模式的に図解したものである。図５には、ｖmin〜ｖmax
でＶDR＞ｖinとなっていることが示されている。
イナミックレンジＶDRと入力信号レベルｖinとの関係を
模式的に図解したものである。図５には、ｖmin〜ｖmax
でＶDR＞ｖinとなっていることが示されている。
【００４９】以上より、結果として上記実施例と同様、
トランジスタ１０、１３を流れる電流値が抑えられ、サ
イズ、パラ数の縮小により、ＶＣＡ１０１のｆ特が伸び
ることとなる。
トランジスタ１０、１３を流れる電流値が抑えられ、サ
イズ、パラ数の縮小により、ＶＣＡ１０１のｆ特が伸び
ることとなる。
【００５０】図３は、本発明の第３の実施例のＡＧＣ回
路を示す回路図である。以下では、本発明の第３の実施
例について、前記第２の実施例との相違点について説明
するものとする。図３を参照して、この実施例と前記第
２の実施例との主な相違点は、トランジスタ３６、３７
のエミッタ側でレベル検波出力電圧をとり、かつその電
圧をオペアンプ４０を用いた負帰還増幅器で抵抗比倍し
ている点である。
路を示す回路図である。以下では、本発明の第３の実施
例について、前記第２の実施例との相違点について説明
するものとする。図３を参照して、この実施例と前記第
２の実施例との主な相違点は、トランジスタ３６、３７
のエミッタ側でレベル検波出力電圧をとり、かつその電
圧をオペアンプ４０を用いた負帰還増幅器で抵抗比倍し
ている点である。
【００５１】本実施例によって得られる入力ダイナミッ
クレンジＶDR′は次式（５）のとおりとなる。
クレンジＶDR′は次式（５）のとおりとなる。
【００５２】
【数６】
【００５３】ただし、 バイアス５５の電圧：Ｖ55、 バイアス５６の電圧：Ｖ56、 抵抗５８、５９：ＲA、 抵抗６０、６１：ＲB、 であり、またレベル検波出力ＶDET′（ｖin）は、入力
信号ｖinによるトランジスタ３６、３７の接続点の電圧
降下分についてその絶対値をとったものである。
信号ｖinによるトランジスタ３６、３７の接続点の電圧
降下分についてその絶対値をとったものである。
【００５４】したがって、Ｒ34、ＲA、ＲB、Ｖ56、Ｖ55
を適当に設定することにより、前記第２の実施例とほぼ
同様の効果を得ることができる。
を適当に設定することにより、前記第２の実施例とほぼ
同様の効果を得ることができる。
【００５５】
【発明の効果】以上説明したように本発明によれば、Ｖ
ＣＡとその出力を検波するレベル検波回路に加え、ＶＣ
Ａの入力信号レベルを検波する第２のレベル検波回路を
設けることにより、入力信号レベルに応じて、ＶＣＡの
回路電流を抑えるように制御することを可能としたもの
であり、その結果、出力部に接続されるトランジスタの
サイズ、パラ数を小さくすることができ、トランジスタ
に付随する寄生容量も小さくなり、その分ＶＣＡのｆ特
（周波数特性）が伸びるという効果を奏する。
ＣＡとその出力を検波するレベル検波回路に加え、ＶＣ
Ａの入力信号レベルを検波する第２のレベル検波回路を
設けることにより、入力信号レベルに応じて、ＶＣＡの
回路電流を抑えるように制御することを可能としたもの
であり、その結果、出力部に接続されるトランジスタの
サイズ、パラ数を小さくすることができ、トランジスタ
に付随する寄生容量も小さくなり、その分ＶＣＡのｆ特
（周波数特性）が伸びるという効果を奏する。
【図１】本発明の第１の実施例の回路構成を示す図であ
る。
る。
【図２】本発明の第２の実施例の回路構成を示す図であ
る。
る。
【図３】本発明の第３の実施例の回路構成を示す図であ
る。
る。
【図４】本発明の第２の実施例を説明するための図であ
り、図３の端子４２に出力されるレベル検波出力のカー
ブ特性を示す図である。
り、図３の端子４２に出力されるレベル検波出力のカー
ブ特性を示す図である。
【図５】本発明の第２の実施例を説明するための図であ
り、入力ダイナミックレンジ特性の説明図である。
り、入力ダイナミックレンジ特性の説明図である。
【図６】従来のＡＧＣ回路の回路構成を示す図である。
１、２ ＶＣＡ入力端 ３、４ ＶＣＡ出力端 ５、６ ＶＣＡ利得制御端子 ７〜９、２８、２９、３２〜３５ 抵抗 １０〜１５、３０、３１、３６〜３９ トランジスタ １６ 電圧源 １７、１８、４１ 定電流源 ２３、２４ 可変電流源 ２５、２６ レベル検波回路入力端 ２７ レベル検波回路出力 ２５、２６ トランジスタ３６、３７のベース端子 ４０ ＯＰアンプ ４２ トランジスタ３６、３７のコレクタ接続端子 ４４〜４８ コンデンサ ４９〜５２ 抵抗 ５３、５４、５５、５６ バイアス ５７〜６１ 抵抗 ６２ トランジスタ ６３、６４ 定電流源 １０１ ＶＣＡ １０２ 第１のレベル検波回路 １０３ 第２のレベル検波回路
Claims (3)
- 【請求項１】第１の抵抗を介してエミッタが接続され、
第１の差動対を構成する第１、及び第２のトランジスタ
と、 前記第１の抵抗の両端に各々接続される第１、及び第２
の可変電流源と、 前記第１のトランジスタのコレクタに、エミッタが共通
接続され、第２の差動対を構成する第３、第４のトラン
ジスタと、 前記第２のトランジスタのコレクタに、エミッタが共通
接続され、第３の差動対を構成する第５、第６のトラン
ジスタと、 前記第３、第６のトランジスタのコレクタにそれぞれ接
続される第２、及び第３の抵抗と、 を備え、 前記第１、第２のトランジスタのベースは、入力信号を
入力する入力端子にそれぞれ接続され、 前記第３、第６のトランジスタのコレクタと、前記第
２、第３の抵抗とのそれぞれの接続点を出力端子に接続
し、 前記第３、及び第６のトランジスタのベースが共通接続
される接続点と、前記第４、及び第５のトランジスタの
ベースが共通接続される接続点と、を利得制御端子に接
続してなる電圧利得制御増幅器（「ＶＣＡ」という）
と、前記電圧利得制御増幅器の 前記出力端子からの出力信号
をレベル検波し前記利得制御端子への制御電圧を出力と
して与える第１のレベル検波回路と、 を備え、更に、前記電圧利得制御増幅器の 前記入力端子に入力される入
力信号を入力とし前記入力信号をレベル検波し、前記レ
ベル検波出力により、前記第１、及び第２の可変電流源
の電流値を制御する第２のレベル検波回路と、を備えて
構成され、 前記第１、第２の可変電流源が、前記入力信号のレベル
が増大するときには、その電流値を増大し、前記入力信
号のレベルが減少するときには、その電流値を減少する
ように、前記第２のレベル検波回路のレベル検波出力に
よって制御され、前記入力信号のレベルに応じて、前記
第１、第２の可変電流源の電流値を絞る 制御が前記入力
信号のレベルの最小レベルから最大レベルまでの変動幅
全体にわたって行われる、 ことを特徴とするＡＧＣ回
路。 - 【請求項２】前記第２のレベル検波回路が、前記電圧利
得制御増幅器の前記入力端子にそれぞれベースが接続さ
れ、コレクタが共通接続されて第４の抵抗を介して高位
側電源に接続され、エミッタが共通接続され第５の抵抗
を介して低位側電源に接続されるう第７、第８のトラン
ジスタを備え、 前記第７、第８のトランジスタの共通接続されたコレク
タと低位側電源との間にはコンデンサが接続され、 前記第７、第８のトランジスタの共通接続されたコレク
タと前記コンデンサとの接続点が非反転入力端に接続さ
れ、出力がエミッタフォロワトランジスタのベースに接
続され、前記エミッタフォロワトランジスタのエミッタ
出力が反転入力端に接続されたオペアンプと、 前記エミッタフォロワトランジスタのコレクタにコレク
タとベースの接続点が接続され、カレントミラー回路の
入力トランジスタを構成する第９のトランジスタと、を
備え、 前記第１、第２の可変電流源を構成するトランジスタ
が、前記カレントミラー回路の出力トランジスタをそれ
ぞれ構成している、 ことを特徴とする請求項１記載のＡ
ＧＣ回路。 - 【請求項３】前記第２のレベル検波回路が、前記電圧利
得制御増幅器の前記入力端子にそれぞれベースが接続さ
れ、コレクタが共通接続されて高位側電源に接続され、
エミッタが共通接続され定電流源を介して低位側電源に
接続される第７、第８のトランジスタを備え、 前記第７、第８のトランジスタの共通接続されたエミッ
タと低位側電源との間にはコンデンサが接続され、 前記第７、第８のトランジスタの共通接続されたエミッ
タと前記コンデンサとの接続点が、第４の抵抗を介して
反転入力端に接続され、出力がエミッタフォロワトラン
ジスタのベースに接続され、前記エミッタフォロワトラ
ンジスタのエミ ッタ出力が第５の抵抗を介して前記反転
入力端に接続されたオペアンプと、 前記オペアンプの非反転入力端には、前記第７のトラン
ジスタのベースにベースが接続されコレクタが高位側電
源に接続された第９のトランジスタのエミッタ電圧を抵
抗分割した電圧が入力され、 前記オペアンプの出力に接続された前記エミッタフォロ
ワトランジスタのコレクタにコレクタとベースの接続点
が接続され、カレントミラー回路の入力トランジスタを
構成する第１０のトランジスタと、を備え、 前記第１、第２の可変電流源を構成するトランジスタ
が、前記カレントミラー回路の出力トランジスタをそれ
ぞれ構成している、 ことを特徴とする請求項１記載のＡ
ＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07083697A JP3255073B2 (ja) | 1997-03-07 | 1997-03-07 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07083697A JP3255073B2 (ja) | 1997-03-07 | 1997-03-07 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256856A JPH10256856A (ja) | 1998-09-25 |
| JP3255073B2 true JP3255073B2 (ja) | 2002-02-12 |
Family
ID=13443060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07083697A Expired - Fee Related JP3255073B2 (ja) | 1997-03-07 | 1997-03-07 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255073B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084704B2 (en) | 2003-07-31 | 2006-08-01 | Skyworks Solutions, Inc. | Variable gain amplifier system |
-
1997
- 1997-03-07 JP JP07083697A patent/JP3255073B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256856A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4183082A (en) | Regulated power supply | |
| JP2588789B2 (ja) | 温度補償型レベル検出器 | |
| JPH0577206B2 (ja) | ||
| JP3255073B2 (ja) | Ａｇｃ回路 | |
| JPH0622171A (ja) | 利得およびアライメント制御を有するビデオ増幅回路 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| JP3542022B2 (ja) | レギュレータ | |
| EP0291345A2 (en) | A temperature stabilized RF detector | |
| JP2755184B2 (ja) | Ａｓｋ変調における復調回路 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JP3853567B2 (ja) | 検波回路 | |
| JPS626361B2 (ja) | ||
| JP2638498B2 (ja) | レーザ駆動回路 | |
| JPH05150847A (ja) | 電源回路 | |
| JPH04129409A (ja) | 半導体集積回路 | |
| JPS58225712A (ja) | 自動利得制御回路 | |
| JPH0124443B2 (ja) | ||
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JP2974057B2 (ja) | 対数ｉｆ増幅回路 | |
| JP2874429B2 (ja) | 記録電流増幅回路 | |
| JPH021949Y2 (ja) | ||
| JPH04165410A (ja) | 直流電源装置 | |
| JPS6269712A (ja) | 利得制御回路 | |
| JPS61100013A (ja) | 自動利得制御増幅装置 | |
| JPH0348685B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| LAPS | Cancellation because of no payment of annual fees |