JP2874429B2 - 記録電流増幅回路 - Google Patents
記録電流増幅回路Info
- Publication number
- JP2874429B2 JP2874429B2 JP4046493A JP4649392A JP2874429B2 JP 2874429 B2 JP2874429 B2 JP 2874429B2 JP 4046493 A JP4046493 A JP 4046493A JP 4649392 A JP4649392 A JP 4649392A JP 2874429 B2 JP2874429 B2 JP 2874429B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- signal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、記録電流増幅回路に関
し、特に記録ヘッドへの記録電流増幅回路に関する。
し、特に記録ヘッドへの記録電流増幅回路に関する。
【０００２】
【従来の技術】従来の記録電流増幅回路のブロック図を
示す図２を参照すると、この記録電流増幅回路１０２
は、低域変換色信号の供給を受ける入力端子１と、この
入力端子１に接続された増幅回路１０と、輝度信号の供
給を受ける入力端子２と、上記入力端子２に接続された
ＡＧＣ増幅回路１１と、上記増幅回路１０および上記Ａ
ＧＣ増幅回路１１の出力のそれぞれに接続された加算回
路１７と、この加算回路１７の出力に接続された電流増
幅回路１９と、上述の電流増幅回路１９の出力電流Ｉｏ
ｕｔを取り出す出力端子５とで低域変換色信号と輝度信
号の増幅機能を構成する。さらに外付抵抗４０および外
付トランジスタ３８に上記出力電流Ｉｏｕｔを流して得
られる信号電圧Ｖｓｉｇの供給を受ける入力端子６と、
電源ＶＣＣとＧＮＤ間に直列接続された基準抵抗３５お
よび１６と、上記入力端子６に接続され上記基準抵抗３
５および１６により発生する内部基準電圧Ｖｒｅｆと上
記信号電圧Ｖｓｉｇとの電圧差△Ｖを検波する検波回路
１２と上記電圧差△Ｖを最小にするようＡＧＣ増幅回路
１１に帰還する帰還ループ１３と、この帰還ループ１３
の信号を出力する出力端子４と、この出力端子４に外部
接続されるコンデンサ７とで出力電流Ｉｏｕｔのフィー
ドバック機能を構成する。
示す図２を参照すると、この記録電流増幅回路１０２
は、低域変換色信号の供給を受ける入力端子１と、この
入力端子１に接続された増幅回路１０と、輝度信号の供
給を受ける入力端子２と、上記入力端子２に接続された
ＡＧＣ増幅回路１１と、上記増幅回路１０および上記Ａ
ＧＣ増幅回路１１の出力のそれぞれに接続された加算回
路１７と、この加算回路１７の出力に接続された電流増
幅回路１９と、上述の電流増幅回路１９の出力電流Ｉｏ
ｕｔを取り出す出力端子５とで低域変換色信号と輝度信
号の増幅機能を構成する。さらに外付抵抗４０および外
付トランジスタ３８に上記出力電流Ｉｏｕｔを流して得
られる信号電圧Ｖｓｉｇの供給を受ける入力端子６と、
電源ＶＣＣとＧＮＤ間に直列接続された基準抵抗３５お
よび１６と、上記入力端子６に接続され上記基準抵抗３
５および１６により発生する内部基準電圧Ｖｒｅｆと上
記信号電圧Ｖｓｉｇとの電圧差△Ｖを検波する検波回路
１２と上記電圧差△Ｖを最小にするようＡＧＣ増幅回路
１１に帰還する帰還ループ１３と、この帰還ループ１３
の信号を出力する出力端子４と、この出力端子４に外部
接続されるコンデンサ７とで出力電流Ｉｏｕｔのフィー
ドバック機能を構成する。
【０００３】次に図２をふたたび参照して、従来例の記
録電流増幅回路１０２の動作を説明すると、端子２より
入力される輝度信号ＥＹは、ＡＧＣ増幅回路１１で増幅
され、端子１より入力される低域変換色信号ＣＳは増幅
回路１０で増幅されて、さらにそれぞれの増幅信号は加
算回路１７で加算される。加算された信号ＥＸは、電流
増幅回路１９で増幅され、記録信号電流Ｉｏｕｔとして
出力端子５から出力される。出力された記録信号電流Ｉ
ｏｕｔは磁気記録装置（図示せず）のヘッド８に流れ、
磁気テープ（図示せず）に記録される。
録電流増幅回路１０２の動作を説明すると、端子２より
入力される輝度信号ＥＹは、ＡＧＣ増幅回路１１で増幅
され、端子１より入力される低域変換色信号ＣＳは増幅
回路１０で増幅されて、さらにそれぞれの増幅信号は加
算回路１７で加算される。加算された信号ＥＸは、電流
増幅回路１９で増幅され、記録信号電流Ｉｏｕｔとして
出力端子５から出力される。出力された記録信号電流Ｉ
ｏｕｔは磁気記録装置（図示せず）のヘッド８に流れ、
磁気テープ（図示せず）に記録される。
【０００４】従来の記録電流増幅回路１０２は、この記
録信号電流Ｉｏｕｔを外付抵抗４０ならびに外付抵抗３
９およびトランジスタ３８に流して得られた信号電圧Ｖ
ｓｉｇを端子６から検波回路１２に入力する。一方、抵
抗３５および１６が直列に電源ＶＣＣとＧＮＤ間に接続
されているので、抵抗３５と抵抗１６の接続点に内部基
準電圧Ｖｒｅｆを発生する。上記検波回路１２は信号電
圧Ｖｓｉｇと上記内部基準電圧Ｖｒｅｆの電圧差△Ｖを
検出する。さらにこの記録電流増幅回路１０２は上記電
圧差△Ｖを最小にする帰還ループ１３でＡＧＣ増幅回路
１１の利得を調整するよう動作する。
録信号電流Ｉｏｕｔを外付抵抗４０ならびに外付抵抗３
９およびトランジスタ３８に流して得られた信号電圧Ｖ
ｓｉｇを端子６から検波回路１２に入力する。一方、抵
抗３５および１６が直列に電源ＶＣＣとＧＮＤ間に接続
されているので、抵抗３５と抵抗１６の接続点に内部基
準電圧Ｖｒｅｆを発生する。上記検波回路１２は信号電
圧Ｖｓｉｇと上記内部基準電圧Ｖｒｅｆの電圧差△Ｖを
検出する。さらにこの記録電流増幅回路１０２は上記電
圧差△Ｖを最小にする帰還ループ１３でＡＧＣ増幅回路
１１の利得を調整するよう動作する。
【０００５】なお、外付トランジスタ３８は、上述の磁
気記録装置（図示せず）のＳＰまたはＥＰモードに応じ
てオン／オフし、端子６とＧＮＤ間のインピーダンスを
変化させて上記記録電流Ｉｏｕｔを上記ＳＰまたはＥＰ
モードに対応する出力電流値レベルのそれぞれに可変す
るよう作用する。
気記録装置（図示せず）のＳＰまたはＥＰモードに応じ
てオン／オフし、端子６とＧＮＤ間のインピーダンスを
変化させて上記記録電流Ｉｏｕｔを上記ＳＰまたはＥＰ
モードに対応する出力電流値レベルのそれぞれに可変す
るよう作用する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
記録電流増幅回路では、検波抵抗４０および３９ならび
にトランジスタ３８は外付で構成されるため、上記検波
抵抗４０および３９ならびにトランジスタ２８の特性ば
らつきに起因する信号電圧Ｖｓｉｇの特性ばらつきと、
抵抗３５および１６の特性ばらつきに起因する内部基準
電圧Ｖｒｅｆの特性ばらつきとのバランスが大きくくず
れ、上記電圧差△Ｖを最小化することが困難であった。
また、上記検波抵抗４０および３９ならびにトランジス
タ３８のため、構成部品点数が増えるという問題点があ
った。さらに、記録電流増幅回路のドライブ電流は、歪
等を考慮するため、使用する最大出力電流値の最低１／
２以上に設定する必要がある。たとえば、記録電流の出
力が８．０ｍＡＰ−Ｐ〜２５ｍＡＰ−Ｐの範囲をとる場
合、２４ｍＡＰ−Ｐ時のドライブ電流として、１２．５
ｍＡと固定されると、８ｍＡＰ−Ｐ時でのドライブ電流
は、４ｍＡで十分であるが、約３倍もの１２．５ｍＡの
不必要な電流を流してしまう問題点もあった。したがっ
て、本発明の目的は、信号電圧の特性ばらつきと内部基
準電圧の特性ばらつきとのバランスがとれ、構成部品点
数の少ない、最適化された記録信号電流を流す記録電流
増幅回路を提供することにある。
記録電流増幅回路では、検波抵抗４０および３９ならび
にトランジスタ３８は外付で構成されるため、上記検波
抵抗４０および３９ならびにトランジスタ２８の特性ば
らつきに起因する信号電圧Ｖｓｉｇの特性ばらつきと、
抵抗３５および１６の特性ばらつきに起因する内部基準
電圧Ｖｒｅｆの特性ばらつきとのバランスが大きくくず
れ、上記電圧差△Ｖを最小化することが困難であった。
また、上記検波抵抗４０および３９ならびにトランジス
タ３８のため、構成部品点数が増えるという問題点があ
った。さらに、記録電流増幅回路のドライブ電流は、歪
等を考慮するため、使用する最大出力電流値の最低１／
２以上に設定する必要がある。たとえば、記録電流の出
力が８．０ｍＡＰ−Ｐ〜２５ｍＡＰ−Ｐの範囲をとる場
合、２４ｍＡＰ−Ｐ時のドライブ電流として、１２．５
ｍＡと固定されると、８ｍＡＰ−Ｐ時でのドライブ電流
は、４ｍＡで十分であるが、約３倍もの１２．５ｍＡの
不必要な電流を流してしまう問題点もあった。したがっ
て、本発明の目的は、信号電圧の特性ばらつきと内部基
準電圧の特性ばらつきとのバランスがとれ、構成部品点
数の少ない、最適化された記録信号電流を流す記録電流
増幅回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明による記録電流増
幅回路は、低域に周波数変換した色信号を増幅する第１
の増幅回路と、 周波数変調した輝度信号を増幅する第
２の増幅回路と、前記第１および第２の増幅回路の出力
信号のそれぞれを加算する加算回路と、前記加算回路の
出力信号を増幅する第３の増幅回路と、前記第３の増幅
回路の出力記録電流の電圧変換した信号電圧と内部基準
電圧との電圧差を検出する検波回路とを有し、前記電圧
差を最小にする帰還信号で前記第２の増幅回路の利得を
制御する記録電流増幅回路において、入力レベル電圧に
応じて一定値の電流を発生する電圧電流変換回路と、前
記電圧電流変換回路の前記一定値電流を流して前記内部
基準電圧を発生する第１の抵抗と、前記出力記録電流を
流して前記信号電圧を発生する第２の抵抗とで構成され
る。
幅回路は、低域に周波数変換した色信号を増幅する第１
の増幅回路と、 周波数変調した輝度信号を増幅する第
２の増幅回路と、前記第１および第２の増幅回路の出力
信号のそれぞれを加算する加算回路と、前記加算回路の
出力信号を増幅する第３の増幅回路と、前記第３の増幅
回路の出力記録電流の電圧変換した信号電圧と内部基準
電圧との電圧差を検出する検波回路とを有し、前記電圧
差を最小にする帰還信号で前記第２の増幅回路の利得を
制御する記録電流増幅回路において、入力レベル電圧に
応じて一定値の電流を発生する電圧電流変換回路と、前
記電圧電流変換回路の前記一定値電流を流して前記内部
基準電圧を発生する第１の抵抗と、前記出力記録電流を
流して前記信号電圧を発生する第２の抵抗とで構成され
る。
【０００８】また、前記入力レベル電圧に応じて発生す
る他の定電流が前記出力記録電流の所望のバイアス電流
である構成でもよい。
る他の定電流が前記出力記録電流の所望のバイアス電流
である構成でもよい。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】本発明の第１の実施例の記録電流増幅回路
のブロック図を示す図１を参照すると、この実施例の記
録電流増幅回路１０１は、図２に示した従来例のブロッ
ク図の構成に対して抵抗３５を定電流源１５に置き換
え、外付抵抗４０および３９ならびに外付トランジスタ
３８を削除し、入力端子３、電圧電流変換回路１４およ
び信号電圧Ｖｓｉｇを発生する入力端子６に接続された
検波抵抗２０を追加する以外は従来例と同一であり、各
構成要素の共通部分には同じ参照数字および参照符号が
付してある。
のブロック図を示す図１を参照すると、この実施例の記
録電流増幅回路１０１は、図２に示した従来例のブロッ
ク図の構成に対して抵抗３５を定電流源１５に置き換
え、外付抵抗４０および３９ならびに外付トランジスタ
３８を削除し、入力端子３、電圧電流変換回路１４およ
び信号電圧Ｖｓｉｇを発生する入力端子６に接続された
検波抵抗２０を追加する以外は従来例と同一であり、各
構成要素の共通部分には同じ参照数字および参照符号が
付してある。
【００１１】この第１の実施例の動作は、入力端子１お
よび２から入力される低域変換色信号ＣＳおよび輝度信
号ＥＸのそれぞれは加算回路１７で加算され、電流増幅
回路１９で増幅されて記録信号電流Ｉｏｕｔが出力端子
５から出力されるまでは、従来例の場合と同一である。
よび２から入力される低域変換色信号ＣＳおよび輝度信
号ＥＸのそれぞれは加算回路１７で加算され、電流増幅
回路１９で増幅されて記録信号電流Ｉｏｕｔが出力端子
５から出力されるまでは、従来例の場合と同一である。
【００１２】この記録信号電流Ｉｏｕｔは磁気記録装置
（図示せず）のヘッド８に流れ、この第１の実施例の記
録電流増幅回路１０１の入力端子６に供給される。入力
端子６に検波抵抗２０が接続されているので上記記録信
号電流Ｉｏｕｔが上記検波抵抗２０を流れることにより
信号電圧ＶＯが発生する。一方、入力端子３にはレベル
入力電圧ＶＬが供給され、電圧電流変換回路１４で定電
流に変換される。この定電流Ｉ１を定電流源１５に供給
し、抵抗Ｒ１に流すことにより内部基準電圧ＶＲ１を発
生する。上記信号電圧ＶＯと内部基準電圧ＶＲ１の電圧
差△Ｖ１を検波回路１２が検出し、この電圧差△Ｖ１を
最小化するように帰還ループ１３を通してＡＧＣ増幅回
路１１の利得を調整する。この記録電流増幅回路１０１
を同一基板の半導体装置上に実現すると、上述された基
準抵抗１６および検波抵抗２０は相対比精度の高い抵抗
素子で構成することができる。たとえば、Ｎ型エピタキ
シャル層に形成されたＰ型拡散層で抵抗１６および２０
を構成するとその抵抗比精度はほぼ３％前後とできる。
すなわち基準抵抗１６および検波抵抗２０の抵抗値をそ
れぞれＲ１（Ω）およびＲ０（Ω）とすると、レベル電
圧ＶＬより変換された定電流値Ｉ１と記録信号電流Ｉｏ
ｕｔの電流値Ｉ０は上述の電圧差△Ｖ１を最小化するよ
うに帰還ループがかかり Ｉ１・Ｒ１＝Ｉ０・Ｒ０…（１） なる関係が成り立つ。したっがって、（１）式より記録
信号電流Ｉｏｕｔは、 Ｉ０＝（Ｒ１／Ｒ０）・Ｉ１…（２） となり、定電流Ｉ１と抵抗比（Ｒ１／Ｒ０）とで非常に
精度の高い電流が得られる。
（図示せず）のヘッド８に流れ、この第１の実施例の記
録電流増幅回路１０１の入力端子６に供給される。入力
端子６に検波抵抗２０が接続されているので上記記録信
号電流Ｉｏｕｔが上記検波抵抗２０を流れることにより
信号電圧ＶＯが発生する。一方、入力端子３にはレベル
入力電圧ＶＬが供給され、電圧電流変換回路１４で定電
流に変換される。この定電流Ｉ１を定電流源１５に供給
し、抵抗Ｒ１に流すことにより内部基準電圧ＶＲ１を発
生する。上記信号電圧ＶＯと内部基準電圧ＶＲ１の電圧
差△Ｖ１を検波回路１２が検出し、この電圧差△Ｖ１を
最小化するように帰還ループ１３を通してＡＧＣ増幅回
路１１の利得を調整する。この記録電流増幅回路１０１
を同一基板の半導体装置上に実現すると、上述された基
準抵抗１６および検波抵抗２０は相対比精度の高い抵抗
素子で構成することができる。たとえば、Ｎ型エピタキ
シャル層に形成されたＰ型拡散層で抵抗１６および２０
を構成するとその抵抗比精度はほぼ３％前後とできる。
すなわち基準抵抗１６および検波抵抗２０の抵抗値をそ
れぞれＲ１（Ω）およびＲ０（Ω）とすると、レベル電
圧ＶＬより変換された定電流値Ｉ１と記録信号電流Ｉｏ
ｕｔの電流値Ｉ０は上述の電圧差△Ｖ１を最小化するよ
うに帰還ループがかかり Ｉ１・Ｒ１＝Ｉ０・Ｒ０…（１） なる関係が成り立つ。したっがって、（１）式より記録
信号電流Ｉｏｕｔは、 Ｉ０＝（Ｒ１／Ｒ０）・Ｉ１…（２） となり、定電流Ｉ１と抵抗比（Ｒ１／Ｒ０）とで非常に
精度の高い電流が得られる。
【００１３】次に、本発明の第２の実施例の記録電流増
幅回路１０３のブロック図を示す図３を参照すると、第
２の実施例は、第１の実施例の電圧電流回路１４を定電
流Ｉ１を発生する定電流源１５に加えて定電流Ｉ２を発
生する定電流源１８を有する電圧電流変換回路２４に置
きかえ、定電流源１８は電流増幅回路１９のバイアス電
流値を設定する以外は、第１の実施例の記録電流増幅回
路１０１と同一構成であるので各構成要素に同一参照番
号および同一符号を付してある。
幅回路１０３のブロック図を示す図３を参照すると、第
２の実施例は、第１の実施例の電圧電流回路１４を定電
流Ｉ１を発生する定電流源１５に加えて定電流Ｉ２を発
生する定電流源１８を有する電圧電流変換回路２４に置
きかえ、定電流源１８は電流増幅回路１９のバイアス電
流値を設定する以外は、第１の実施例の記録電流増幅回
路１０１と同一構成であるので各構成要素に同一参照番
号および同一符号を付してある。
【００１４】第２の実施例の記録電流増幅回路１０３の
動作を説明すると、第２の実施例の記録電流増幅回路１
０３の入力端子３に供給されるレベル電圧ＶＬを受けて
電圧電流変換回路２４は定電流Ｉ１のほかに定電流Ｉ２
を発生する。この定電流Ｉ２は定電流源１８として電流
増幅回路１９の所定のバイアス電流値を設定する。
動作を説明すると、第２の実施例の記録電流増幅回路１
０３の入力端子３に供給されるレベル電圧ＶＬを受けて
電圧電流変換回路２４は定電流Ｉ１のほかに定電流Ｉ２
を発生する。この定電流Ｉ２は定電流源１８として電流
増幅回路１９の所定のバイアス電流値を設定する。
【００１５】それ以外の第２の実施例の動作は、入力端
子１および２から入力される低域変換信号ＣＳおよび輝
度信号ＥＸのそれぞれの信号が増幅され記録電流Ｉｏｕ
ｔが出力端子５へ出力され入力端子６へフィードバック
する。そして検波回路１２により電圧差△Ｖが検出さ
れ、この電圧差△Ｖを最小化するようＡＧＣ増幅回路１
１の利得を調整することは第１の実施例と同一なので詳
細な説明は省略する。
子１および２から入力される低域変換信号ＣＳおよび輝
度信号ＥＸのそれぞれの信号が増幅され記録電流Ｉｏｕ
ｔが出力端子５へ出力され入力端子６へフィードバック
する。そして検波回路１２により電圧差△Ｖが検出さ
れ、この電圧差△Ｖを最小化するようＡＧＣ増幅回路１
１の利得を調整することは第１の実施例と同一なので詳
細な説明は省略する。
【００１６】
【発明の効果】以上説明したように本発明は、記録電流
レベルを検波する抵抗及び基準抵抗を集積回路の相対精
度を利用し、作り込むことにより記録電流レベルのバラ
ツキをおさえかつ、外付部品点数を減らすという効果お
よび所定レベル電圧に対応して所望のレベルに出力記録
電流を設定することにより出力記録電流の消費を少なく
するという効果も有する。
レベルを検波する抵抗及び基準抵抗を集積回路の相対精
度を利用し、作り込むことにより記録電流レベルのバラ
ツキをおさえかつ、外付部品点数を減らすという効果お
よび所定レベル電圧に対応して所望のレベルに出力記録
電流を設定することにより出力記録電流の消費を少なく
するという効果も有する。
【図１】本発明の第１の実施例の記録電流増幅回路の回
路ブロック図である。
路ブロック図である。
【図２】従来技術の記録電流増幅回路の回路ブロック図
である。
である。
【図３】本発明の第２の実施例の記録電流回路の回路ブ
ロック図である。
ロック図である。
１，２，３，６ 入力端子 ４，５ 出力端子 ７ コンデンサー ８ ヘッド ９ インピーダンス １０ 増幅回路 １１ ＡＧＣ増幅回路 １２ 検波回路 １３ 帰還ループ １４，２４ 電圧電流変換回路 １５，１８ 定電流源 １６，３５ 基準抵抗 １７ 加算回路 １９ 電流増幅回路 ２０ 検波抵抗 ３８ 外付トランジスタ ３９，４０ 外付抵抗 １０１，１０２，１０３ 記録電流増幅回路 ＣＳ 低域変換色信号 ＥＸ 加算信号 ＥＹ 輝度信号 Ｉｏｕｔ 記録信号電流 ＩＯ 記録信号電流値 Ｉ１，Ｉ２ 定電流値 Ｒ０ 検波抵抗の抵抗値 Ｒ１ 基準抵抗１６の抵抗値 ＶＬ レベル入力電圧 Ｖｒｅｆ，ＶＲ１ 内部基準電圧 Ｖｓｉｇ，ＶＯ 信号電圧 △Ｖ，△Ｖ１ 電圧差
Claims (2)
- 【請求項１】 低域に周波数変換した色信号を増幅する
第１の増幅回路と、 周波数変調した輝度信号を増幅する第２の増幅回路と、 前記第１および第２の増幅回路の出力信号のそれぞれを
加算する加算回路と、 前記加算回路の出力信号を増幅する第３の増幅回路と、 前記第３の増幅回路の出力記録電流の電圧変換した信号
電圧と内部基準電圧との電圧差を検出する検波回路とを
有し、前記電圧差を最小にする帰還信号で前記第２の増
幅回路の利得を制御する記録電流増幅回路において、入
力レベル電圧に応じて一定値の電流を発生する電圧電流
変換回路と、前記電圧電流変換回路の前記一定値電流を
流して前記内部基準電圧を発生する第１の抵抗と、前記
出力記録電流を流して前記信号電圧を発生する第２の抵
抗とを有することを特徴とする記録電流増幅回路。 - 【請求項２】 前記入力レベル電圧に応じて発生する他
の定電流が前記出力記録電流の所望のバイアス電流であ
ることを特徴とする請求項１記載の記録電流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046493A JP2874429B2 (ja) | 1992-03-04 | 1992-03-04 | 記録電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046493A JP2874429B2 (ja) | 1992-03-04 | 1992-03-04 | 記録電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05284525A JPH05284525A (ja) | 1993-10-29 |
| JP2874429B2 true JP2874429B2 (ja) | 1999-03-24 |
Family
ID=12748750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046493A Expired - Lifetime JP2874429B2 (ja) | 1992-03-04 | 1992-03-04 | 記録電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874429B2 (ja) |
-
1992
- 1992-03-04 JP JP4046493A patent/JP2874429B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05284525A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300836B2 (ja) | Ｒｆ増幅器バイアス制御方法および装置 | |
| JP2004320892A (ja) | 電源装置 | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| JP2874429B2 (ja) | 記録電流増幅回路 | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| JPS60198907A (ja) | トランスレス式プツシユプル出力回路 | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| WO1998004036A1 (en) | High-gain common-emitter output stage | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| JP2002164747A (ja) | トランジスタ回路 | |
| JP2605904B2 (ja) | 送信電力制御回路 | |
| US4485350A (en) | Variable electronic impedance circuit | |
| JPS61200709A (ja) | 光通信用前置増幅器 | |
| JPH0321065Y2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JP2691632B2 (ja) | ゲイン可変型増幅回路 | |
| JPS6133415B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH077891B2 (ja) | 電子ボリューム回路 | |
| JP2666715B2 (ja) | 光受信回路 | |
| JPH036110A (ja) | 半導体増幅回路 | |
| JPH11355054A (ja) | 高周波増幅器 | |
| JPH0946151A (ja) | 電流帰還バイアス増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |