JP2691632B2 - ゲイン可変型増幅回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はゲイン可変型増幅回路に関し、特に、回路素
子数の低減されたゲイン可変型増幅回路に関する。

［従来の技術］ ゲイン可変型増幅回路は、VTR（ビデオテープレコー
ダ）や、ビデオカメラ等の映像機器における映像信号の
増幅のためなどにも多く用いられる重要な回路部であ
る。

第４図は、従来の代表的なゲイン可変型増幅回路の構
成を示す回路図である。

第４図を参照して、従来のゲイン可変型増幅回路は、
エミッタ同士を接続されたNPN型トランジスタQ4およびQ
5と、前記トランジスタQ4およびQ5のエミッタと接地と
の間に設けられたNPN型トランジスタQ3および抵抗R7の
直列接続と、前記トランジスタQ5のコレクタと電源Vcc
との間に設けられた抵抗R11とを含む。トランジスタQ4
およびQ5は、このゲイン可変型増幅回路の中心をなす差
動増幅回路を構成する。

このゲイン可変型増幅回路は、さらに、電源Vccと接
地との間にそれぞれ設けられる、抵抗R5およびR6の直列
接続，抵抗R9およびR10の直列接続，および、抵抗R12お
よびR13の直列接続を含む。抵抗R5およびR6の接続点は
トランジスタQ3のベースに接続され、抵抗R9およびR10
の接続点はトランジスタQ4のベースに接続され、抵抗R1
2およびR13の接続点はトランジスタQ5のベースに接続さ
れる。さらに、このゲイン可変型増幅回路は、抵抗R5お
よびR6の接続点に接続されて、増幅されるべき入力信号
をトランジスタQ3のベースに与えるカップリングコンデ
ンサC2と、このゲイン可変型増幅回路のゲインを制御す
るための制御信号として与えられる直流電圧（DCコント
ロール電圧）をトランジスタQ4のベースに与えるため
に、抵抗R9およびR10の接続点に接続される抵抗R8とを
含む。このゲイン可変型増幅回路の出力信号はトランジ
スタQ5のコレクタから取出される。

以下、このゲイン可変型増幅回路の動作について説明
する。

動作時において、トランジスタQ3のベースは、抵抗R5
およびR6によって分圧された電源電圧によって一定電圧
にバイアスされ、トランジスタQ4のベースおよびトラン
ジスタQ5のベースは抵抗R9,R10および抵抗R12,R13によ
って同一電圧にバイアスされる。

増幅されるべき入力信号は、カップリングコンデンサ
C2を介して、一定電圧にバイアスされたトランジスタQ3
のベースに入力される。これによって、トランジスタQ3
には、ゲートに印加されたバイアス電圧および入力信号
電圧に応じたコレクタ電流が流れる。

DCコントロール電圧が入力されないときには、トラン
ジスタQ4およびQ5のベースが同一電圧にバイアスされて
いるために、トランジスタQ5のエミッタ電流はトランジ
スタQ3のコレクタ電流にのみ依存する。しかし、抵抗R8
を介してDCコントロール電圧がトランジスタQ4のベース
に与えられ、トランジスタQ4のベース電圧とトランジス
タQ5のベース電圧とに差が生じると、この差電圧に応じ
て、トランジスタQ5のエミッタ電流が変化する。

すなわち、DCコントロール電圧が低下すると、トラン
ジスタQ5のベース電圧がトランジスタQ4のベース電圧よ
りも高くなる方向に変化するため、トランジスタQ5がよ
り深い導通状態となり、トランジスタＱのエミッタ電流
が増加する。逆に、DCコントロール電圧が上昇すると、
トランジスタQ5のベース電圧がトランジスタQ4のベース
電圧よりも低くなる方向に変化するため、トランジスタ
Ｑがより深い導通状態となる一方、トランジスタQ5がOF
F状態となる方向に変化し、トランジスタQ5のエミッタ
電流が減少する。トランジスタQ5のエミッタ電流の増加
は、すなわち、電源Vccから抵抗R11を介してトランジス
タQ5のコレクタに流れ込む電流の増加である。したがっ
て、DCコントロール電圧が低いほど、トランジスタQ5の
コレクタから取出される出力信号レベルは上昇する。逆
に、DCコントロール電圧が高いほど、トランジスタQ5の
コレクタから取出される出力信号レベルは低下する。

このように、DCコントロール電圧によって、抵抗R11
に流れる電流が制御されて、このゲイン可変型増幅回路
の出力信号レベルが制御される。つまり、トランジスタ
Q5のコレクタからは、入力信号がDCコントロール電圧お
よび、トランジスタQ4およびQ5のベースに印加されるバ
イアス電圧に応じた増幅率で増幅された信号が出力され
る。したがって、外部からのDCコントロール電圧によっ
て、この回路のゲインを制御することができる。

［発明が解決しようとする課題］ 従来のゲイン可変型増幅回路は、上記のように差動増
幅回路を基本として構成される。このため、従来のゲイ
ン可変型増幅回路は、差動増幅回路を構成する２つのト
ランジスタと、これらのトランジスタのベースにバイア
ス電圧を与えるための抵抗素子と、入力信号を前記２つ
のトランジスタに結合するためのトランジスタと、この
トランジスタのベースをバイアスするための抵抗素子と
を含む多数の回路素子を必要とした。

しかしながら、回路のIC化およびICの低価格化等の観
点から、１つの回路ブロックはできるだけ少ない回路部
品で構成される方が好ましい。特に、ゲイン可変型増幅
回路は、映像機器内の信号処理ICにも頻繁に用いられる
回路であるため、回路素子数の低減が望まれる。

本発明の目的は上記のような課題を解決し、少数の回
路素子で構成された、外部電圧によるゲイン制御の可能
なゲイン可変型増幅回路を提供することである。

［課題を解決するための手段］ 上記のような目的を達成するために本発明に係るゲイ
ン可変型増幅回路は、入力信号を受ける制御端子、第１
の導通端子および第２の導通端子を有するトランジスタ
と、第１の電圧源と第１の導通端子との間に設けられる
第１の抵抗手段と、第２の電圧源と第２の導通端子との
間に設けられる第２の抵抗手段と、電圧を発生する電圧
発生手段と、第２の導通端子と電圧発生手段との間に設
けられる第３の抵抗手段とを備える。そして、トランジ
スタは、電圧発生手段から第３の抵抗手段を介して第２
の導通端子に流入する電流を打消すように動作し、出力
信号は、第１の導通端子から取出される。

［作用］ 上記のように本発明に係るゲイン可変型増幅回路は、
エミッタ接地型増幅回路のような、第１の電圧源と第２
の電圧源との間に設けられて入力信号を制御端子に受
け、第１導通端子から出力信号が取出されるトランジス
タによって構成される増幅回路を基本として構成され
る。

そして、このトランジスタの第２導通端子には、第３
の抵抗手段を介して電圧発生手段が接続され、この電圧
発生手段は、第２導通端子と第２の電圧源との間に流れ
る電流を変化させる。すなわち、電圧発生手段は、第３
の抵抗手段を介してトランジスタの第２導通端子電圧を
変化させようとする電流を生じさせることができる。

第２の電圧源が接地電位を供給するものとすると、ト
ランジスタは、接地側に設けられる第２導通端子の電圧
を一定に保持するように動作する。このため、第３の抵
抗手段を介して、電圧発生手段から第２導通端子へ電流
が流入し、第２導通端子における電圧を変化させると、
この流入してきた電流を打消すように、トランジスタの
第１導通端子に流れる交流電流の大きさが変化する。

したがって、トランジスタの第１導通端子から出力信
号として取出される交流電圧の大きさが変化する。出力
信号として取出される交流電圧の大きさは、電圧発生手
段から第３の抵抗手段を介して流れる電流の大きさを変
えることにより制御する。すなわち、出力信号としての
交流電圧の大きさは、電圧発生手段の電圧の大きさを変
えることにより制御する。

このように、本発明に係るゲイン可変型増幅回路は従
来とは異なり、エミッタ接地型増幅回路のような回路素
子数が少ないことを基本とし、かつ、この増幅回路を構
成するトランジスタの、接地側の導通端子電圧を一定に
保持しようとする動作上の基本的な性質を利用して、電
圧発生手段から第３の抵抗手段を介して第２導通端子に
流入する電流の大きさを変えることにより出力信号の大
きさを制御している。このため、基本となる増幅回路を
構成するトランジスタと、第１の抵抗手段と、第２の抵
抗手段と、第３の抵抗手段と、電圧発生手段という５つ
の素子を基本として、従来よりも少ない回路素子数でゲ
イン可変型増幅回路を構成することができる。

ここで、第３の抵抗手段および電圧発生手段の代わり
に、トランジスタの第２導通端子に、外部からの制御信
号に応答して、第２導通端子と第２の電圧源との間に流
れる電流を変化させる制御用素子を接続することもでき
る。この場合は、外部からの制御信号を変化させること
により、このトランジスタの第２導通端子電圧を変化さ
せようとする電流を生じさせることができる。

第２の電圧源が接地電位を供給するものとすると、こ
のトランジスタは接地側に設けられる第２導通端子の電
圧を一定に保持するように動作する。したがって、外部
からの制御信号によって、このトランジスタの第２導通
端子電圧を変化させるような電流が生じると、この電流
を打消すべく、このトランジスタの第１導通端子に流れ
る交流電流の大きさが変化する。

この結果、このトランジスタの第１導通端子から出力
信号として取出される交流電圧の大きさが変化する。し
たがって、このゲイン可変型増幅回路のゲインは、外部
からの制御信号によって変化され得る。

このように、本発明に係るゲイン可変型増幅回路は従
来と異なり、エミッタ接地型増幅回路のような回路素子
数が少ないことを基本とし、かつ、この増幅回路を構成
するトランジスタの、接地側の導通端子電圧を一定に保
持しようとする動作上の基本的な性質を利用して、出力
信号レベルを外部からの制御信号に応答して変化させる
ように構成される。このため、基本となる増幅回路を構
成するトランジスタと、第１の抵抗手段と、第２の抵抗
手段と、制御用素子という４つの素子を基本として、従
来よりも少ない回路素子数でゲイン可変型増幅回路を構
成することができる。

［実施例］ 第１図は本発明の一実施例を示すゲイン可変型増幅回
路の回路図である。

図を参照して、このゲイン可変型増幅回路は、エミッ
タ接地型増幅回路１を基本に構成される。

増幅回路１は、抵抗R4を介してエミッタ接地されるNP
N型トランジスタQ1と、前記トランジスタQ1のコレクタ
と電源Vccとの間に設けられる抵抗R3と、トランジスタQ
1とベースにバイアス電圧を与えるために抵抗Vccと接地
との間に設けられる、抵抗R1およびR2の直列接続と、カ
ップリングコンデンサC1とを含む。抵抗R1およびR2の接
続点は、トランジスタQ1のベースおよびコンデンサC1に
接続される。コンデンサC1は、増幅されるべき入力信号
をトランジスタQ1のベースに伝達するために設けられ
る。この増幅回路１の出力信号は、トランジスタQ1のコ
レクタから取出される。抵抗R3およびR4の抵抗値を各
々、r3およびr4で表わすと、エミッタ接地型増幅回路１
のゲインは、r3/r4にほぼ等しい。

本実施例のゲイン可変型増幅回路は、上記増幅回路１
と、電源Vccにコレクタを接続されたNPN型トランジスタ
Q2と、抵抗Ｒとを含む。トランジスタQ2のエミッタは、
抵抗Ｒを介して前記トランジスタQ1のエミッタに接続さ
れ、トランジスタQ2にベースにはトランジスタQ1のコレ
クタから取出される出力信号レベルを制御するためのDC
コントロール電圧が与えられる。前記増幅回路１の出力
信号が、このゲイン可変型増幅回路の出力信号である。

以下、本実施例のゲイン可変型増幅回路の動作につい
て第３図を参照しながら説明する。

第３図は、本実施例のゲイン可変型増幅回路の動作を
示す波形図であり、第３図（ａ）はトランジスタQ1のエ
ミッタ電圧の波形図、第３図（ｂ）はトランジスタQ1の
コレクタ電流の波形図、第３図（ｃ）は、トランジスタ
Q1のコレクタ電圧の波形図を各々示す。

動作時において、トランジスタQ1のベースは、抵抗R1
およびR2によって分圧された電源電圧にバイアスされ
る。このようにバイアス電圧を印加されたトランジスタ
Q1のベースに、コンデンサC1を介して入力信号が付与さ
れる。

DCコントロール電圧がトランジスタQ2に付与されなけ
れば、トランジスタQ1のコレクタおよびエミッタに各々
接続される抵抗R3およびR4に入力信号に応じた大きさの
電流が流れる。この結果、トランジスタQ1のコレクタか
らは、入力信号がトランジスタQ1のベースに印加される
バイアス電圧に応じた増幅率r3/r4で増幅された信号が
出力される。

しかし、トランジスタQ1のコレクタ出力はDCコントロ
ール電圧によって以下のように制御される。

入力されたDCコントロール電圧が、トランジスタQ1の
ベースに印加されるバイアス電圧以下のとき、すなわ
ち、トランジスタQ1のエミッタ電圧VE1がトランジスタQ
2のエミッタ電圧VE2以上であるとき、トランジスタQ1の
エミッタから振幅ｖの電圧が出力されると、第３図
（ａ）において波形20で示されるように、トランジスタ
Q1のエミッタ電圧と交流的に同一の波形の電圧がトラン
ジスタQ2のエミッタから出力される。したがって、この
ときには、トランジスタQ1のコレクタ電流Ｉ_cは第３図
（ｂ）において波形25で示されるように、トランジスタ
Q2のエミッタ電圧VE2と同一の波形を示す。トランジス
タQ1のコレクタ電圧は、抵抗R3の一端より取出されるた
め、トランジスタQ1のコレクタ電圧の波形は第３図
（ｃ）において波形30で示されるように、コレクタ電流
Ｉ_cと逆位相となる。

このような状態から、DCコントロール電圧を上昇させ
ていくと、トランジスタQ1のベース電圧がDCコントロー
ル電圧以下となるため、トランジスタQ2がON状態とな
る。これによって、トランジスタQ1のエミッタ電圧VE1
が、トランジスタQ2のエミッタ電圧VE2以下となるよう
な入力信号レベルにおいては、トランジスタQ2のエミッ
タから抵抗Ｒを介して、トランジスタQ1のエミッタ抵抗
R4に電流が流れる。このため、トランジスタQ2のエミッ
タ電圧VE2は、トランジスタQ1のエミッタ電圧VE1の或る
レベル以下をクリップされたものとなる。すなわち、ト
ランジスタQ2のエミッタ電圧VE2の波形は、第３図
（ａ）において波形21で示されるように、トランジスタ
Q1のエミッタ電圧VE1の波形（図中、破線で示す）から
前記或るレベル以下の部分を除去された形を示す。

トランジスタQ2のエミッタ電圧VE2がトランジスタQ1
のエミッタ電圧VE1よりも高いときには、トランジスタQ
1のエミッタから抵抗R4に流れる電流が増加し、トラン
ジスタQ1のエミッタ電圧を上昇させるようとする。しか
し、トランジスタQ1は常にそのエミッタ電圧を一定に保
持するように動作する。このため、トランジスタQ1は、
トランジスタQ2のエミッタ電圧VE2が、トランジスタQ1
のエミッタ電圧VE1よりも高くなると、トランジスタQ1
のエミッタ電圧上昇を妨げるように、トランジスタQ2の
エミッタから抵抗R4を介して接地に流れ込む電流を打消
す方向の電流を増加させるように動作する。すなわち、
トランジスタQ1のコレクタから抵抗R3に流れ出る方向の
電流が増加する。したがって、トランジスタQ2のエミッ
タ電圧が第３図（ａ）において波形21で示されるような
場合には、トランジスタQ1のコレクタ電流は、第３図
（ｂ）において波形26で示されるように、トランジスタ
Q2のエミッタ電圧VE2がトランジスタQ1のエミッタ電圧V
E1よりも高くなる部分において、負方向に増大する。し
たがって、トランジスタQ1のコレクタ電圧は、第３図
（ｃ）において波形31で示されるように、コレクタ電流
Ｉ_cの負方向への増大に対応して正方向に増大する。

DCコントロール電圧が上昇するほどトランジスタQ1の
ベース電圧とDCコントロール電圧との差は大きくなるた
め、DCコントロール電圧の上昇に伴なって、トランジス
タQ2のエミッタ電圧VE2がトランジスタQ1のエミッタ電
圧VE1よりも高くなる入力信号レベルが高くなる。した
がって、第３図（ａ）において波形22〜24で示されるよ
うに、DCコントロール電圧の上昇に伴なって、トランジ
スタQ2のエミッタ電圧VE2は、高いレベルまでクリップ
される。したがって、第３図（ｂ）において波形27〜29
で示されるように、DCコントロール電圧が上昇するほ
ど、トランジスタQ1のコレクタに流れる電流が増大す
る、入力信号のレベル範囲が広がりトランジスタQ1のコ
レクタ電流Icの振幅は大きくなる。これに追従して、こ
のゲイン可変型増幅回路の出力信号であるトランジスタ
Q1のコレクタ電圧の振幅も第３図（ｃ）において波形32
〜34で示されるように大きくなる。すなわち、DCコント
ロール電圧が高いほど、このゲイン可変型増幅回路のゲ
インが上昇して、トランジスタQ1のベースに与えられた
入力信号の交流成分は大きく増幅される。したがって、
DCコントロール電圧を制御することによって、このゲイ
ン可変型増幅回路の出力信号レベルを制御することがで
きる。

今、トランジスタQ1のエミッタ電圧VE1の振幅はｖで
あるから、トランジスタQ1のエミッタ抵抗R4にトランジ
スタQ2のエミッタから抵抗Ｒを介して流れ込む交流電流
の最大値ｉは、抵抗Ｒの抵抗値をｒで表わすと、v/rで
表される。一方、トランジスタQ1のコレクタ電流は、ト
ランジスタQ2のエミッタからトランジスタQ1のエミッタ
抵抗R4に流れ込む電流分だけ増加し、その増加分だけト
ランジスタQ1のコレクタ電圧の振幅（出力信号の振幅）
が、トランジスタQ2から抵抗R4に流れ込む電流がない場
合よりも増大する。したがって、DCコントロール電圧に
よって制御可能な、このゲイン可変型増幅回路の電圧ゲ
インは、トランジスタQ1のコレクタ抵抗R3の抵抗値をr3
で表わすと、v/r×r3で表わされる。

このように、本実施例では、入力信号を増幅するトラ
ンジスタのエミッタに流れ込む電流を制御することによ
って、出力信号のゲイン制御が行なわれる。このため、
DCコントロール電圧をゲートに受ける１個のトランジス
タを抵抗素子を介して、従来のエミッタ接地型増幅回路
に付加するだけで、すなわち、従来よりも少ない回路素
子でDCコントロール電圧によるゲイン制御の可能な増幅
回路が実現される。

第２図は本発明の他の実施例によるゲイン可変型増幅
回路の回路図である。このゲイン可変型増幅回路は、入
力信号を、所望の期間においてのみ外部電圧に応じた増
幅率で増幅することができる。

第２図を参照して、このゲイン可変型増幅回路は、上
記実施例のゲイン可変型増幅回路を構成する回路素子に
加えて、DCコントロール電圧を受けるトランジスタQ2の
ベースに接続されるダイオードＤを含む。

ダイオードＤは、アノードをトランジスタQ2のベース
に接続され、カソードに前記パルス信号を受ける。した
がって、前記パルス信号が“L"レベルであるときにの
み、ダイオードＤは導通して、トランジスタQ2のベース
電圧を、DCコントロール電圧にかかわらず“L"レベルに
強制する。このため、DCコントロール電圧にかかわらず
トランジスタQ2はOFF状態となり、エミッタ接地型増幅
回路１は、動作上、DCコントロール電圧と切離される。
したがって、パルス信号が“L"である期間にはDCコント
ロール電圧によって、このゲイン可変型増幅回路のゲイ
ンを制御することはできなくなる。

パルス信号が“H"である期間には、ダイオードＤがOF
F状態となるため、DCコントロール電圧は、トランジス
タQ2のベースに伝達される。したがって、この期間に
は、トランジスタQ1およびQ2が先の実施例の場合と同様
の動作を行ない、DCコントロール電圧によるゲイン制御
が行なわれる。

このように、本実施例ではDCコントロール電圧をトラ
ンジスタQ2に与える期間をダイオードＤを用いて限定す
ることによって、外部電圧によるゲイン制御を所望の期
間だけ行なうことを可能とした。

［発明の効果］ 以上のように本発明によれば、従来より用いられてい
る単純な構成のエミッタ接地型の増幅回路に、たとえ
ば、抵抗を介して１個のトランジスタを接続するだけの
構成でゲイン可変型増幅回路を構成することができる。
このため、従来よりも少ない回路素子で構成されたゲイ
ン可変型増幅回路を提供でき、結果として、従来よりも
安価にゲイン可変型増幅回路を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のゲイン可変型増幅回路の回
路図、第２図は本発明の他の実施例のゲイン可変型増幅
回路の回路図、第３図は第１図および第２図に示される
ゲイン可変型増幅回路の動作を説明するための波形図、
第４図は従来のゲイン可変型増幅回路の回路図である。 図において、１はエミッタ接地型増幅回路、Q1〜Q5はNP
N型トランジスタ、ＲおよびR1〜R13は抵抗、C1およびC2
はコンデンサ、Ｄはダイオードである。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力信号を受ける制御端子と、第１の導通
   端子と、第２の導通端子とを有するトランジスタと、 第１の電圧源と、前記第１の導通端子との間に設けられ
   る第１の抵抗手段と、 第２の電圧源と、前記第２の導通端子との間に設けられ
   る第２の抵抗手段と、 電圧を発生する電圧発生手段と、 前記第２の導通端子と、前記電圧発生手段との間に設け
   られる第３の抵抗手段とを備え、 前記トランジスタは、前記電圧発生手段から前記第３の
   抵抗手段を介して前記第２の導通端子に流入する電流を
   打ち消すように動作し、 出力信号は、前記第１の導通端子から取出される、ゲイ
   ン可変型増幅回路。