JPS5852730Y2 - 増幅器のバイアス調整回路 - Google Patents
増幅器のバイアス調整回路Info
- Publication number
- JPS5852730Y2 JPS5852730Y2 JP1976103341U JP10334176U JPS5852730Y2 JP S5852730 Y2 JPS5852730 Y2 JP S5852730Y2 JP 1976103341 U JP1976103341 U JP 1976103341U JP 10334176 U JP10334176 U JP 10334176U JP S5852730 Y2 JPS5852730 Y2 JP S5852730Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- transistor
- circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅器のバイアス電流を電源電圧の変化とは無
関係に一定とする為の増幅器のバイアス調整回路に関し
、特に電源電圧の実効電圧を低下させること無く増幅器
の高性能、高安定化を計ることの出来るバイアス調整回
路に関する。
関係に一定とする為の増幅器のバイアス調整回路に関し
、特に電源電圧の実効電圧を低下させること無く増幅器
の高性能、高安定化を計ることの出来るバイアス調整回
路に関する。
増幅器においては電源電圧が変化するとバイアス電圧が
前記電源電圧に応じて変化し、緒特性の劣化を招くとい
う欠点を有する。
前記電源電圧に応じて変化し、緒特性の劣化を招くとい
う欠点を有する。
例えば第1図に示す2段直結型増幅器は、第1トランジ
スタ1と第2トランジスタ2と、該第2トランジスタ2
のエミツタから前記第1トランジスタ10ベースへ負帰
還を施す為の第1及び第2抵抗3及び4を有し、その出
力端子5に得られる電圧■。
スタ1と第2トランジスタ2と、該第2トランジスタ2
のエミツタから前記第1トランジスタ10ベースへ負帰
還を施す為の第1及び第2抵抗3及び4を有し、その出
力端子5に得られる電圧■。
は、となる。
しかして前記VBEIは、第1トランジスタ1のコレク
タ電流1cに応じて変化し、該コレクタ電流1cは電源
電圧Vccの変化に応じて次式の如く変化する。
タ電流1cに応じて変化し、該コレクタ電流1cは電源
電圧Vccの変化に応じて次式の如く変化する。
従って第1図に示す如き2段直結型増幅器をAMラジオ
受信機の中間周波増幅回路に使用し、後段に検波回路や
AGC回路を接続すると出力電圧Voの変化により後段
回路が悪影響を受けるとイウ欠点を有する。
受信機の中間周波増幅回路に使用し、後段に検波回路や
AGC回路を接続すると出力電圧Voの変化により後段
回路が悪影響を受けるとイウ欠点を有する。
又、第1トランジスタ1のコレクタ電流Icの変化は直
接利得の変化となって現われ、負帰還が施こされている
場合でも開放利得の変化は好ましくなく、系の安定度を
損う等の欠点を有する。
接利得の変化となって現われ、負帰還が施こされている
場合でも開放利得の変化は好ましくなく、系の安定度を
損う等の欠点を有する。
第1図の回路は電源電圧の変化に非常に弱いものである
が、電源電圧の変化に対してバイアスを一定とする一方
法として定電圧回路を用いる方法がある。
が、電源電圧の変化に対してバイアスを一定とする一方
法として定電圧回路を用いる方法がある。
しかしながら、定電圧回路を用いる方法においては実質
的な電源電圧(実効電圧)が低くなり、特に電源電圧が
十分に高くとれないような場合には、出力ダイナミンク
レンジの縮小、利得の低下等を招くという欠点を生じる
。
的な電源電圧(実効電圧)が低くなり、特に電源電圧が
十分に高くとれないような場合には、出力ダイナミンク
レンジの縮小、利得の低下等を招くという欠点を生じる
。
本考案は上述の点に鑑み成されたもので、増幅器のバイ
アス電流を定電圧回路を用いること無く安定化せんとす
るものである。
アス電流を定電圧回路を用いること無く安定化せんとす
るものである。
以下本考案の一実施例に基き、図面を参照しながら説明
する。
する。
第2図において、7は2段直結型増幅器で第1及び第2
トランジスタ8及び9と、第1及び第2帰還抵抗10及
び11と、前記第1トランジスタ8のコレクタ抵抗12
とから放る。
トランジスタ8及び9と、第1及び第2帰還抵抗10及
び11と、前記第1トランジスタ8のコレクタ抵抗12
とから放る。
13は第1電流回路で、PNPトランジスタ14と、該
トランジスタ14のエミツタと電源15との間に接続さ
れたエミツタ抵抗16と、前記PNPトランジスタ14
のベースと前記電源15との間に接続された第1及び第
2ダイオード17及び18とから成る。
トランジスタ14のエミツタと電源15との間に接続さ
れたエミツタ抵抗16と、前記PNPトランジスタ14
のベースと前記電源15との間に接続された第1及び第
2ダイオード17及び18とから成る。
19は第2電流回路で、NPNPNPランジスタと、該
トランジスタ200ベースとアース間に接続された第3
ダイオード21と、前記PNPトランジスタ140ベー
スと前記NPNトランジスタ200ペースとの間に直列
接続された抵抗22とn個のダイオード23とから成る
。
トランジスタ200ベースとアース間に接続された第3
ダイオード21と、前記PNPトランジスタ140ベー
スと前記NPNトランジスタ200ペースとの間に直列
接続された抵抗22とn個のダイオード23とから成る
。
しかして、前記2段直結型増幅器7は、従来から一般に
用いられているもので、第1トランジスタ80ベースに
入力信号を印加し、第2トランジスタ9のエミツタから
出力信号を取り出すとともに、第1及び第2帰還抵抗1
0及び11によって第1トランジスタ8のベースに負帰
還を施すものである。
用いられているもので、第1トランジスタ80ベースに
入力信号を印加し、第2トランジスタ9のエミツタから
出力信号を取り出すとともに、第1及び第2帰還抵抗1
0及び11によって第1トランジスタ8のベースに負帰
還を施すものである。
いま、n個のダイオード23に流れる電流をIdとすれ
ば、該Idは、 となる。
ば、該Idは、 となる。
又、ダイオード21とNPN)ランジスタ20との関係
を集積回路化により前記NPNトランジスタ20のコレ
クタ電流Ic2がとなるように設定すれば前記コレクタ
電流Ic2は、 となる。
を集積回路化により前記NPNトランジスタ20のコレ
クタ電流Ic2がとなるように設定すれば前記コレクタ
電流Ic2は、 となる。
一方、PNPトランジスタ14のコレクタ電流■c1は
、 となり、従って第1電流回路13と第2電流回路19の
接続点Aから2段直結型増幅器7の第1トラスジスタ8
のコレクタに供給される差電流Isは、 となる。
、 となり、従って第1電流回路13と第2電流回路19の
接続点Aから2段直結型増幅器7の第1トラスジスタ8
のコレクタに供給される差電流Isは、 となる。
2段直結型増幅器7の第1トランジスタ8のバイアス電
流は、該第1トランジスタ8のコレクタより供給され、
前記バイアス電流は、コレクタ抵抗12を介して電源1
5より供給される第1電流Itと前記A点から供給され
る差電流Isとの和電流である。
流は、該第1トランジスタ8のコレクタより供給され、
前記バイアス電流は、コレクタ抵抗12を介して電源1
5より供給される第1電流Itと前記A点から供給され
る差電流Isとの和電流である。
従って前記第1トランジスタ8のコレクタ電流なIcと
すれば、 となる。
すれば、 となる。
ここで、電源電圧の変化によるIcの変化量点Icを求
めると、第(8)式より となる。
めると、第(8)式より となる。
目的とするところは前記変化量△Icm1
を小とすることであり、その為、1コ□=πJと設定す
る。
る。
従って第(9)式は、となる。
第(10)式におけるR1□及びR12は、十分に大き
く従って△IcζOとなりIcを電源電圧の変化にもか
かわらず一定とすることが出来る。
く従って△IcζOとなりIcを電源電圧の変化にもか
かわらず一定とすることが出来る。
上述の如く、電源電圧Vccが変化しても、第1トラン
ジスタ8のコレクタ電源Icは一定に保たれるので、開
放利得の変化及び出力電圧voの電源電圧Vccに係る
変化を防止することが出来る。
ジスタ8のコレクタ電源Icは一定に保たれるので、開
放利得の変化及び出力電圧voの電源電圧Vccに係る
変化を防止することが出来る。
第3図は本考案に係る第2図の回路を定性的に説明する
為の特性図で、図において一点鎖線イは電源からコレク
タ抵抗12を介して供給される第1電流Itの電源電圧
Vccに関する変化を示し電源電圧が上昇すると前記第
1電流Itは増加する。
為の特性図で、図において一点鎖線イは電源からコレク
タ抵抗12を介して供給される第1電流Itの電源電圧
Vccに関する変化を示し電源電圧が上昇すると前記第
1電流Itは増加する。
点線口は差電流Isの電源電圧Vccに関する変化を示
し、電源電圧が上昇すると差電流Isは減少し、その変
化量は前記第1電流Itの変化量と等しい。
し、電源電圧が上昇すると差電流Isは減少し、その変
化量は前記第1電流Itの変化量と等しい。
実線ハは第1トランジスタ8のコレクタ電流Icと電源
電圧Vccとの関係を示し、図から明らかな如く、コレ
クタ電流Icは電源電圧の変化に無関係に略一定の値を
保持する。
電圧Vccとの関係を示し、図から明らかな如く、コレ
クタ電流Icは電源電圧の変化に無関係に略一定の値を
保持する。
実線二は、出力電圧voと電源電圧Vccとの関係を示
し、前記出力電圧■oも電源電圧の変化とは無関係に略
一定の値を保持する。
し、前記出力電圧■oも電源電圧の変化とは無関係に略
一定の値を保持する。
第1図に示す従来回路においては、電源電圧Vccの初
期設定を行い出力電圧■oを所定の値に定め、コレクタ
抵抗6の値を設定すると、第1トランジスタ1の初期コ
レクタ電流が固定されてしま〜明白に選択出来ないが、
本考案に係る第2図の実施例においては、PNP)ラン
ジスタ14のエミンタ抵抗16の値を変えることにより
差電流Isを自由に設定出来、従って第1トランジスタ
8のコレクタ電流の初期値が自由に設定出来るので、2
段直結型増幅器7の開放利得を自由に増減することが出
来る。
期設定を行い出力電圧■oを所定の値に定め、コレクタ
抵抗6の値を設定すると、第1トランジスタ1の初期コ
レクタ電流が固定されてしま〜明白に選択出来ないが、
本考案に係る第2図の実施例においては、PNP)ラン
ジスタ14のエミンタ抵抗16の値を変えることにより
差電流Isを自由に設定出来、従って第1トランジスタ
8のコレクタ電流の初期値が自由に設定出来るので、2
段直結型増幅器7の開放利得を自由に増減することが出
来る。
その為前記2段直結型増幅器7の閉ループ利得を高くし
たり、負帰還量を多くして歪率の改善を計ったりするこ
とが可能である。
たり、負帰還量を多くして歪率の改善を計ったりするこ
とが可能である。
又、第2図における保護抵抗24は、増幅回路の動作に
影響のない程度に低い電源電圧における異常動作を防止
する為のもので、第1ダイオード1Tに並列に接続され
、電源電圧が減少し、NPNトランジスタ20が非導通
になった時、第1ダイオード17をバイパスして前記P
NP トランジスタ14の導通を防止し、Icl共0と
するものである。
影響のない程度に低い電源電圧における異常動作を防止
する為のもので、第1ダイオード1Tに並列に接続され
、電源電圧が減少し、NPNトランジスタ20が非導通
になった時、第1ダイオード17をバイパスして前記P
NP トランジスタ14の導通を防止し、Icl共0と
するものである。
以上述べた如く、本考案に係る増幅器のバイアス調整回
路は、電源電圧の変化に無関係に増幅器のバイアス電流
を一定とすることが出来るもので、実効電源電圧を低下
させること無く作用し、増幅器の安定性を高めることが
出来る優れたものである。
路は、電源電圧の変化に無関係に増幅器のバイアス電流
を一定とすることが出来るもので、実効電源電圧を低下
させること無く作用し、増幅器の安定性を高めることが
出来る優れたものである。
第1図は従来例を示す回路図、第2図は本考案の一実施
例を示す回路図、及び第3図は第2図に示す実施例の特
性を示す特性図である。 主な図番の説明、7・・・・・・2段直結型増幅器、1
3・・・・・・第1電流回路、19・・・・・・第2電
源回路。
例を示す回路図、及び第3図は第2図に示す実施例の特
性を示す特性図である。 主な図番の説明、7・・・・・・2段直結型増幅器、1
3・・・・・・第1電流回路、19・・・・・・第2電
源回路。
Claims (1)
- 工□ンタ接地型のトランジスタと、該トランジスタのコ
レクタ電流を供給する手段とを備える増幅器に対し、前
記コレクタ電流が電源電圧の変動により変化するのを防
止する為の回路であって、電源電圧の変動に対して略一
定の出力電流を発生することの出来る第1電流回路と、
電源電圧の変化に応じて変化する出力電流を発生する第
2電流回路とから戒り、前記第1電流回路の出力電流と
第2電流回路の出力電流との差電流を前記トランジスタ
のコレクタに供給することによって、前記増幅器のバイ
アス電流を電源電圧の変化とは無関係に一定とすること
を特徴とする増幅器のバイアス調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976103341U JPS5852730Y2 (ja) | 1976-07-30 | 1976-07-30 | 増幅器のバイアス調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976103341U JPS5852730Y2 (ja) | 1976-07-30 | 1976-07-30 | 増幅器のバイアス調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5320840U JPS5320840U (ja) | 1978-02-22 |
JPS5852730Y2 true JPS5852730Y2 (ja) | 1983-12-01 |
Family
ID=28713507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1976103341U Expired JPS5852730Y2 (ja) | 1976-07-30 | 1976-07-30 | 増幅器のバイアス調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5852730Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132248A (ja) * | 1974-09-13 | 1976-03-18 | Alps Electric Co Ltd |
-
1976
- 1976-07-30 JP JP1976103341U patent/JPS5852730Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132248A (ja) * | 1974-09-13 | 1976-03-18 | Alps Electric Co Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPS5320840U (ja) | 1978-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404585A (en) | Power detector that employs a feedback circuit to enable class B operation of a detector transistor | |
US4760347A (en) | Controlled-output amplifier and power detector therefor | |
US5162678A (en) | Temperature compensation control circuit for exponential gain function of an agc amplifier | |
US4652144A (en) | Temperature sensing semiconductor circuit | |
US4495429A (en) | Limiter amplifier | |
US4492926A (en) | Amplitude modulation detector | |
US7292104B1 (en) | Variable gain amplifier | |
JPH0451721A (ja) | 温度補償型レベル検出器 | |
JPS5852730Y2 (ja) | 増幅器のバイアス調整回路 | |
JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
JPH0141045B2 (ja) | ||
US20050225394A1 (en) | Automatic current reduction biasing technique for RF amplifier | |
JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
JPH03228409A (ja) | 高周波電力増幅器 | |
JPS59172819A (ja) | 利得可変増幅器 | |
JPS6246326Y2 (ja) | ||
JPS625538B2 (ja) | ||
JP2722769B2 (ja) | 利得制御回路 | |
JPH0535606B2 (ja) | ||
JPH057886B2 (ja) | ||
JP2532900Y2 (ja) | リミッタ回路 | |
JPH0241931Y2 (ja) | ||
JPS628989B2 (ja) | ||
JPS624886B2 (ja) | ||
JPH0218705Y2 (ja) |