JPH0321065Y2 - - Google Patents
Info
- Publication number
- JPH0321065Y2 JPH0321065Y2 JP1984165025U JP16502584U JPH0321065Y2 JP H0321065 Y2 JPH0321065 Y2 JP H0321065Y2 JP 1984165025 U JP1984165025 U JP 1984165025U JP 16502584 U JP16502584 U JP 16502584U JP H0321065 Y2 JPH0321065 Y2 JP H0321065Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- agc
- output terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、電子機器における増幅回路に係り、
特に該増幅回路の入力信号の大小に対して自動的
に利得を制御するAGC回路を備えた同回路に関
する。
特に該増幅回路の入力信号の大小に対して自動的
に利得を制御するAGC回路を備えた同回路に関
する。
(ロ) 従来の技術
一般に低周波増幅回路の如く、増幅器は、その
出力端から入力端に対し、前記増幅器の出力信号
のレベル(振幅)を検出するAGC検波回路と、
該検波回路の出力レベルに応じてAGC駆動回路
を動作させ、これにより前記増幅器の利得を自動
的に制御するAGCループが設けられている。
出力端から入力端に対し、前記増幅器の出力信号
のレベル(振幅)を検出するAGC検波回路と、
該検波回路の出力レベルに応じてAGC駆動回路
を動作させ、これにより前記増幅器の利得を自動
的に制御するAGCループが設けられている。
その一例として東京三洋電機(株)半導体事業部発
行の「三洋半導体ニユーズ」No.1139Aに掲載され
ているIC,LA7040の応用回路例が上げられ、要
部を第2図に示す。
行の「三洋半導体ニユーズ」No.1139Aに掲載され
ているIC,LA7040の応用回路例が上げられ、要
部を第2図に示す。
第2図において、1は増幅器、2はコンデン
サ、3,4及びダイオード5,6より成るAGC
検波回路、7はAGC駆動回路、8は入力端子、
9は出力端子を示し、入力端子8に入力信号を加
えると、増幅器1にて入力信号は増幅され、出力
端子9から出力信号が得られる。
サ、3,4及びダイオード5,6より成るAGC
検波回路、7はAGC駆動回路、8は入力端子、
9は出力端子を示し、入力端子8に入力信号を加
えると、増幅器1にて入力信号は増幅され、出力
端子9から出力信号が得られる。
このとき入力信号のレベルの大小に応じて
AGC検波回路2のコンデンサ3,4及びダイオ
ード5,6によつて倍圧整流し、AGC駆動回路
7により前記増幅器1に帰還を施し、その利得制
御を行い、例えばテープレコーダの音声記録時は
記録信号レベル(録音レベル)を一定範囲内にす
るため、ALC(自動レベルコントロール)と呼ば
れるレベル制御が行われ、前述の様に帰還ループ
が構成されている。
AGC検波回路2のコンデンサ3,4及びダイオ
ード5,6によつて倍圧整流し、AGC駆動回路
7により前記増幅器1に帰還を施し、その利得制
御を行い、例えばテープレコーダの音声記録時は
記録信号レベル(録音レベル)を一定範囲内にす
るため、ALC(自動レベルコントロール)と呼ば
れるレベル制御が行われ、前述の様に帰還ループ
が構成されている。
ところが、前記構成では、AGC検波回路2は
増幅器1との直流阻止(DCカツト)のためにコ
ンデンサ3がカツプリングコンデンサとして働く
よう接続しなければならず、特に増幅器1と
AGC検波回路2と、AGC駆動段7とをIC(集積
回路)化する場合、前記コンデンサ3を接続する
ための外部端子が必要となり、所謂ピンが増加し
てしまう。
増幅器1との直流阻止(DCカツト)のためにコ
ンデンサ3がカツプリングコンデンサとして働く
よう接続しなければならず、特に増幅器1と
AGC検波回路2と、AGC駆動段7とをIC(集積
回路)化する場合、前記コンデンサ3を接続する
ための外部端子が必要となり、所謂ピンが増加し
てしまう。
(ハ) 考案が解決しようとする問題点
前述の様に従来は、AGC検波回路に設けたコ
ンデンサを接続するために、IC化の際のピン数
の増加及び部品点数の増加が免れず、従つてIC
のコストアツプにつながる欠点となつていた。
ンデンサを接続するために、IC化の際のピン数
の増加及び部品点数の増加が免れず、従つてIC
のコストアツプにつながる欠点となつていた。
(ニ) 問題点を解決するための手段
本考案はAGC検波回路の入力端に増幅器の出
力端を直流的に結合するため、増幅器に差動増幅
器を設け、その一方の入力端に入力信号を加え、
他方の入力端に定電流源を接続し、更に比較器の
一方の入力端を、前記定電流源に一端が接続され
た抵抗の他端を接続し、かつ前記増幅器の増幅ト
ランジスタの出力端を接続し前記比較器の他方の
入力端は定電流回路より成る基準電圧源を接続
し、増幅器の出力端とAGC検波回路とを直流的
に結合可能となし、ピン数の減少と部品点数の減
少を図る。
力端を直流的に結合するため、増幅器に差動増幅
器を設け、その一方の入力端に入力信号を加え、
他方の入力端に定電流源を接続し、更に比較器の
一方の入力端を、前記定電流源に一端が接続され
た抵抗の他端を接続し、かつ前記増幅器の増幅ト
ランジスタの出力端を接続し前記比較器の他方の
入力端は定電流回路より成る基準電圧源を接続
し、増幅器の出力端とAGC検波回路とを直流的
に結合可能となし、ピン数の減少と部品点数の減
少を図る。
(ホ) 作 用
前述の構成に伴つて増幅器の出力端とAGC検
波回路は直流的に結合可能となり、従来のAGC
検波回路の直流阻止用のコンデンサは不要とな
り、これと同時にIC化の場合の端子ピンは省略
できる。
波回路は直流的に結合可能となり、従来のAGC
検波回路の直流阻止用のコンデンサは不要とな
り、これと同時にIC化の場合の端子ピンは省略
できる。
(ヘ) 実施例
図面に従つて本考案を説明すると、第1図は本
考案の増幅回路を示す回路図、第3図は本考案の
同回路の入力レベル対出力レベルを示す特性図、
第4図は本考案の同回路及び従来の同回路の周囲
温度に対する出力レベルを示す特性図である。次
に図面において、10は入力トランジスタ11、
差動対トランジスタ12,13、カレントミラー
用トランジスタ14,15,16,17、増幅ト
ランジスタ18,19,20、定電流源21,2
2、直列抵抗23を有する増幅器、24は比較用
トランジスタ25,26、カレントミラー用トラ
ンジスタ27,28,29,30、検波出力トラ
ンジスタ31検波出力を平滑する検波出力用コン
デンサ32、定電流駆動トランジスタ33、温度
補償用ダイオード34を有するAGC検波回路、
35はAGC増幅トランジスタ36,37及びカ
レントミラー用トランジスタ38,39を有する
AGC駆動段である。
考案の増幅回路を示す回路図、第3図は本考案の
同回路の入力レベル対出力レベルを示す特性図、
第4図は本考案の同回路及び従来の同回路の周囲
温度に対する出力レベルを示す特性図である。次
に図面において、10は入力トランジスタ11、
差動対トランジスタ12,13、カレントミラー
用トランジスタ14,15,16,17、増幅ト
ランジスタ18,19,20、定電流源21,2
2、直列抵抗23を有する増幅器、24は比較用
トランジスタ25,26、カレントミラー用トラ
ンジスタ27,28,29,30、検波出力トラ
ンジスタ31検波出力を平滑する検波出力用コン
デンサ32、定電流駆動トランジスタ33、温度
補償用ダイオード34を有するAGC検波回路、
35はAGC増幅トランジスタ36,37及びカ
レントミラー用トランジスタ38,39を有する
AGC駆動段である。
第1図の動作について説明すると、入力端子8
に入力信号を加え、入力トランジスタ11、差動
対トランジスタ12,13、増幅トランジスタ1
8,19,20を経て、結合コンデンサ40を介
して出力端子9から出力信号を導出する。このと
き増幅器10の出力端における直流電圧は抵抗4
1及びカレントミラー用トランジスタ16を電流
源とするトランジスタ17による定電流(I)と
直流抵抗23の電圧降下(IRS)と、入力トラン
ジスタ11及び差動対トランジスタ12,13に
より定まるトランジスタの立ち上がり電圧によつ
て設定され、AGC検波回路24の比較器を構成
する比較用トランジスタ25のベースに加わり、
これが該トランジスタ25のベースバイアスとな
る。前記Rsは直列抵抗23の抵抗値を示す。
に入力信号を加え、入力トランジスタ11、差動
対トランジスタ12,13、増幅トランジスタ1
8,19,20を経て、結合コンデンサ40を介
して出力端子9から出力信号を導出する。このと
き増幅器10の出力端における直流電圧は抵抗4
1及びカレントミラー用トランジスタ16を電流
源とするトランジスタ17による定電流(I)と
直流抵抗23の電圧降下(IRS)と、入力トラン
ジスタ11及び差動対トランジスタ12,13に
より定まるトランジスタの立ち上がり電圧によつ
て設定され、AGC検波回路24の比較器を構成
する比較用トランジスタ25のベースに加わり、
これが該トランジスタ25のベースバイアスとな
る。前記Rsは直列抵抗23の抵抗値を示す。
一方比較用トランジスタ26のベースは前記ト
ランジスタ25と同様に抵抗41、トランジスタ
16を同一電流源となるトランジスタ33による
定電流(I0)をトランジスタ29,30を介して
ベース抵抗45における電圧降下IORBと、温度
補償用ダイオード34をバイアスとして与える。
ここでRBは前記ベース抵抗45の値を示す。
ランジスタ25と同様に抵抗41、トランジスタ
16を同一電流源となるトランジスタ33による
定電流(I0)をトランジスタ29,30を介して
ベース抵抗45における電圧降下IORBと、温度
補償用ダイオード34をバイアスとして与える。
ここでRBは前記ベース抵抗45の値を示す。
第3図は第1図の入力−出力特性を示す。
AGCループは増幅器10への入力レベルViから
動作し始め、増幅器10の出力レベルはほぼ一定
となり、このAGCの動作開始レベルは、AGC検
波回路24に設けた比較用トランジスタ25のオ
フセツトレベルにより行つている。このオフセツ
トレベルは、トランジスタ25のベースに所定レ
ベルVi以上の信号が加わつたときにトランジス
タ25が動作を開始するようにしているが、オフ
セツトの設定の仕方は、トランジスタ17,33
の定電流値及び抵抗23,45の抵抗値を同等に
して、比較用トランジスタ25,26のベース電
位を等しく、エミツタ抵抗42,43の各値RE1
及びRE2をRE1>RE2に設定し、該比較用トランジ
スタ25のエミツタ電位をトランジスタ26のエ
ミツタ電位よりも高くしておけば、AGCの動作
開始レベルを前記トランジスタ25のベースより
も高くすることができ、従つて前記抵抗42,4
3の抵抗値(R7及びR8)の選び方により、AGC
レベルの設定が可能となる。
AGCループは増幅器10への入力レベルViから
動作し始め、増幅器10の出力レベルはほぼ一定
となり、このAGCの動作開始レベルは、AGC検
波回路24に設けた比較用トランジスタ25のオ
フセツトレベルにより行つている。このオフセツ
トレベルは、トランジスタ25のベースに所定レ
ベルVi以上の信号が加わつたときにトランジス
タ25が動作を開始するようにしているが、オフ
セツトの設定の仕方は、トランジスタ17,33
の定電流値及び抵抗23,45の抵抗値を同等に
して、比較用トランジスタ25,26のベース電
位を等しく、エミツタ抵抗42,43の各値RE1
及びRE2をRE1>RE2に設定し、該比較用トランジ
スタ25のエミツタ電位をトランジスタ26のエ
ミツタ電位よりも高くしておけば、AGCの動作
開始レベルを前記トランジスタ25のベースより
も高くすることができ、従つて前記抵抗42,4
3の抵抗値(R7及びR8)の選び方により、AGC
レベルの設定が可能となる。
そこで前記増幅器10により増幅された出力信
号が所定レベル以上に達すると、比較用トランジ
スタ25が動作を開始して、トランジスタ27,
28を介してトランジスタ31のエミツタに半波
整流された波形の信号が出力され、平滑用コンデ
ンサ32により、直流電圧に変換され、トランジ
スタ36を動作させて、トランジスタ38,39
を介してトランジスタ37のベースを制御し、ト
ランジスタ37のベース電位に応じて該トランジ
スタ37のオン抵抗が大小変化し、増幅器1の入
力信号レベルを、該増幅器1の出力信号レベルが
一定になるように自動的に制御する。
号が所定レベル以上に達すると、比較用トランジ
スタ25が動作を開始して、トランジスタ27,
28を介してトランジスタ31のエミツタに半波
整流された波形の信号が出力され、平滑用コンデ
ンサ32により、直流電圧に変換され、トランジ
スタ36を動作させて、トランジスタ38,39
を介してトランジスタ37のベースを制御し、ト
ランジスタ37のベース電位に応じて該トランジ
スタ37のオン抵抗が大小変化し、増幅器1の入
力信号レベルを、該増幅器1の出力信号レベルが
一定になるように自動的に制御する。
この結果第3図の特性となるが、本考案回路
は、増幅器10の入力トランジスタのベース・エ
ミツタ立上り電圧(VBE)によるAGC検波回路2
4の比較用トランジスタ25,26の温度特性を
ダイオード44によつて改善(温度補償)してい
るので、第4図に示す如く従来の温度補償を行つ
ていない増幅回路を用いた例による破線の特性に
比し、実線の特性に改善される。
は、増幅器10の入力トランジスタのベース・エ
ミツタ立上り電圧(VBE)によるAGC検波回路2
4の比較用トランジスタ25,26の温度特性を
ダイオード44によつて改善(温度補償)してい
るので、第4図に示す如く従来の温度補償を行つ
ていない増幅回路を用いた例による破線の特性に
比し、実線の特性に改善される。
(ト) 考案の効果
本考案の増幅回路によれば、従来の様にAGC
検波回路の入力側に増幅器との直流阻止のための
コンデンサが不要となり、従つて本考案の増幅回
路をIC化する場合に外付け部品用の端子ピンが
減少し、更に前記増幅器とAGC検波回路は直流
的に結合可能となつて、本考案回路はIC化に適
した効果が得られる。
検波回路の入力側に増幅器との直流阻止のための
コンデンサが不要となり、従つて本考案の増幅回
路をIC化する場合に外付け部品用の端子ピンが
減少し、更に前記増幅器とAGC検波回路は直流
的に結合可能となつて、本考案回路はIC化に適
した効果が得られる。
又前述の如く比較器に設けた比較用トランジス
タのエミツタ抵抗により、比較電圧を設定するこ
とができる構成も可能となる。
タのエミツタ抵抗により、比較電圧を設定するこ
とができる構成も可能となる。
第1図は本考案の増幅回路を示す回路図、第2
図は従来の同回路を示す回路図、第3図及び第4
図は本考案を説明するための特性図を示す。 主な図番の説明、8……入力端子、9……出力
端子、10……増幅器、12,13……差動対ト
ランジスタ、16,17……カレントミラー用ト
ランジスタ、23……直列抵抗、24……AGC
検波回路、25,26……比較用トランジスタ、
35……AGC駆動回路。
図は従来の同回路を示す回路図、第3図及び第4
図は本考案を説明するための特性図を示す。 主な図番の説明、8……入力端子、9……出力
端子、10……増幅器、12,13……差動対ト
ランジスタ、16,17……カレントミラー用ト
ランジスタ、23……直列抵抗、24……AGC
検波回路、25,26……比較用トランジスタ、
35……AGC駆動回路。
Claims (1)
- 入力端子及び出力端子を有する増幅器と、該増
幅器の前記出力端子に接続されたAGC検波回路
と、該AGC検波回路の出力端に接続されたAGC
駆動段とより成り該AGC駆動段の出力端を前記
増幅器の入力端子に接続してAGCループを構成
した増幅回路において、前記増幅器に無バイアス
の入力信号が印加され、一方の入力端を前記入力
端子に接続すると共に他方の入力端を抵抗を介し
て前記出力端子に接続した差動増幅器と、電流ミ
ラー関係となる第1及び第2の直流電流を発生す
る電流ミラー回路を設け、また前記AGC検波回
路に、一方の入力端が前記増幅器の出力端子に接
続され、他方の入力端が、抵抗とダイオードの直
列回路でバイアスされた比較器を設け、前記電流
ミラー回路の第1の直流電流を前記増幅器の前記
抵抗に供給し、前記電流ミラー回路の第2の直流
電流を前記AGC検波回路の直列回路に供給する
ことで前記比較器にバイアスを施し、前記増幅器
の出力端子とAGC検波回路とを直流的に結合可
能となしたことを特徴とする増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984165025U JPH0321065Y2 (ja) | 1984-10-31 | 1984-10-31 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984165025U JPH0321065Y2 (ja) | 1984-10-31 | 1984-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6181213U JPS6181213U (ja) | 1986-05-29 |
JPH0321065Y2 true JPH0321065Y2 (ja) | 1991-05-08 |
Family
ID=30722887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984165025U Expired JPH0321065Y2 (ja) | 1984-10-31 | 1984-10-31 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0321065Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094367A (ja) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 飽和出力可変アンプ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260309A (ja) * | 1987-04-17 | 1988-10-27 | Sanyo Electric Co Ltd | 可変減衰回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53129948A (en) * | 1977-04-19 | 1978-11-13 | Nec Corp | Automatic gain control unit |
JPS58164306A (ja) * | 1982-03-24 | 1983-09-29 | Matsushita Electric Ind Co Ltd | 自動利得制御装置 |
-
1984
- 1984-10-31 JP JP1984165025U patent/JPH0321065Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53129948A (en) * | 1977-04-19 | 1978-11-13 | Nec Corp | Automatic gain control unit |
JPS58164306A (ja) * | 1982-03-24 | 1983-09-29 | Matsushita Electric Ind Co Ltd | 自動利得制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094367A (ja) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 飽和出力可変アンプ |
Also Published As
Publication number | Publication date |
---|---|
JPS6181213U (ja) | 1986-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404585A (en) | Power detector that employs a feedback circuit to enable class B operation of a detector transistor | |
US4327319A (en) | Active power supply ripple filter | |
US4183082A (en) | Regulated power supply | |
US4415863A (en) | Pulse width modulation amplifier | |
JPH0321065Y2 (ja) | ||
US5936470A (en) | Audio amplifier having linear gain control | |
JPH0115169B2 (ja) | ||
GB2222043A (en) | Integrated wideband amplifier with current mirror feedback bias arrangement | |
US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
KR940002234Y1 (ko) | 다이나믹 디엠파시스회로 | |
JPH0241931Y2 (ja) | ||
JPH0326565B2 (ja) | ||
JPH0648980Y2 (ja) | Alc回路 | |
JPH057886B2 (ja) | ||
JPH0724807Y2 (ja) | 直流増幅回路 | |
JPH0117847Y2 (ja) | ||
JPS6115619Y2 (ja) | ||
JPS6133483B2 (ja) | ||
JP2874429B2 (ja) | 記録電流増幅回路 | |
JP3221058B2 (ja) | 整流回路 | |
JPH0354430Y2 (ja) | ||
JP3282401B2 (ja) | 直線検波回路 | |
KR910000693Y1 (ko) | Fet를 이용한 자동 이득 조절회로 | |
KR890007291Y1 (ko) | 음향기기의 증폭기 출력 레벨 자동 조절 장치 | |
JPS6127211Y2 (ja) |