JPH0117847Y2 - - Google Patents
Info
- Publication number
- JPH0117847Y2 JPH0117847Y2 JP15688581U JP15688581U JPH0117847Y2 JP H0117847 Y2 JPH0117847 Y2 JP H0117847Y2 JP 15688581 U JP15688581 U JP 15688581U JP 15688581 U JP15688581 U JP 15688581U JP H0117847 Y2 JPH0117847 Y2 JP H0117847Y2
- Authority
- JP
- Japan
- Prior art keywords
- section
- output
- coupling capacitor
- diode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000001052 transient effect Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅器の過渡応答安定回路に係り、特
に増幅部に接続された入力信号源からの信号がな
い時即ち無信号時該増幅部の出力端に接続された
整流部から出力が現われるのを防止した同回路に
関する。 一般にオーデイオ機器における入力レベル検知
回路は、第1図の破線で示したダイオードがない
構成で、入力信号源1に対して増幅部2及び整流
部3が順次第1及び第2の結合コンデンサ4,5
及び入力抵抗6を通して接続されており、出力端
子7,8からは図示の場合半波整流出力が得られ
るようになしてあり、直流電源(図示せず)に接
続された電源端子9から電源スイツチ10を介し
て直流電圧が供給されている。 この構成において、増幅部2の出力トランジス
タ11,12に接続された出力端子13から帰還
抵抗14により、入力側に直流帰還が施されてい
る。 ここでいま電源スイツチ10を閉じると、分圧
抵抗15及びツエナーダイオード16より成る定
電圧回路にて基準電圧VBが現われ、前記増幅部
2の第1の演算増幅器17の端子、及び整流部
3の第2の演算増幅器18の端子に加わる。 ところが入力信号源1のレベルVi=0即ち無
信号時、増幅部2の出力トランジスタ11,12
により第1の結合コンデンサ4に電荷が蓄積され
第2図の実線(VIN1)の如く、該コンデンサと抵
抗6,14によつて定まる時定数にて上昇し、こ
れに伴い増幅部2の出力端子13は次の様に変化
する。 VO1=VB(R2/R1e−t/C1R1+1) …(1) 上式VO1は端子9に供給される電圧Vccにより
上限が制限されるため、VO1=Vccとなる。 前記電圧VO1は第2の結合コンデンサ5による
微分作用によつて第2図に示したように第2の演
算増幅器18の入力端子にC2R3(R3は入力抵抗
19の値)により定まる時定数の関数VIN2として
現われる。ここでVO1<Vccの範囲ではVO1の傾き
は負であるため、VIN2はVBより低い値となる。 従つて無信号時であるにも拘らず第2の演算増
幅器18に入力電圧VIN2が加わり、ダイオード2
0によつて半波整流された電圧が出力端子7,8
に発生してしまい、後段に設ける表示素子(例え
ば発光ダイオード)が点灯し、恰も入力信号が加
わつた如く動作する。 そこで本考案は前記欠点を除去した増幅器の過
渡応答安定回路を提供するものである。次に図面
に従つて本考案を説明すると、第2の結合コンデ
ンサ5に並列にダイオード21を接続し、第2図
の一点鎖線に示す波形に改良した点につき説明す
る。 先ずVO1−VB≧VDのときには、増幅部2の出力
端子13と整流部3の入力側とは前記ダイオード
21がオンとなつているので、直流的に該ダイオ
ード21で結合され、又VO1>VBであるため、整
流部3のダイオード20がカツトオフになるため
にVO2=VB即ち出力信号は現われない。(VDはダ
イオード21の順方向電圧を示す。) その後VO1が下降し、VO1−VB<VDになると、
前記ダイオード21はカツトオフになるために増
幅部2と整流部3とは第2の結合コンデンサ5が
働き、前述と同様に増幅部2の出力電圧VO1は整
流部3に加わることになる。 従つて従来は第2の結合コンデンサ5で微分さ
れるVO1の範囲はVcc−VBと広かつたが、本考案
では(VB+VD)−VB=VDと狭くなり、又この領
域ではVO1の傾きも緩かであるため、VIN2を従来
に比べて大幅に小さくすることができる。一方入
力信号源1からの信号Viが発生し、これが増幅
部2に加わると、例えばViが正弦波であると、
出力信号VO2は第2図に示すように整流用のダイ
オード20にて半波整流されて、直流電位VBを
中心にした負の半波出力が得られる。 以上の様に本考案によれば、従来増幅器に接続
された電源スイツチオン後の無信号時、不要な出
力信号が現われていたのを未然に防止することが
でき、後段に接続される例えば表示素子が誤点灯
することなく、過渡時の不安定状態を除去でき、
本考案はレベル表示駆動用、又は種々の増幅器に
極めて有用である。
に増幅部に接続された入力信号源からの信号がな
い時即ち無信号時該増幅部の出力端に接続された
整流部から出力が現われるのを防止した同回路に
関する。 一般にオーデイオ機器における入力レベル検知
回路は、第1図の破線で示したダイオードがない
構成で、入力信号源1に対して増幅部2及び整流
部3が順次第1及び第2の結合コンデンサ4,5
及び入力抵抗6を通して接続されており、出力端
子7,8からは図示の場合半波整流出力が得られ
るようになしてあり、直流電源(図示せず)に接
続された電源端子9から電源スイツチ10を介し
て直流電圧が供給されている。 この構成において、増幅部2の出力トランジス
タ11,12に接続された出力端子13から帰還
抵抗14により、入力側に直流帰還が施されてい
る。 ここでいま電源スイツチ10を閉じると、分圧
抵抗15及びツエナーダイオード16より成る定
電圧回路にて基準電圧VBが現われ、前記増幅部
2の第1の演算増幅器17の端子、及び整流部
3の第2の演算増幅器18の端子に加わる。 ところが入力信号源1のレベルVi=0即ち無
信号時、増幅部2の出力トランジスタ11,12
により第1の結合コンデンサ4に電荷が蓄積され
第2図の実線(VIN1)の如く、該コンデンサと抵
抗6,14によつて定まる時定数にて上昇し、こ
れに伴い増幅部2の出力端子13は次の様に変化
する。 VO1=VB(R2/R1e−t/C1R1+1) …(1) 上式VO1は端子9に供給される電圧Vccにより
上限が制限されるため、VO1=Vccとなる。 前記電圧VO1は第2の結合コンデンサ5による
微分作用によつて第2図に示したように第2の演
算増幅器18の入力端子にC2R3(R3は入力抵抗
19の値)により定まる時定数の関数VIN2として
現われる。ここでVO1<Vccの範囲ではVO1の傾き
は負であるため、VIN2はVBより低い値となる。 従つて無信号時であるにも拘らず第2の演算増
幅器18に入力電圧VIN2が加わり、ダイオード2
0によつて半波整流された電圧が出力端子7,8
に発生してしまい、後段に設ける表示素子(例え
ば発光ダイオード)が点灯し、恰も入力信号が加
わつた如く動作する。 そこで本考案は前記欠点を除去した増幅器の過
渡応答安定回路を提供するものである。次に図面
に従つて本考案を説明すると、第2の結合コンデ
ンサ5に並列にダイオード21を接続し、第2図
の一点鎖線に示す波形に改良した点につき説明す
る。 先ずVO1−VB≧VDのときには、増幅部2の出力
端子13と整流部3の入力側とは前記ダイオード
21がオンとなつているので、直流的に該ダイオ
ード21で結合され、又VO1>VBであるため、整
流部3のダイオード20がカツトオフになるため
にVO2=VB即ち出力信号は現われない。(VDはダ
イオード21の順方向電圧を示す。) その後VO1が下降し、VO1−VB<VDになると、
前記ダイオード21はカツトオフになるために増
幅部2と整流部3とは第2の結合コンデンサ5が
働き、前述と同様に増幅部2の出力電圧VO1は整
流部3に加わることになる。 従つて従来は第2の結合コンデンサ5で微分さ
れるVO1の範囲はVcc−VBと広かつたが、本考案
では(VB+VD)−VB=VDと狭くなり、又この領
域ではVO1の傾きも緩かであるため、VIN2を従来
に比べて大幅に小さくすることができる。一方入
力信号源1からの信号Viが発生し、これが増幅
部2に加わると、例えばViが正弦波であると、
出力信号VO2は第2図に示すように整流用のダイ
オード20にて半波整流されて、直流電位VBを
中心にした負の半波出力が得られる。 以上の様に本考案によれば、従来増幅器に接続
された電源スイツチオン後の無信号時、不要な出
力信号が現われていたのを未然に防止することが
でき、後段に接続される例えば表示素子が誤点灯
することなく、過渡時の不安定状態を除去でき、
本考案はレベル表示駆動用、又は種々の増幅器に
極めて有用である。
第1図は本考案の増幅器の過渡応答安定回路、
第2図は同回路の説明波形図を示す。 主な図番の説明、1…入力信号源、2…増幅
部、3…整流部、4…第1の結合コンデンサ、5
…第2の結合コンデンサ、7,8…出力端子、9
…直流端子、10…電源スイツチ、11,12…
出力トランジスタ、21…ダイオード。
第2図は同回路の説明波形図を示す。 主な図番の説明、1…入力信号源、2…増幅
部、3…整流部、4…第1の結合コンデンサ、5
…第2の結合コンデンサ、7,8…出力端子、9
…直流端子、10…電源スイツチ、11,12…
出力トランジスタ、21…ダイオード。
Claims (1)
- 入力信号源に第1の結合コンデンサを介して接
続されかつ直流帰還ループを備えた増幅部と、該
増幅部に第2の結合コンデンサを介して接続され
た整流部と、前記増幅部及び整流部に電源スイツ
チを介して接続された直流電源とより成り、前記
第2の結合コンデンサに並列にダイオードを接続
し、前記電源スイツチを閉成後無信号時の前記整
流部の出力を無信号状態に設定することを特徴と
した増幅器の過渡応答安定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15688581U JPS5861520U (ja) | 1981-10-20 | 1981-10-20 | 増幅器の過渡応答安定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15688581U JPS5861520U (ja) | 1981-10-20 | 1981-10-20 | 増幅器の過渡応答安定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5861520U JPS5861520U (ja) | 1983-04-25 |
JPH0117847Y2 true JPH0117847Y2 (ja) | 1989-05-24 |
Family
ID=29949415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15688581U Granted JPS5861520U (ja) | 1981-10-20 | 1981-10-20 | 増幅器の過渡応答安定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5861520U (ja) |
-
1981
- 1981-10-20 JP JP15688581U patent/JPS5861520U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5861520U (ja) | 1983-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4415863A (en) | Pulse width modulation amplifier | |
JPH04111506A (ja) | 増幅回路 | |
JPS6133708Y2 (ja) | ||
JPS5929013B2 (ja) | 光agc回路 | |
JPH0117847Y2 (ja) | ||
JPH10215568A (ja) | Dc−dcコンバータ | |
US5477171A (en) | Full wave rectifier using current mirror bridge | |
JPH0321065Y2 (ja) | ||
JP2566786Y2 (ja) | 電源装置の負荷回路 | |
JPS6133483B2 (ja) | ||
JPS6218999Y2 (ja) | ||
JPS6115619Y2 (ja) | ||
JPS5840648Y2 (ja) | 圧縮増幅器 | |
JPS5926671Y2 (ja) | シュミット回路 | |
JPS6336745Y2 (ja) | ||
JPH0441612Y2 (ja) | ||
JP2988155B2 (ja) | 定電圧電源回路 | |
JPS6314489Y2 (ja) | ||
JPS58155153U (ja) | 光受信機 | |
JPS591256U (ja) | アバランシエ・フオトダイオ−ドの駆動回路 | |
JPS6221282B2 (ja) | ||
JPH021636Y2 (ja) | ||
JPS6329293Y2 (ja) | ||
JPH0631776Y2 (ja) | Alc回路 | |
JPH0530181Y2 (ja) |