JPH0354430Y2 - - Google Patents
Info
- Publication number
- JPH0354430Y2 JPH0354430Y2 JP19668685U JP19668685U JPH0354430Y2 JP H0354430 Y2 JPH0354430 Y2 JP H0354430Y2 JP 19668685 U JP19668685 U JP 19668685U JP 19668685 U JP19668685 U JP 19668685U JP H0354430 Y2 JPH0354430 Y2 JP H0354430Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- reference voltage
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、テープレコーダの録音レベルを一定
にする為に使用される自動レベル制御回路（以下
ALC回路と称す）に関するもので、特に前記
ALC回路のALCレベルを零から所定値迄可変す
ることの出来るALC回路に関する。
にする為に使用される自動レベル制御回路（以下
ALC回路と称す）に関するもので、特に前記
ALC回路のALCレベルを零から所定値迄可変す
ることの出来るALC回路に関する。
(ロ) 従来の技術
特願昭59−190308号には、第２図に示す如き
ALC回路が記載されている。前記ALC回路は、
入力端子１に印加された被録音信号を増幅して出
力端子２に導出する録音増幅器３と、前記出力端
子２に得られる出力信号と点Ａに得られる基準電
圧とを比較しレベル差に応じた出力信号を発生す
る比較回路４と、第１及び第２トランジスタ５及
び６と第１乃至第４抵抗７乃至１０とから成り前
記点Ａに基準電圧を発生する基準電圧発生回路１
１と、前記比較回路４の出力信号に応じて前記録
音増幅器３の入力信号を減衰する減衰トランジス
タ１２とを備えるもので、前記録音増幅器３から
前記基準電圧を越える出力信号が発生するとき、
比較回路４からの出力信号に応じて減衰トランジ
スタ１２を動作させ、入力信号の減衰を行い前記
出力信号のレベルを一定に保たんとするものであ
る。しかして、第２図のALC回路の場合、点Ａ
に得られる基準電圧発生回路１１の出力基準電圧
Vrefは、第３及び第４抵抗９及び１０の値を等
しくＲとすれば、 Vref＝１／２Vcc＋VBE＋R2／2R1VBE ……(1) 〔ただし、Vccは電源電圧、VBEはトランジス
タのベース・エミツタ間電圧R1は第１抵抗７の
抵抗値、R2は第２抵抗８の抵抗値〕 となり、前記基準電圧Vrefが比較回路４の一
方のトランジスタ１３のベースに印加される。一
方、前記比較回路４の他方のトランジスタ１４の
ベースに印加されるバイアス電圧VBは、録音増
幅器３の帰還端子の電圧を入力端子１の電圧と等
しくVBEとし、帰還抵抗１５の値を第３抵抗９の
値と等しくＲとすれば、 VB＝１／２Vcc−R2／2R1VBE ……(2) となる。従つて、比較回路４のオフセツト電圧
ΔVは、 ΔV＝Vref−VB＝（１＋R2／R1）VBE ……(3) となり、録音増幅器３の出力信号が前記オフセツ
ト電圧ΔVを越えるとALC制御が行なわれる。
ALC回路が記載されている。前記ALC回路は、
入力端子１に印加された被録音信号を増幅して出
力端子２に導出する録音増幅器３と、前記出力端
子２に得られる出力信号と点Ａに得られる基準電
圧とを比較しレベル差に応じた出力信号を発生す
る比較回路４と、第１及び第２トランジスタ５及
び６と第１乃至第４抵抗７乃至１０とから成り前
記点Ａに基準電圧を発生する基準電圧発生回路１
１と、前記比較回路４の出力信号に応じて前記録
音増幅器３の入力信号を減衰する減衰トランジス
タ１２とを備えるもので、前記録音増幅器３から
前記基準電圧を越える出力信号が発生するとき、
比較回路４からの出力信号に応じて減衰トランジ
スタ１２を動作させ、入力信号の減衰を行い前記
出力信号のレベルを一定に保たんとするものであ
る。しかして、第２図のALC回路の場合、点Ａ
に得られる基準電圧発生回路１１の出力基準電圧
Vrefは、第３及び第４抵抗９及び１０の値を等
しくＲとすれば、 Vref＝１／２Vcc＋VBE＋R2／2R1VBE ……(1) 〔ただし、Vccは電源電圧、VBEはトランジス
タのベース・エミツタ間電圧R1は第１抵抗７の
抵抗値、R2は第２抵抗８の抵抗値〕 となり、前記基準電圧Vrefが比較回路４の一
方のトランジスタ１３のベースに印加される。一
方、前記比較回路４の他方のトランジスタ１４の
ベースに印加されるバイアス電圧VBは、録音増
幅器３の帰還端子の電圧を入力端子１の電圧と等
しくVBEとし、帰還抵抗１５の値を第３抵抗９の
値と等しくＲとすれば、 VB＝１／２Vcc−R2／2R1VBE ……(2) となる。従つて、比較回路４のオフセツト電圧
ΔVは、 ΔV＝Vref−VB＝（１＋R2／R1）VBE ……(3) となり、録音増幅器３の出力信号が前記オフセツ
ト電圧ΔVを越えるとALC制御が行なわれる。
第(3)式から明らかな如く、第２図のALC回路
においては、前記オフセツト電圧ΔVに応じて決
まるALCレベルを第１及び第２抵抗７及び８の
値R1及びR2を変化させることにより可変出来る。
例えば、第１抵抗７の値R1を一定とすれば、
ALCレベルは第２抵抗８の値に応じて決まり、
第２抵抗８の値R2を一定とすれば、ALCレベル
は第１抵抗７の値に応じて決まる。従つて、第２
図のALC回路を用いれば、使用電源電圧や使用
テープの種類に応じたALCレベルの設定を行う
ことが出来る。
においては、前記オフセツト電圧ΔVに応じて決
まるALCレベルを第１及び第２抵抗７及び８の
値R1及びR2を変化させることにより可変出来る。
例えば、第１抵抗７の値R1を一定とすれば、
ALCレベルは第２抵抗８の値に応じて決まり、
第２抵抗８の値R2を一定とすれば、ALCレベル
は第１抵抗７の値に応じて決まる。従つて、第２
図のALC回路を用いれば、使用電源電圧や使用
テープの種類に応じたALCレベルの設定を行う
ことが出来る。
(ハ) 考案が解決しようとする問題点
しかしながら、第２図のALC回路において第
１抵抗７の値を変化させてALCレベルの調整を
行う場合、前記ALCレベルを零から連続して可
変することが出来ないという問題があつた。すな
わち、前記第１抵抗７の値R1を無限大としても、
オフセツト電圧はVBE以下にならないので、前記
ALCレベルを所定値以下にすることが出来なか
つた。
１抵抗７の値を変化させてALCレベルの調整を
行う場合、前記ALCレベルを零から連続して可
変することが出来ないという問題があつた。すな
わち、前記第１抵抗７の値R1を無限大としても、
オフセツト電圧はVBE以下にならないので、前記
ALCレベルを所定値以下にすることが出来なか
つた。
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので、
ALC回路の基準電圧発生回路を、ベース及びエ
ミツタが互いに共通接続された第１及び第２トラ
ンジスタと、該第１及び第２トランジスタの共通
ベースとアースとの間に接続された第１抵抗と、
ベースが前記第１トランジスタのコレクタに、エ
ミツタが第２抵抗を介して前記共通ベースに接続
された第３トランジスタと、電源と前記第３トラ
ンジスタのベースとの間に直列接続された第３及
び第４抵抗と、ベースが前記第３及び第４抵抗の
接続点にエミツタが前記第２トランジスタのコレ
クタに接続された第４トランジスタとによつて構
成した点を特徴とする。
ALC回路の基準電圧発生回路を、ベース及びエ
ミツタが互いに共通接続された第１及び第２トラ
ンジスタと、該第１及び第２トランジスタの共通
ベースとアースとの間に接続された第１抵抗と、
ベースが前記第１トランジスタのコレクタに、エ
ミツタが第２抵抗を介して前記共通ベースに接続
された第３トランジスタと、電源と前記第３トラ
ンジスタのベースとの間に直列接続された第３及
び第４抵抗と、ベースが前記第３及び第４抵抗の
接続点にエミツタが前記第２トランジスタのコレ
クタに接続された第４トランジスタとによつて構
成した点を特徴とする。
(ホ) 作用
本考案に依れば、第４トランジスタのエミツタ
に基準電圧を発生させることが出来、前記第１抵
抗を調整することにより零から連続して前記基準
電圧の値を可変することが出来る。
に基準電圧を発生させることが出来、前記第１抵
抗を調整することにより零から連続して前記基準
電圧の値を可変することが出来る。
(ヘ) 実施例
第１図は、本考案の一実施例を示す回路図で、
基準電圧発生回路１１は、エミツタが共通にアー
スされベースが共通接続された第１及び第２トラ
ンジスタ１６及び１７と、該第１及び第２トラン
ジスタ１６及び１７の共通ベースとアースとの間
に接続された第１抵抗１８と、ベースが前記第１
トランジスタ１６のコレクタにエミツタが第２抵
抗１９を介して前記共通ベースに接続された第３
トランジスタ２０と、電源（＋Vcc）と前記第３
トランジスタ２０のベースとの間に直列接続され
た第３及び第４抵抗２１及び２２と、ベースが前
記第３及び第４抵抗２１及び２２の接続点にエミ
ツタが前記第２トランジスタ１７のコレクタに接
続された第４トランジスタ２３とによつて構成さ
れている。尚、第１図において、第２図と同一の
回路素子には同一の符号を付し、説明を省略す
る。
基準電圧発生回路１１は、エミツタが共通にアー
スされベースが共通接続された第１及び第２トラ
ンジスタ１６及び１７と、該第１及び第２トラン
ジスタ１６及び１７の共通ベースとアースとの間
に接続された第１抵抗１８と、ベースが前記第１
トランジスタ１６のコレクタにエミツタが第２抵
抗１９を介して前記共通ベースに接続された第３
トランジスタ２０と、電源（＋Vcc）と前記第３
トランジスタ２０のベースとの間に直列接続され
た第３及び第４抵抗２１及び２２と、ベースが前
記第３及び第４抵抗２１及び２２の接続点にエミ
ツタが前記第２トランジスタ１７のコレクタに接
続された第４トランジスタ２３とによつて構成さ
れている。尚、第１図において、第２図と同一の
回路素子には同一の符号を付し、説明を省略す
る。
第４トランジスタ２３のエミツタに得られる電
圧は、基準電圧Vrefとして比較回路４を構成す
る一方のトランジスタ１３のベースに印加され
る。第１抵抗１８の値をR1、第２抵抗１９の値
をR2とすれば、第３トランジスタ２０のベース
電圧VB1は、 VB1＝2VBE＋R2／R1VBE ……(4) となるので、第３及び第４抵抗２１及び２２の値
を等しく設定すれば、第４トランジスタ２３のエ
ミツタ電圧、すなわち基準電圧Vrefは、 Vref＝１／２Vcc＋R2／2R1VBE ……(5) となる。また、比較回路４の他方のトランジスタ
１４のベースに印加されるバイアス電圧VB2は、
録音増幅器３の帰還抵抗１５の値を前記第３及び
第４抵抗２１及び２２の値と等しく設定し、第
１，第２及び制御トランジスタ１６，１７及び２
４のエミツタ面積を等しく設定すれば、 VB2＝１／２Vcc−R2／2R1VBE ……(6) となる。従つて、比較回路４のオフセツト電圧
ΔVは、 ΔV＝Vref−VB2＝R2／R1VBE ……(7) となり、前記第(7)式から第２抵抗１９の値R2を
一定にすれば、オフセツト電圧ΔVは第１抵抗１
８の値R1に反比例することが理解出来る。従つ
て、第１図の回路を用い、第１抵抗１８の値を無
限大から零迄変化させれば、オフセツト電圧ΔV
を零から無限大迄で変化させることが出来、それ
に応じてALCレベルも変化させることが出来る。
圧は、基準電圧Vrefとして比較回路４を構成す
る一方のトランジスタ１３のベースに印加され
る。第１抵抗１８の値をR1、第２抵抗１９の値
をR2とすれば、第３トランジスタ２０のベース
電圧VB1は、 VB1＝2VBE＋R2／R1VBE ……(4) となるので、第３及び第４抵抗２１及び２２の値
を等しく設定すれば、第４トランジスタ２３のエ
ミツタ電圧、すなわち基準電圧Vrefは、 Vref＝１／２Vcc＋R2／2R1VBE ……(5) となる。また、比較回路４の他方のトランジスタ
１４のベースに印加されるバイアス電圧VB2は、
録音増幅器３の帰還抵抗１５の値を前記第３及び
第４抵抗２１及び２２の値と等しく設定し、第
１，第２及び制御トランジスタ１６，１７及び２
４のエミツタ面積を等しく設定すれば、 VB2＝１／２Vcc−R2／2R1VBE ……(6) となる。従つて、比較回路４のオフセツト電圧
ΔVは、 ΔV＝Vref−VB2＝R2／R1VBE ……(7) となり、前記第(7)式から第２抵抗１９の値R2を
一定にすれば、オフセツト電圧ΔVは第１抵抗１
８の値R1に反比例することが理解出来る。従つ
て、第１図の回路を用い、第１抵抗１８の値を無
限大から零迄変化させれば、オフセツト電圧ΔV
を零から無限大迄で変化させることが出来、それ
に応じてALCレベルも変化させることが出来る。
(ト) 考案の効果
以上述べた如く、本考案に依れば、第１抵抗１
８の値を調整するだけで、自由にALCレベルを
選択出来るので、使用する磁気テープの種類等に
応じたALCレベルの設定が可能になるという利
点を有する。また、本考案に依れば、基準電圧発
生回路を録音増幅器や比較回路とともに単一の
IC基板上に集積化することが出来るので、テー
プレコーダの効率設計が計れるという利点を有す
る。
８の値を調整するだけで、自由にALCレベルを
選択出来るので、使用する磁気テープの種類等に
応じたALCレベルの設定が可能になるという利
点を有する。また、本考案に依れば、基準電圧発
生回路を録音増幅器や比較回路とともに単一の
IC基板上に集積化することが出来るので、テー
プレコーダの効率設計が計れるという利点を有す
る。
第１図は、本考案の一実施例を示す回路図、及
び第２図は従来のALC回路を示す回路図である。 ３……録音増幅器、４……比較回路、１１……
基準電圧発生回路、１６，１７，２０，２３……
トランジスタ、１８，１９，２１，２２……抵
抗。
び第２図は従来のALC回路を示す回路図である。 ３……録音増幅器、４……比較回路、１１……
基準電圧発生回路、１６，１７，２０，２３……
トランジスタ、１８，１９，２１，２２……抵
抗。
Claims (1)
- 増幅器の出力信号と基準電圧とを比較すること
により前記出力信号のレベルを検出し、前記増幅
器の入力信号の減衰を行つて前記出力信号のレベ
ルを一定に保つ自動レベル制御回路において、ベ
ース及びエミツタが互いに共通接続された第１及
び第２トランジスタと、該第１及び第２トランジ
スタの共通ベースとアースとの間に接続された第
１抵抗と、ベースが前記第１トランジスタのコレ
クタにエミツタが第２抵抗を介して前記共通ベー
スに接続された第３トランジスタと、電源と前記
第３トランジスタのベースとの間に直列接続され
た第３及び第４抵抗と、ベースが前記第３及び第
４抵抗の接続点にエミツタが前記第２トランジス
タのコレクタに接続された第４トランジスタとか
ら成る基準電圧発生回路を設け、前記第４トラン
ジスタのエミツタ電圧を前記基準電圧とするとと
もに、前記第１抵抗を調整することにより前記基
準電圧を変化させる様にしたことを特徴とする自
動レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668685U JPH0354430Y2 (ja) | 1985-12-20 | 1985-12-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668685U JPH0354430Y2 (ja) | 1985-12-20 | 1985-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105619U JPS62105619U (ja) | 1987-07-06 |
| JPH0354430Y2 true JPH0354430Y2 (ja) | 1991-12-02 |
Family
ID=31155735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19668685U Expired JPH0354430Y2 (ja) | 1985-12-20 | 1985-12-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354430Y2 (ja) |
-
1985
- 1985-12-20 JP JP19668685U patent/JPH0354430Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105619U (ja) | 1987-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS6133708Y2 (ja) | ||
| JPH0354430Y2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5717361A (en) | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| JPH0321065Y2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPS641785Y2 (ja) | ||
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JPH057886B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JPH0441610Y2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| KR960008145Y1 (ko) | 전류원 회로 | |
| JPH0345568B2 (ja) | ||
| JPS6246326Y2 (ja) |