JPH0441610Y2 - - Google Patents
Info
- Publication number
- JPH0441610Y2 JPH0441610Y2 JP613487U JP613487U JPH0441610Y2 JP H0441610 Y2 JPH0441610 Y2 JP H0441610Y2 JP 613487 U JP613487 U JP 613487U JP 613487 U JP613487 U JP 613487U JP H0441610 Y2 JPH0441610 Y2 JP H0441610Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- input signal
- level shift
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、微小入力信号を増幅するに適した増
幅回路の改良に関するもので、特に単一電源で増
幅することができるとともにノイズ除去能力の高
い増幅回路に関する。 (ロ) 従来の技術 例えば、音声ヘツドから得られる音声信号の如
く、微小な信号を増幅するには、ヘツドからの入
力信号を結合コンデンサを介してバイアスが加わ
つている増幅回路に印加し増幅するが、前記結合
コンデンサを有する事はIC（集積回路）化に不利
である。そこで、ヘツドからの入力信号を結合コ
ンデンサを使用せずに直接増幅する増幅回路とし
て第３図の如き増幅回路が考えられる。第３図の
回路構成とすれば結合コンデンサが不用となり、
IC化に有利である。しかしながら第３図の回路
構成では増幅回路の入力端にヘツドから一方の極
性の信号しか印加されないため同相除去能力がな
くノイズに弱くなつてしまう。前記欠点を解決す
る回路として第２図の如き回路がある。第２図に
おいて、１はビデオテープレコーダ等のヘツド、
２は分圧抵抗、３は差動増幅回路、４は正の電源
（＋Vcc）、５は負の電源（−Vcc）及び６は帰還
抵抗である。ヘツド１の一端からの入力信号は分
圧抵抗２により分圧され、差動増幅回路３の非反
転入力端子（＋）に印加される。又、ヘツド１の
他端からの入力信号は帰還抵抗６を介して差動増
幅回路３の反転入力端子（−）に印加され、両入
力信号が差動増幅される。そして、差動増幅回路
３の出力端に得られる出力信号は、帰還抵抗６を
介して差動増幅回路３の反転入力端子（−）に帰
還される。従つて、第２図の回路を用いればノイ
ズに強く微小信号を十分に増幅することが出来
る。 前述の如き正及び負の電圧源を有している差動
増幅回路は、例えば昭和48年10月25日付で(株)誠文
堂新光社より発行された「最新オペアンプ活用技
術」第26頁乃至第28頁に記載されている。 (ハ) 考案が解決しようとする問題点 しかしながら、第２図の回路においては正及び
負の二電圧源４及び５を必要とし、やはりIC化
に不適であつた。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、入
力信号をレベルシフトする第１レベルシフト手段
と、前記入力信号と逆極性の入力信号をレベルシ
フトする第２レベルシフト手段と、ベースに所定
電圧が印加されエミツタに前記第１レベルシフト
手段の出力信号が印加される第１トランジスタ
と、エミツタに前記第２レベルシフト手段の出力
信号が印加される第２トランジスタと、前記第１
トランジスタのコレクタ電流と前記第２トランジ
スタのコレクタ電流との差電流を発生させるカレ
ントミラー回路と、前記差電流を増幅する増幅回
路と、該増幅回路の出力信号を前記第２トランジ
スタのベースに帰還する帰還手段とから成り、前
記増幅回路の出力端に増幅された出力信号を得る
ようにしたことを特徴とする。 (ホ) 作用 本考案によれば、第１及び第２トランジスタの
エミツタに各々第１及び第２レベルシフト手段を
設け、該第１及び第２レベルシフト手段を介して
前記第１及び第２トランジスタに入力信号を印加
しているので、単一電源でかつ零バイアスの状態
で微小信号を増幅することが出来る。又、本考案
によれば、第１及び第２トランジスタの出力信号
をカレントミラー回路を用いて減算しているの
で、同相ノイズを除去することが出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
８はビデオテープレコーダ等のヘツド、９はベー
スにヘツド８からの入力信号が印加されるととも
にコレクタが接地され第１レベルシフト手段とし
て動作する第１レベルシフトトランジスタ、１０
は定電圧源、１１は前記電圧源１０からの定電圧
がベースに印加されエミツタが前記トランジスタ
９のエミツタに接続された第１増幅トランジス
タ、１２はベースに前記入力信号と逆極性の入力
信号が印加されるとともにコレクタが接地され、
第２レベルシフト手段として動作する第２レベル
シフトトランジスタ、１３はエミツタが前記トラ
ンジスタ１２のエミツタに接続された第２増幅ト
ランジスタ、１４はトランジスタ１５及び１６か
ら成るカレントミラー回路、１７はトランジスタ
１１のコレクタに接続された増幅用トランジス
タ、及び１８と１９は出力端子２０に導出される
出力信号をトランジスタ１３のベースに帰還する
帰還抵抗である。 次に動作について説明する。ヘツド８からの入
力信号が発生しない状態では、トランジスタ９及
び１２のベースは零バイアス状態となつており、
アース電位である。この状態でトランジスタ９の
ベースに正極性の入力信号が加わると、トランジ
スタ９のエミツタ電圧は、それに応じて上昇す
る。トランジスタ１１のベースには定電圧源１０
から2VBE（VBE：トランジスタのベース・エミツ
タ間電圧）の定電圧が加わつているので、トラン
ジスタ９のエミツタ電圧が上昇すると、それに応
じてトランジスタ１１のコレクタ電流が減少す
る。すると、トランジスタ１７のベースからトラ
ンジスタ１１のコレクタに流れるトランジスタ１
７のベース電流も減少する。その為、トランジス
タ１７のコレクタ電圧が低下し、低いレベルの出
力信号がトランジスタ２１を介して出力端子２０
に導出される。そして、前記低いレベルの出力信
号は、帰還用の抵抗１８及び１９によつて分圧さ
れた後、トランジスタ１３のベースに帰還され
る。 逆にトランジスタ９のベースに負極性の入力信
号が加わると、トランジスタ９のエミツタ電圧
は、それに応じて低下する。トランジスタ９のエ
ミツタ電圧が低下するとそれに応じてトランジス
タ１１のコレクタ電流が増加する。すると、トラ
ンジスタ１７のベース電流が増加し、そのコレク
タ電圧は上昇する。その為、高いレベルの出力信
号がトランジスタ２１を介して出力端子２０に導
出される。そして、前記高いレベルの出力信号
は、帰還用の抵抗１８及び１９によつて分圧され
た後、トランジスタ１３のベースに帰還される。 従つて、第１図の回路によれば単一電源で微小
な入力信号を十分に増幅することが出来る。 (ト) 考案の効果 以上述べた如く、本考案によれば単一電源でか
つ零バイアスの状態で微小入力信号を増幅するこ
とが出来るので、IC化に有利である。又、本考
案によれば前記微小入力信号を差動入力の型で増
幅することが出来るので、同相除去能力が高くノ
イズに対しても強い増幅回路を提供できる。
幅回路の改良に関するもので、特に単一電源で増
幅することができるとともにノイズ除去能力の高
い増幅回路に関する。 (ロ) 従来の技術 例えば、音声ヘツドから得られる音声信号の如
く、微小な信号を増幅するには、ヘツドからの入
力信号を結合コンデンサを介してバイアスが加わ
つている増幅回路に印加し増幅するが、前記結合
コンデンサを有する事はIC（集積回路）化に不利
である。そこで、ヘツドからの入力信号を結合コ
ンデンサを使用せずに直接増幅する増幅回路とし
て第３図の如き増幅回路が考えられる。第３図の
回路構成とすれば結合コンデンサが不用となり、
IC化に有利である。しかしながら第３図の回路
構成では増幅回路の入力端にヘツドから一方の極
性の信号しか印加されないため同相除去能力がな
くノイズに弱くなつてしまう。前記欠点を解決す
る回路として第２図の如き回路がある。第２図に
おいて、１はビデオテープレコーダ等のヘツド、
２は分圧抵抗、３は差動増幅回路、４は正の電源
（＋Vcc）、５は負の電源（−Vcc）及び６は帰還
抵抗である。ヘツド１の一端からの入力信号は分
圧抵抗２により分圧され、差動増幅回路３の非反
転入力端子（＋）に印加される。又、ヘツド１の
他端からの入力信号は帰還抵抗６を介して差動増
幅回路３の反転入力端子（−）に印加され、両入
力信号が差動増幅される。そして、差動増幅回路
３の出力端に得られる出力信号は、帰還抵抗６を
介して差動増幅回路３の反転入力端子（−）に帰
還される。従つて、第２図の回路を用いればノイ
ズに強く微小信号を十分に増幅することが出来
る。 前述の如き正及び負の電圧源を有している差動
増幅回路は、例えば昭和48年10月25日付で(株)誠文
堂新光社より発行された「最新オペアンプ活用技
術」第26頁乃至第28頁に記載されている。 (ハ) 考案が解決しようとする問題点 しかしながら、第２図の回路においては正及び
負の二電圧源４及び５を必要とし、やはりIC化
に不適であつた。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、入
力信号をレベルシフトする第１レベルシフト手段
と、前記入力信号と逆極性の入力信号をレベルシ
フトする第２レベルシフト手段と、ベースに所定
電圧が印加されエミツタに前記第１レベルシフト
手段の出力信号が印加される第１トランジスタ
と、エミツタに前記第２レベルシフト手段の出力
信号が印加される第２トランジスタと、前記第１
トランジスタのコレクタ電流と前記第２トランジ
スタのコレクタ電流との差電流を発生させるカレ
ントミラー回路と、前記差電流を増幅する増幅回
路と、該増幅回路の出力信号を前記第２トランジ
スタのベースに帰還する帰還手段とから成り、前
記増幅回路の出力端に増幅された出力信号を得る
ようにしたことを特徴とする。 (ホ) 作用 本考案によれば、第１及び第２トランジスタの
エミツタに各々第１及び第２レベルシフト手段を
設け、該第１及び第２レベルシフト手段を介して
前記第１及び第２トランジスタに入力信号を印加
しているので、単一電源でかつ零バイアスの状態
で微小信号を増幅することが出来る。又、本考案
によれば、第１及び第２トランジスタの出力信号
をカレントミラー回路を用いて減算しているの
で、同相ノイズを除去することが出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
８はビデオテープレコーダ等のヘツド、９はベー
スにヘツド８からの入力信号が印加されるととも
にコレクタが接地され第１レベルシフト手段とし
て動作する第１レベルシフトトランジスタ、１０
は定電圧源、１１は前記電圧源１０からの定電圧
がベースに印加されエミツタが前記トランジスタ
９のエミツタに接続された第１増幅トランジス
タ、１２はベースに前記入力信号と逆極性の入力
信号が印加されるとともにコレクタが接地され、
第２レベルシフト手段として動作する第２レベル
シフトトランジスタ、１３はエミツタが前記トラ
ンジスタ１２のエミツタに接続された第２増幅ト
ランジスタ、１４はトランジスタ１５及び１６か
ら成るカレントミラー回路、１７はトランジスタ
１１のコレクタに接続された増幅用トランジス
タ、及び１８と１９は出力端子２０に導出される
出力信号をトランジスタ１３のベースに帰還する
帰還抵抗である。 次に動作について説明する。ヘツド８からの入
力信号が発生しない状態では、トランジスタ９及
び１２のベースは零バイアス状態となつており、
アース電位である。この状態でトランジスタ９の
ベースに正極性の入力信号が加わると、トランジ
スタ９のエミツタ電圧は、それに応じて上昇す
る。トランジスタ１１のベースには定電圧源１０
から2VBE（VBE：トランジスタのベース・エミツ
タ間電圧）の定電圧が加わつているので、トラン
ジスタ９のエミツタ電圧が上昇すると、それに応
じてトランジスタ１１のコレクタ電流が減少す
る。すると、トランジスタ１７のベースからトラ
ンジスタ１１のコレクタに流れるトランジスタ１
７のベース電流も減少する。その為、トランジス
タ１７のコレクタ電圧が低下し、低いレベルの出
力信号がトランジスタ２１を介して出力端子２０
に導出される。そして、前記低いレベルの出力信
号は、帰還用の抵抗１８及び１９によつて分圧さ
れた後、トランジスタ１３のベースに帰還され
る。 逆にトランジスタ９のベースに負極性の入力信
号が加わると、トランジスタ９のエミツタ電圧
は、それに応じて低下する。トランジスタ９のエ
ミツタ電圧が低下するとそれに応じてトランジス
タ１１のコレクタ電流が増加する。すると、トラ
ンジスタ１７のベース電流が増加し、そのコレク
タ電圧は上昇する。その為、高いレベルの出力信
号がトランジスタ２１を介して出力端子２０に導
出される。そして、前記高いレベルの出力信号
は、帰還用の抵抗１８及び１９によつて分圧され
た後、トランジスタ１３のベースに帰還される。 従つて、第１図の回路によれば単一電源で微小
な入力信号を十分に増幅することが出来る。 (ト) 考案の効果 以上述べた如く、本考案によれば単一電源でか
つ零バイアスの状態で微小入力信号を増幅するこ
とが出来るので、IC化に有利である。又、本考
案によれば前記微小入力信号を差動入力の型で増
幅することが出来るので、同相除去能力が高くノ
イズに対しても強い増幅回路を提供できる。
第１図は、本考案の一実施例を示す回路図、及
び第２図は従来の差動増幅回路を示す回路図、及
び第３図は従来の増幅回路を示す回路図である。 ９……第１レベルシフトトランジスタ、１０…
…定電圧源、１１……第１増幅トランジスタ、１
２……第２レベルシフトトランジスタ、１３……
第２増幅トランジスタ、１４……カレントミラー
回路、１７……トランジスタ、１８及び１９……
帰還用抵抗。
び第２図は従来の差動増幅回路を示す回路図、及
び第３図は従来の増幅回路を示す回路図である。 ９……第１レベルシフトトランジスタ、１０…
…定電圧源、１１……第１増幅トランジスタ、１
２……第２レベルシフトトランジスタ、１３……
第２増幅トランジスタ、１４……カレントミラー
回路、１７……トランジスタ、１８及び１９……
帰還用抵抗。
Claims (1)
- 入力信号をレベルシフトする第１レベルシフト
手段と、前記入力信号と逆極性の入力信号をレベ
ルシフトする第２レベルシフト手段と、ベースに
所定電圧が印加されエミツタに前記第１レベルシ
フト手段の出力信号が印加される第１トランジス
タと、エミツタに前記第２レベルシフト手段の出
力信号が印加される第２トランジスタと、前記第
１トランジスタのコレクタ電流と前記第２トラン
ジスタのコレクタ電流との差電流を発生させるカ
レントミラー回路と、前記差電流を増幅する増幅
回路と、該増幅回路の出力信号を前記第２トラン
ジスタのベースに帰還する帰還手段とから成り、
前記増幅回路の出力端に増幅された出力信号を得
るようにしたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP613487U JPH0441610Y2 (ja) | 1987-01-20 | 1987-01-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP613487U JPH0441610Y2 (ja) | 1987-01-20 | 1987-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114512U JPS63114512U (ja) | 1988-07-23 |
| JPH0441610Y2 true JPH0441610Y2 (ja) | 1992-09-30 |
Family
ID=30788365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP613487U Expired JPH0441610Y2 (ja) | 1987-01-20 | 1987-01-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441610Y2 (ja) |
-
1987
- 1987-01-20 JP JP613487U patent/JPH0441610Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114512U (ja) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPH0441610Y2 (ja) | ||
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2505236B2 (ja) | 増幅回路 | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JPH062349Y2 (ja) | Ｅｃｌ回路 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0332096Y2 (ja) | ||
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2509463Y2 (ja) | 差動増幅回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPH0345568B2 (ja) | ||
| JPS5840922U (ja) | 増幅回路 | |
| JPS604613B2 (ja) | 差動増幅器 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JPH0347010B2 (ja) | ||
| JPS6333723B2 (ja) | ||
| JPS6117411B2 (ja) | ||
| JPH05121971A (ja) | 差動増幅器 | |
| JPH0215130B2 (ja) | ||
| JPS5978719U (ja) | 低電圧駆動増幅器 | |
| JPS6333724B2 (ja) | ||
| JPH0630423B2 (ja) | ゲインコントロ−ルアンプ |