JPH05121971A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH05121971A JPH05121971A JP3279828A JP27982891A JPH05121971A JP H05121971 A JPH05121971 A JP H05121971A JP 3279828 A JP3279828 A JP 3279828A JP 27982891 A JP27982891 A JP 27982891A JP H05121971 A JPH05121971 A JP H05121971A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- differential amplifier
- terminal
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 フォールデッドカスコード（folded cascod
e）回路を用いた差動増幅器に関し、増幅精度を向上さ
せる差動増幅器に関し、増幅誤差を極力低減し、且つ回
路構成を簡略化した差動増幅器を提案することを目的と
する。 【構成】 差動トランジスタとカレントミラー回路とを
直列接続し、当該直列接続の接続点に単一のフォールデ
ットカスコードトランジスタを接続することにより、差
動トランジスタの初段差動増幅出力をカレントミラー回
路でプッシュプル合成し、さらに、当該カレントミラー
回路の基準側から定電流源によりバイアスを与えること
により、フォールデッドカスコードトランジスタにバイ
アス電流を供給できる構成とし、簡略な回路で増幅誤差
の低減と高い利得を得ることができる。
e）回路を用いた差動増幅器に関し、増幅精度を向上さ
せる差動増幅器に関し、増幅誤差を極力低減し、且つ回
路構成を簡略化した差動増幅器を提案することを目的と
する。 【構成】 差動トランジスタとカレントミラー回路とを
直列接続し、当該直列接続の接続点に単一のフォールデ
ットカスコードトランジスタを接続することにより、差
動トランジスタの初段差動増幅出力をカレントミラー回
路でプッシュプル合成し、さらに、当該カレントミラー
回路の基準側から定電流源によりバイアスを与えること
により、フォールデッドカスコードトランジスタにバイ
アス電流を供給できる構成とし、簡略な回路で増幅誤差
の低減と高い利得を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明はフォールデッドカスコー
ド（folded cascode）回路を用いた差動増幅器に関し、
特に簡略な回路構成で増幅精度を向上させる差動増幅器
に関する。
ド（folded cascode）回路を用いた差動増幅器に関し、
特に簡略な回路構成で増幅精度を向上させる差動増幅器
に関する。
【０００２】
【従来の技術】従来、この種の差動増幅器として図２、
図３に示すものがあった。フォールデッドカスコード回
路を用いた差動増幅器は高速演算増幅器として用いられ
ている。この差動増幅器の利点としてドミナントポール
とセカンドポールとのスタガ比が広いため、負帰還が安
定化できることである。また、ドミナントポールを高く
設定できることから、高周波特性のよい増幅器が実現で
きる点である。ここで、フォールデッドカスコードに接
続されたトランジスタはベース接地の増幅器を形成して
おり、差動増幅部からみれば低インピーダンスとなるか
らポールが十分高くなってセカンドポールを決定するこ
ととなる。また、電圧ゲインＡv は「１」で電流伝達器
として作用するだけとなり、初段差動増幅器とカスコー
ド接続されるため、入力電圧Ｖi を電流に変換すること
となる。よって、出力端に接続される次段インピーダン
スの方がドミナントポールを決定することとなる。
図３に示すものがあった。フォールデッドカスコード回
路を用いた差動増幅器は高速演算増幅器として用いられ
ている。この差動増幅器の利点としてドミナントポール
とセカンドポールとのスタガ比が広いため、負帰還が安
定化できることである。また、ドミナントポールを高く
設定できることから、高周波特性のよい増幅器が実現で
きる点である。ここで、フォールデッドカスコードに接
続されたトランジスタはベース接地の増幅器を形成して
おり、差動増幅部からみれば低インピーダンスとなるか
らポールが十分高くなってセカンドポールを決定するこ
ととなる。また、電圧ゲインＡv は「１」で電流伝達器
として作用するだけとなり、初段差動増幅器とカスコー
ド接続されるため、入力電圧Ｖi を電流に変換すること
となる。よって、出力端に接続される次段インピーダン
スの方がドミナントポールを決定することとなる。
【０００３】図２に記載の従来の差動増幅器は、ベース
端子に接続される入力端子４１、４２に正負の二つの入
力信号が入力されエミッタ端子を共通接続されて差動増
幅部１０を形成する二つのトランジスタＴr1、Ｔr2と、
この二つのトランジスタＴr1、Ｔr2の共通接続されたエ
ミッタ端子と接地ＧＮＤとの間に接続される定電流源１
と、前記トランジスタＴr1、Ｔr2のコレクタ端子に一端
が各々接続され、他端が電源Ｖ+ に共通して接続される
定電流源４、５と、この定電流源４、５とトランジスタ
Ｔr1、Ｔr2との接続点にそれぞれエミッタ端子が接続さ
れてフォールデッドカスコード回路２０を形成するトラ
ンジスタＴr3、Ｔr4と、このトランジスタＴr3、Ｔr4の
ベース端子にバイアス電圧を印加する電池６と、前記ト
ランジスタＴr3、Ｔr4のコレクタ端子にコレクタ端子が
接続されると共に、エミッタ端子が接地ＧＮＤに接続さ
れてカレントミラー回路３０を形成する二つのトランジ
スタＴr50 、Ｔr60 とを備える構成である。
端子に接続される入力端子４１、４２に正負の二つの入
力信号が入力されエミッタ端子を共通接続されて差動増
幅部１０を形成する二つのトランジスタＴr1、Ｔr2と、
この二つのトランジスタＴr1、Ｔr2の共通接続されたエ
ミッタ端子と接地ＧＮＤとの間に接続される定電流源１
と、前記トランジスタＴr1、Ｔr2のコレクタ端子に一端
が各々接続され、他端が電源Ｖ+ に共通して接続される
定電流源４、５と、この定電流源４、５とトランジスタ
Ｔr1、Ｔr2との接続点にそれぞれエミッタ端子が接続さ
れてフォールデッドカスコード回路２０を形成するトラ
ンジスタＴr3、Ｔr4と、このトランジスタＴr3、Ｔr4の
ベース端子にバイアス電圧を印加する電池６と、前記ト
ランジスタＴr3、Ｔr4のコレクタ端子にコレクタ端子が
接続されると共に、エミッタ端子が接地ＧＮＤに接続さ
れてカレントミラー回路３０を形成する二つのトランジ
スタＴr50 、Ｔr60 とを備える構成である。
【０００４】そしてトランジスタＴr4のコレクタ端子と
トランジスタＴr60 のコレクタ端子との接続点を出力端
子５１とし、この出力端子と接地ＧＮＤ間には抵抗ＲL
が接続されている。
トランジスタＴr60 のコレクタ端子との接続点を出力端
子５１とし、この出力端子と接地ＧＮＤ間には抵抗ＲL
が接続されている。
【０００５】次に、前記構成に基づく従来の差動増幅器
の動作について説明する。二つの入力端子４１、４２に
入力信号の入力電圧Ｖi + 、Ｖi - が印加されてこの入
力信号の差電圧をＶi とすると、トランジスタＴr3のエ
ミッタ端子には電流｛Ｉ−（ＩE ／２）−ｉ｝が供給さ
れると共に、トランジスタＴr4のエミッタ端子には電流
｛Ｉ−（ＩE ／２）＋ｉ｝が供給される。ここで、ＩE
は定電流源１の電流値、Ｉは定電流源４、５の電流値、
ｉは入力電圧Ｖi + 、Ｖi - によるコレクタ電流の変化
分である。また、トランジスタＴr50 、Ｔr60 はカレン
トミラー回路を形成していることから、各々のコレクタ
・エミッタ間電流値が一定となり抵抗Ｒ L を介して接地
側にこれらの差の電流２ｉが流れ、出力端子５１の電位
は出力電圧Ｖ0 ＝ＲL ×２ｉとなる。
の動作について説明する。二つの入力端子４１、４２に
入力信号の入力電圧Ｖi + 、Ｖi - が印加されてこの入
力信号の差電圧をＶi とすると、トランジスタＴr3のエ
ミッタ端子には電流｛Ｉ−（ＩE ／２）−ｉ｝が供給さ
れると共に、トランジスタＴr4のエミッタ端子には電流
｛Ｉ−（ＩE ／２）＋ｉ｝が供給される。ここで、ＩE
は定電流源１の電流値、Ｉは定電流源４、５の電流値、
ｉは入力電圧Ｖi + 、Ｖi - によるコレクタ電流の変化
分である。また、トランジスタＴr50 、Ｔr60 はカレン
トミラー回路を形成していることから、各々のコレクタ
・エミッタ間電流値が一定となり抵抗Ｒ L を介して接地
側にこれらの差の電流２ｉが流れ、出力端子５１の電位
は出力電圧Ｖ0 ＝ＲL ×２ｉとなる。
【０００６】前記入力信号の差電圧Ｖi と電流ｉとの関
係は次式の通りとなる。 Ｖi ＝ＶBE1 −ＶBE2 ここで、ＶBE1 はトランジスタＴr1のベース・エミッタ
間電圧、ＶBE2 はトランジスタＴr2のベース・エミッタ
間電圧である。
係は次式の通りとなる。 Ｖi ＝ＶBE1 −ＶBE2 ここで、ＶBE1 はトランジスタＴr1のベース・エミッタ
間電圧、ＶBE2 はトランジスタＴr2のベース・エミッタ
間電圧である。
【０００７】 Ｖi ＝（ｋＴ／ｑ）ｌｎ［｛（ＩE ／２）＋ｉ｝／Ｉs ］ −（ｋＴ／ｑ）ｌｎ［｛（ＩE ／２）−ｉ｝／Ｉs ］ ＝（ｋＴ／ｑ）ｌｎ［｛（ＩE ／２）＋ｉ｝／｛ＩE ／２）−ｉ｝］ ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷である。
の電荷である。
【０００８】また、図３に記載の従来の差動増幅器は、
前記図２に記載の差動増幅器と同様にトランジスタ
Ｔr1、Ｔr2、定電流源１とを備えて構成されるが、フォ
ールデッドカスコード接続のトランジスタ及びカレント
ミラー回路のトランジスタの構成を異にする。前記カレ
ントミラー回路のトランジスタに替えて定電流源３が接
地ＧＮＤと出力端子５１との間に接続される。またフォ
ールデッドカスコード接続のトランジスタは単一のトラ
ンジスタＴr3で構成され、このトランジスタＴr3のエミ
ッタ端子が前記トランジスタＴr2のコレクタ端子に接続
されると共に、トランジスタＴr3のコレクタ端子が前記
定電流源３及び出力端子５１に接続される。この出力端
子５１と接地ＧＮＤ間には抵抗ＲL が接続されている。
前記図２に記載の差動増幅器と同様にトランジスタ
Ｔr1、Ｔr2、定電流源１とを備えて構成されるが、フォ
ールデッドカスコード接続のトランジスタ及びカレント
ミラー回路のトランジスタの構成を異にする。前記カレ
ントミラー回路のトランジスタに替えて定電流源３が接
地ＧＮＤと出力端子５１との間に接続される。またフォ
ールデッドカスコード接続のトランジスタは単一のトラ
ンジスタＴr3で構成され、このトランジスタＴr3のエミ
ッタ端子が前記トランジスタＴr2のコレクタ端子に接続
されると共に、トランジスタＴr3のコレクタ端子が前記
定電流源３及び出力端子５１に接続される。この出力端
子５１と接地ＧＮＤ間には抵抗ＲL が接続されている。
【０００９】このように、図３記載の差動増幅器は図２
記載の差動増幅器に対して回路構成を簡略化して増幅出
力できることとなる。
記載の差動増幅器に対して回路構成を簡略化して増幅出
力できることとなる。
【００１０】
【発明が解決しようとする課題】従来の差動増幅器は以
上のように構成されていたことから、図２記載の差動増
幅器においてはトランジスタＴr1、Ｔr2から出力される
信号電流をトランジスタＴr3、Ｔr4に各々供給するため
に、トランジスタＴr3、Ｔr4の素子自体の不均一さに起
因する伝送誤差のため、増幅誤差が生じることとなる。
特に、この誤差は２つのトランジスタの電流の増減が互
いに逆のため増大するように作用することとなる。
上のように構成されていたことから、図２記載の差動増
幅器においてはトランジスタＴr1、Ｔr2から出力される
信号電流をトランジスタＴr3、Ｔr4に各々供給するため
に、トランジスタＴr3、Ｔr4の素子自体の不均一さに起
因する伝送誤差のため、増幅誤差が生じることとなる。
特に、この誤差は２つのトランジスタの電流の増減が互
いに逆のため増大するように作用することとなる。
【００１１】また、図３記載の差動増幅器においては、
回路構成が簡略化され前記図２に記載のようにフォール
デットカスコードトランジスタが２個あるときよりは増
幅誤差が軽減されるが、それに比べて利得が半減すると
いう課題を有していた。図２、３の各差動増幅器の利得
を比較して計算すると次のようになる。
回路構成が簡略化され前記図２に記載のようにフォール
デットカスコードトランジスタが２個あるときよりは増
幅誤差が軽減されるが、それに比べて利得が半減すると
いう課題を有していた。図２、３の各差動増幅器の利得
を比較して計算すると次のようになる。
【００１２】まず、各差動増幅器の初段差動入力インピ
ーダンスＺi は、 Ｚi ＝２ｈie となる。次に、伝達される信号電流ｉは、 ｉ＝（Ｖi ／Ｚi ）・ｈfe ＝（Ｖi ／２ｈie）・ｈfe となる。また、出力電圧Ｖ01（図２の出力電圧）、Ｖ02
（図３の出力電圧）は、 Ｖ01＝２ｉ・ＲL Ｖ02＝ｉ・ＲL となり、図３記載の差動増幅器は図２記載の差動増幅器
に対して入力電圧による出力電流の変化分電流ｉが１／
２となっている。
ーダンスＺi は、 Ｚi ＝２ｈie となる。次に、伝達される信号電流ｉは、 ｉ＝（Ｖi ／Ｚi ）・ｈfe ＝（Ｖi ／２ｈie）・ｈfe となる。また、出力電圧Ｖ01（図２の出力電圧）、Ｖ02
（図３の出力電圧）は、 Ｖ01＝２ｉ・ＲL Ｖ02＝ｉ・ＲL となり、図３記載の差動増幅器は図２記載の差動増幅器
に対して入力電圧による出力電流の変化分電流ｉが１／
２となっている。
【００１３】電圧ゲインＡv1（図２の利得）、電圧ゲイ
ンＡv2（図３の利得）は、 Ａv1＝Ｖ01／Ｖi ＝（２ｉ・ＲL ）／｛（２ｈie／ｈfe）・ｉ｝ ＝（ｈfe／ｈie）・ＲL Ａv2＝Ｖ02／Ｖi ＝（ｉ・ＲL ）／｛（２ｈie／ｈfe）・ｉ｝ ＝（ｈfe／２ｈie）・ＲL となる。
ンＡv2（図３の利得）は、 Ａv1＝Ｖ01／Ｖi ＝（２ｉ・ＲL ）／｛（２ｈie／ｈfe）・ｉ｝ ＝（ｈfe／ｈie）・ＲL Ａv2＝Ｖ02／Ｖi ＝（ｉ・ＲL ）／｛（２ｈie／ｈfe）・ｉ｝ ＝（ｈfe／２ｈie）・ＲL となる。
【００１４】従って、図３記載の差動増幅器の電圧ゲイ
ンＡv2は図２記載の差動増幅器の電圧ゲインＡv1に対し
て（１／２）と小さな値となる。本発明は、前記課題を
解決するためになされたもので、増幅誤差を極力低減
し、且つ回路構成を簡略化した差動増幅器を提案するこ
とを目的とする。
ンＡv2は図２記載の差動増幅器の電圧ゲインＡv1に対し
て（１／２）と小さな値となる。本発明は、前記課題を
解決するためになされたもので、増幅誤差を極力低減
し、且つ回路構成を簡略化した差動増幅器を提案するこ
とを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る差動増幅器
は、一の電位の電源と基準電位の電源との間にエミッタ
端子を共通接続して二つのトランジスタを並列に接続し
て形成し、各ベース端子に入力される二つの入力信号の
差に比例した信号を出力する差動トランジスタと、前記
一の電位の電源と前記差動トランジスタの各コレクタ端
子との間に二つのトランジスタが接続され、当該一方の
トランジスタを基準側とすると共に、他のトランジスタ
を従属側として形成されるカレントミラー回路と、前記
カレントミラー回路における従属側のトランジシスタの
コレクタ端子と前記差動トランジスタにおける一方のコ
レクタ端子とが接続される接続点と出力端子との間に接
続され、単一のトランジスタで形成されるフォールデッ
ドカスコードトランジスタと、前記カレントミラー回路
における従属側トランジスタのコレクタ端子と前記差動
トランジスタにおける他方のコレクタ端子との接続点に
接続され、所定電流を供給する定電流源とを備えるもの
である。
は、一の電位の電源と基準電位の電源との間にエミッタ
端子を共通接続して二つのトランジスタを並列に接続し
て形成し、各ベース端子に入力される二つの入力信号の
差に比例した信号を出力する差動トランジスタと、前記
一の電位の電源と前記差動トランジスタの各コレクタ端
子との間に二つのトランジスタが接続され、当該一方の
トランジスタを基準側とすると共に、他のトランジスタ
を従属側として形成されるカレントミラー回路と、前記
カレントミラー回路における従属側のトランジシスタの
コレクタ端子と前記差動トランジスタにおける一方のコ
レクタ端子とが接続される接続点と出力端子との間に接
続され、単一のトランジスタで形成されるフォールデッ
ドカスコードトランジスタと、前記カレントミラー回路
における従属側トランジスタのコレクタ端子と前記差動
トランジスタにおける他方のコレクタ端子との接続点に
接続され、所定電流を供給する定電流源とを備えるもの
である。
【００１６】
【作用】本発明によれば、差動トランジスタとカレント
ミラー回路とを直列接続し、当該直列接続の接続点に単
一のフォールデットカスコードトランジスタを接続する
ことにより、差動トランジスタの初段差動増幅出力をカ
レントミラー回路でプッシュプル合成し、さらに、当該
カレントミラー回路の基準側から定電流源によりバイア
スを与えることにより、フォールデッドカスコードトラ
ンジスタにバイアス電流を供給できる構成とし、簡略な
回路で増幅誤差の低減と高い利得を得ることができる。
ミラー回路とを直列接続し、当該直列接続の接続点に単
一のフォールデットカスコードトランジスタを接続する
ことにより、差動トランジスタの初段差動増幅出力をカ
レントミラー回路でプッシュプル合成し、さらに、当該
カレントミラー回路の基準側から定電流源によりバイア
スを与えることにより、フォールデッドカスコードトラ
ンジスタにバイアス電流を供給できる構成とし、簡略な
回路で増幅誤差の低減と高い利得を得ることができる。
【００１７】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。この図１は本実施例の回路構成図を示す。同図
において本実施例に係る差動増幅器は、前記図２記載の
従来差動増幅器と同様にベース端子と接続される入力端
子４１、４２に正負の二つの入力信号が入力され、エミ
ッタ端子を共通接続されて差動増幅部１０を形成する二
つのトランジスタＴr1、Ｔr2を備えて構成されるが、カ
レントミラー回路３０、定電流源２及びフォールデッド
カスコード回路２０の構成内容及び接続構成を異にす
る。
明する。この図１は本実施例の回路構成図を示す。同図
において本実施例に係る差動増幅器は、前記図２記載の
従来差動増幅器と同様にベース端子と接続される入力端
子４１、４２に正負の二つの入力信号が入力され、エミ
ッタ端子を共通接続されて差動増幅部１０を形成する二
つのトランジスタＴr1、Ｔr2を備えて構成されるが、カ
レントミラー回路３０、定電流源２及びフォールデッド
カスコード回路２０の構成内容及び接続構成を異にす
る。
【００１８】前記カレントミラー回路３０は、前記差動
増幅部１０のトランジスタＴr1、Ｔ r2のコレクタ端子に
各々コレクタ端子が接続されると共に、エミッタ端子が
電源Ｖ+ に接続される二つのトランジスタＴr5、Ｔr6で
形成され、この二つのトランジスタＴr5、Ｔr6の各ベー
ス端子を共通接続し、このベース端子の共通接続点と前
記コレクタ端子の一方の接続点Ａとを接続して構成され
る。従って、このカレントミラー回路３０はトランジス
タＴr5を基準側とし、トランジスタＴr6が従属側として
動作する。
増幅部１０のトランジスタＴr1、Ｔ r2のコレクタ端子に
各々コレクタ端子が接続されると共に、エミッタ端子が
電源Ｖ+ に接続される二つのトランジスタＴr5、Ｔr6で
形成され、この二つのトランジスタＴr5、Ｔr6の各ベー
ス端子を共通接続し、このベース端子の共通接続点と前
記コレクタ端子の一方の接続点Ａとを接続して構成され
る。従って、このカレントミラー回路３０はトランジス
タＴr5を基準側とし、トランジスタＴr6が従属側として
動作する。
【００１９】前記フォールデッドカスコード回路２０は
カレントミラー回路３０のコレクタ端子の他方の接続点
Ｂにエミッタ端子が接続され、コレクタ端子が出力端子
５１及び定電流源３を介して接地ＧＮＤに接続される単
一のトランジスタＴr3と、このトランジスタＴr3のベー
ス端子に所定電圧を印加する電池６とを備える構成であ
る。なお、電池６は所定電圧の定電圧回路としてもよ
い。出力端子５１と接地ＧＮＤ間には抵抗ＲL が接続さ
れている。
カレントミラー回路３０のコレクタ端子の他方の接続点
Ｂにエミッタ端子が接続され、コレクタ端子が出力端子
５１及び定電流源３を介して接地ＧＮＤに接続される単
一のトランジスタＴr3と、このトランジスタＴr3のベー
ス端子に所定電圧を印加する電池６とを備える構成であ
る。なお、電池６は所定電圧の定電圧回路としてもよ
い。出力端子５１と接地ＧＮＤ間には抵抗ＲL が接続さ
れている。
【００２０】また、前記カレントミラー回路３０及び差
動増幅部１０の接続点であるコレクタ端子の一方の接続
点Ａと接地ＧＮＤとの間に電流値をＩB とする定電流源
２が接続され、この定電流源２及びカレントミラー回路
３０の働きによりフォールデッドカスコード回路２０に
対して常時（入力信号が「０」、「正」、「負」にかか
わらず）バイアス電流ＩB を供給している。
動増幅部１０の接続点であるコレクタ端子の一方の接続
点Ａと接地ＧＮＤとの間に電流値をＩB とする定電流源
２が接続され、この定電流源２及びカレントミラー回路
３０の働きによりフォールデッドカスコード回路２０に
対して常時（入力信号が「０」、「正」、「負」にかか
わらず）バイアス電流ＩB を供給している。
【００２１】次に、前記構成に基づく本実施例の動作に
ついて説明する。まず、トランジスタＴr1のベース端子
と接続される入力端子４１に電圧Ｖi + の入力信号が入
力され、トランジスタＴr2のベース端子と接続される入
力端子４２に電圧Ｖi - の入力信号が入力され、この各
入力信号の差電圧をＶi とする。この場合に定電流源１
に流れる電流をＩE とすると、トランジスタＴr1には、
前記図２記載の従来技術と同様に電流｛（ＩE ／２）＋
ｉ｝が流れることとなり、また、トランジスタＴr2には
電流｛（ＩE ／２）−ｉ｝が流れる。また、トランジス
タＴr5には電流｛（ＩE ／２）＋ｉ＋ＩB ｝が流れ、こ
のトランジスタＴr5と共にカレントミラー回路３０を形
成するトランジスタＴr6にもトランジスタＴr5に流れる
電流と同じ電流｛（ＩE ／２）＋ｉ＋ＩB ｝が流れるこ
ととなる。従って、図１中の接続点Ｂからフォールデッ
トカスコード回路２０へ流れる電流は、トランジスタＴ
r6に流れる電流｛（ＩE ／２）＋ｉ＋ＩB ｝からトラン
ジスタＴr2に流れる電流｛（ＩE ／２）−ｉ｝を引いた
ものが流れることとなる。
ついて説明する。まず、トランジスタＴr1のベース端子
と接続される入力端子４１に電圧Ｖi + の入力信号が入
力され、トランジスタＴr2のベース端子と接続される入
力端子４２に電圧Ｖi - の入力信号が入力され、この各
入力信号の差電圧をＶi とする。この場合に定電流源１
に流れる電流をＩE とすると、トランジスタＴr1には、
前記図２記載の従来技術と同様に電流｛（ＩE ／２）＋
ｉ｝が流れることとなり、また、トランジスタＴr2には
電流｛（ＩE ／２）−ｉ｝が流れる。また、トランジス
タＴr5には電流｛（ＩE ／２）＋ｉ＋ＩB ｝が流れ、こ
のトランジスタＴr5と共にカレントミラー回路３０を形
成するトランジスタＴr6にもトランジスタＴr5に流れる
電流と同じ電流｛（ＩE ／２）＋ｉ＋ＩB ｝が流れるこ
ととなる。従って、図１中の接続点Ｂからフォールデッ
トカスコード回路２０へ流れる電流は、トランジスタＴ
r6に流れる電流｛（ＩE ／２）＋ｉ＋ＩB ｝からトラン
ジスタＴr2に流れる電流｛（ＩE ／２）−ｉ｝を引いた
ものが流れることとなる。
【００２２】 フォールデッドカスコード回路２０へ流れる電流 ＝（ＩE ／２）＋ｉ＋ＩB −｛（ＩE ／２）−ｉ｝ ＝２ｉ＋ＩB この式中におけるＩB はトランジスタＴr3のバイアス電
流となる。
流となる。
【００２３】そして、前記定電流源３の電流を電流ＩB
と等しく設定すれば、抵抗ＲL に流れる電流は２ｉとな
る。このときの電圧ゲインＡV は前記図２記載の従来例
と同様な次の値となる。
と等しく設定すれば、抵抗ＲL に流れる電流は２ｉとな
る。このときの電圧ゲインＡV は前記図２記載の従来例
と同様な次の値となる。
【００２４】ＡV ＝（ｈfe／ｈie）・ＲL 従って、この構成によって電圧ゲインＡV を従来例のフ
ォールデッドカスコード接続のトランジスタを２個で構
成した差動増幅器と同一にできると共に、トランジスタ
に起因する増幅誤差の低減を図ることができる。
ォールデッドカスコード接続のトランジスタを２個で構
成した差動増幅器と同一にできると共に、トランジスタ
に起因する増幅誤差の低減を図ることができる。
【００２５】なお、実施例においてはカレントミラー回
路３０は、トランジスタ２個で構成される最も基本的な
ものとしたが、トランジスタ３個を使用した周知の帰還
型のものであってもよく、また他のカレントミラー回路
であってもよい。
路３０は、トランジスタ２個で構成される最も基本的な
ものとしたが、トランジスタ３個を使用した周知の帰還
型のものであってもよく、また他のカレントミラー回路
であってもよい。
【００２６】
【発明の効果】以上説明したように本発明によれば、差
動トランジスタとカレントミラー回路とを直列接続し、
当該直列接続の接続点に単一のフォールデットカスコー
ドトランジスタを接続することにより、差動トランジス
タの初段差動増幅出力をカレントミラー回路でプッシュ
プル合成し、さらに、当該カレントミラー回路の基準側
から定電流源によりバイアスを与えることにより、フォ
ールデッドカスコードトランジスタにバイアス電流を供
給できる構成とし、簡略な回路で増幅誤差の低減と高い
利得を得るという効果を奏する。
動トランジスタとカレントミラー回路とを直列接続し、
当該直列接続の接続点に単一のフォールデットカスコー
ドトランジスタを接続することにより、差動トランジス
タの初段差動増幅出力をカレントミラー回路でプッシュ
プル合成し、さらに、当該カレントミラー回路の基準側
から定電流源によりバイアスを与えることにより、フォ
ールデッドカスコードトランジスタにバイアス電流を供
給できる構成とし、簡略な回路で増幅誤差の低減と高い
利得を得るという効果を奏する。
【図１】本発明の差動増幅器に係る回路構成図である。
【図２】従来の差動増幅器に係る回路構成図である。
【図３】従来の他の差動増幅器に係る回路構成図であ
る。
る。
１、２、３、４、５…定電流源 Ｔr1、Ｔr2、Ｔr50 、Ｔr60 …ＮＰＮ型トランジスタ Ｔr3、Ｔr4、Ｔr5、Ｔr6…ＰＮＰ型トランジスタ １０…差動増幅部 ２０…フォールデッドカスコード回路 ３０…カレントミラー回路 ４１、４２…入力端子 ５１…出力端子
Claims (1)
- 【請求項１】 一の電位の電源と基準電位の電源との間
にエミッタ端子を共通接続して二つのトランジスタを並
列に接続して形成し、各ベース端子に入力される二つの
入力信号の差に比例した信号を出力する差動トランジス
タと、 前記一の電位の電源と前記差動トランジスタの各コレク
タ端子との間に二つのトランジスタが接続され、当該一
方のトランジスタを基準側とすると共に、他のトランジ
スタを従属側として形成されるカレントミラー回路と、 前記カレントミラー回路における従属側のトランジシス
タのコレクタ端子と前記差動トランジスタにおける一方
のコレクタ端子とが接続される接続点と出力端子との間
に接続され、単一のトランジスタで形成されるフォール
デッドカスコードトランジスタと、 前記カレントミラー回路における従属側トランジスタの
コレクタ端子と前記差動トランジスタにおける他方のコ
レクタ端子との接続点に接続され、所定電流を供給する
定電流源と、を備えることを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03279828A JP3140107B2 (ja) | 1991-10-25 | 1991-10-25 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03279828A JP3140107B2 (ja) | 1991-10-25 | 1991-10-25 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121971A true JPH05121971A (ja) | 1993-05-18 |
| JP3140107B2 JP3140107B2 (ja) | 2001-03-05 |
Family
ID=17616489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03279828A Expired - Fee Related JP3140107B2 (ja) | 1991-10-25 | 1991-10-25 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140107B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039923A (ja) * | 1998-07-23 | 2000-02-08 | Nec Corp | 電圧レギュレータ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7359479B1 (ja) | 2022-10-04 | 2023-10-11 | 株式会社図南 | カタログスタンド |
-
1991
- 1991-10-25 JP JP03279828A patent/JP3140107B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039923A (ja) * | 1998-07-23 | 2000-02-08 | Nec Corp | 電圧レギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3140107B2 (ja) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4523168B2 (ja) | 線形化増幅器コア | |
| JPH0121642B2 (ja) | ||
| JPH0362323B2 (ja) | ||
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH0452645B2 (ja) | ||
| JPH0626290B2 (ja) | 差動増幅器 | |
| JPH0393306A (ja) | 電子回路 | |
| JPS6212692B2 (ja) | ||
| JPH08237054A (ja) | 利得可変回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPS6154286B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JPH0113453Y2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP3795648B2 (ja) | 交流結合バッファ回路 | |
| JPH0433162B2 (ja) | ||
| JPH071858Y2 (ja) | 演算増幅器 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JPS6259926B2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH04129306A (ja) | 増幅回路 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JPH0363847B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |