JP3087352B2 - 非反転増幅器 - Google Patents
非反転増幅器Info
- Publication number
- JP3087352B2 JP3087352B2 JP03164870A JP16487091A JP3087352B2 JP 3087352 B2 JP3087352 B2 JP 3087352B2 JP 03164870 A JP03164870 A JP 03164870A JP 16487091 A JP16487091 A JP 16487091A JP 3087352 B2 JP3087352 B2 JP 3087352B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は非反転増幅器に関し、特
に差動増幅回路及び出力段回路，帰還回路を形成するエ
ミッタホロア回路を備えた非反転増幅器に関する。
に差動増幅回路及び出力段回路，帰還回路を形成するエ
ミッタホロア回路を備えた非反転増幅器に関する。
【０００２】
【従来の技術】従来の一般的な非反転増幅器の原理的な
回路図を図２に示す。
回路図を図２に示す。
【０００３】この非反転増幅器は、正側入力端（＋）及
び負側入力端（−）をもち、正側入力端を信号入力端子
Ｔｉと接続して入力信号ＩＮを入力し、出力端を信号出
力端子Ｔｏと接続する増幅回路４と、一端を信号出力端
子Ｔｏと接続し他端を増幅回路４の負側入力端と接続す
る第１の抵抗Ｒ１、及び一端を抵抗Ｒ１の他端と接続し
他端を第１の電源電位点の接地電位点と接続する第２の
抵抗Ｒ２を備えた帰還回路２１とを有する構成となって
いる。
び負側入力端（−）をもち、正側入力端を信号入力端子
Ｔｉと接続して入力信号ＩＮを入力し、出力端を信号出
力端子Ｔｏと接続する増幅回路４と、一端を信号出力端
子Ｔｏと接続し他端を増幅回路４の負側入力端と接続す
る第１の抵抗Ｒ１、及び一端を抵抗Ｒ１の他端と接続し
他端を第１の電源電位点の接地電位点と接続する第２の
抵抗Ｒ２を備えた帰還回路２１とを有する構成となって
いる。
【０００４】この非反転増幅回路においては、抵抗Ｒ
１，Ｒ２の抵抗値をそれぞれ信号と同一のＲ１，Ｒ２と
すると、入力信号ＩＮに対し（Ｒ１＋Ｒ２）／Ｒ２倍の
出力信号ＯＵＴが得られる。
１，Ｒ２の抵抗値をそれぞれ信号と同一のＲ１，Ｒ２と
すると、入力信号ＩＮに対し（Ｒ１＋Ｒ２）／Ｒ２倍の
出力信号ＯＵＴが得られる。
【０００５】図３は従来の非反転増幅器の一例を示すト
ランジスタレベルの回路図である。
ランジスタレベルの回路図である。
【０００６】この非反転増幅器は、ベースを信号入力端
子Ｔｉと接続するＮＰＮ型の第１のトランジスタＱ１、
エミッタを第１のトランジスタＱ１のエミッタと接続す
るＮＰＮ型の第２のトランジスタＱ２、第１及び第２の
トランジスタＱ１，Ｑ２のエミッタと第１の電源電位点
である接地電位点との間に接続された電流源Ｉ１、ベー
ス及びコレクタを第１のトランジスタＱ１のコレクタと
接続しエミッタを電源電位Ｖｃｃの第２の電源電位点と
接続するＰＮＰ型の第３のトランジスタＱ３、並びにベ
ースを第３のトランジスタＱ３のベースと接続しコレク
タを第２のトランジスタＱ２のコレクタと接続しエミッ
タを第２の電源電位点と接続するＰＮＰ型の第４のトラ
ンジスタＱ４を備えた差動増幅回路１と、コレクタを第
２の電源電位点と接続しベースを第２のトランジスタの
コレクタと接続しエミッタを信号出力端子Ｔｏと接続す
るＮＰＮ型の第５のトランジスタＱ５、一端を信号出力
端子Ｔｏと接続し他端を第２のトランジスタＱ２のベー
スと接続する第１の抵抗Ｒ１、及び一端を第１の抵抗Ｒ
１の他端と接続し他端を接地電位点と接続する第２の抵
抗Ｒ２を備えたエミッタホロア回路２とを有する構成と
なっている。なお、トランジスタＱ３，Ｑ４でカレント
ミラー回路を形成し、抵抗Ｒ１，Ｒ２で帰還回路２１を
形成している。
子Ｔｉと接続するＮＰＮ型の第１のトランジスタＱ１、
エミッタを第１のトランジスタＱ１のエミッタと接続す
るＮＰＮ型の第２のトランジスタＱ２、第１及び第２の
トランジスタＱ１，Ｑ２のエミッタと第１の電源電位点
である接地電位点との間に接続された電流源Ｉ１、ベー
ス及びコレクタを第１のトランジスタＱ１のコレクタと
接続しエミッタを電源電位Ｖｃｃの第２の電源電位点と
接続するＰＮＰ型の第３のトランジスタＱ３、並びにベ
ースを第３のトランジスタＱ３のベースと接続しコレク
タを第２のトランジスタＱ２のコレクタと接続しエミッ
タを第２の電源電位点と接続するＰＮＰ型の第４のトラ
ンジスタＱ４を備えた差動増幅回路１と、コレクタを第
２の電源電位点と接続しベースを第２のトランジスタの
コレクタと接続しエミッタを信号出力端子Ｔｏと接続す
るＮＰＮ型の第５のトランジスタＱ５、一端を信号出力
端子Ｔｏと接続し他端を第２のトランジスタＱ２のベー
スと接続する第１の抵抗Ｒ１、及び一端を第１の抵抗Ｒ
１の他端と接続し他端を接地電位点と接続する第２の抵
抗Ｒ２を備えたエミッタホロア回路２とを有する構成と
なっている。なお、トランジスタＱ３，Ｑ４でカレント
ミラー回路を形成し、抵抗Ｒ１，Ｒ２で帰還回路２１を
形成している。
【０００７】次に、この非反転増幅器の動作について説
明する。
明する。
【０００８】この非反転増幅器においても、図２に示さ
れたものと同様に、入力信号ＩＮは抵抗Ｒ１，Ｒ２で定
まる増幅率で増幅され、（Ｒ１＋Ｒ２）／Ｒ２倍されて
出力される。
れたものと同様に、入力信号ＩＮは抵抗Ｒ１，Ｒ２で定
まる増幅率で増幅され、（Ｒ１＋Ｒ２）／Ｒ２倍されて
出力される。
【０００９】今、トランジスタＱ３，Ｑ４の素子寸法が
等しいとすると、トランジスタＱ１のコレクタには
（１）式に示す電流が流れる。
等しいとすると、トランジスタＱ１のコレクタには
（１）式に示す電流が流れる。
【００１０】ＩC1＝ＩC3（１＋２／βp ） …（１） 但し、ＩC1：Ｑ１のコレクタ電流 ＩC3：Ｑ３のコレクタ電流 βp ：ＰＮＰ型のトランジスタの電流増幅率 また、トランジスタＱ２のコレクタ電流ＩC2はトランジ
スタＱ５のベース電流を考慮すると（２）式となる。
スタＱ５のベース電流を考慮すると（２）式となる。
【００１１】 ＩC2＝ＩC3−ＩE5／（βN ＋１） … （２） 但し、ＩC3＝ＩC4 ＩE5：Ｑ５のエミッタ電流 βN ：ＮＰＮのトランジスタの電流増幅率 電流源Ｉ１に流れる電流をＩo とすると、 ＩC1＋ＩC2＝Ｉo … （３） また信号入力端子Ｔｉと共通接続点Ｎ１との間の電圧差
△ＶBEは（４）式で決る。
△ＶBEは（４）式で決る。
【００１２】 △ＶBE＝（ｋＴ／ｇ）ｌｎ（ＩC2／ＩC1） … （４） 但し、ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：素電荷 今、一例としてＩo ＝２０μＡ，βp ＝５０，βp ＝１
００，ＩE5＝１００μＡとすれば、ＩC1＝１０．７μ
Ａ，ＩC2＝９．３μＡとなり、△ＶBE＝３．６ｍＶとな
る。
００，ＩE5＝１００μＡとすれば、ＩC1＝１０．７μ
Ａ，ＩC2＝９．３μＡとなり、△ＶBE＝３．６ｍＶとな
る。
【００１３】
【発明が解決しようとする課題】この従来の非反転増幅
器では、消費電力を低くするために電流源Ｉ１に流れる
電流を少なく設定し、信号出力端子Ｔｏに流れる電流を
大きく取ると、前述の（１）〜（４）式から分るよう
に、信号入力端子Ｔｉに発生するオフセット電圧（△Ｖ
BE）が大きくなり、信号出力端子Ｔｏに正確な増幅電圧
が得られないという欠点があった。
器では、消費電力を低くするために電流源Ｉ１に流れる
電流を少なく設定し、信号出力端子Ｔｏに流れる電流を
大きく取ると、前述の（１）〜（４）式から分るよう
に、信号入力端子Ｔｉに発生するオフセット電圧（△Ｖ
BE）が大きくなり、信号出力端子Ｔｏに正確な増幅電圧
が得られないという欠点があった。
【００１４】本発明の目的は、出力電流を大きく取って
も入力オフセット電圧を低く抑えることができ、信号出
力端子に正確な増幅電圧を得ることができる非反転増幅
器を提供することにある。
も入力オフセット電圧を低く抑えることができ、信号出
力端子に正確な増幅電圧を得ることができる非反転増幅
器を提供することにある。
【００１５】
【課題を解決するための手段】本発明の非反転増幅器
は、ベースを信号入力端子と接続する第１の接合型の第
１のトランジスタ、エミッタを前記第１のトランジスタ
のエミッタと接続する第１の接合型の第２のトランジス
タ、前記第１及び第２のトランジスタのエミッタと第１
の電源電位点との間に接続された電流源回路、ベース及
びコレクタを前記第１のトランジスタのコレクタと接続
しエミッタを第２の電源電位点と接続する第２の接合型
の第３のトランジスタ、並びにベースを前記第３のトラ
ンジスタのベースと接続しコレクタを前記第２のトラン
ジスタのコレクタと接続しエミッタを前記第２の電源電
位点と接続する第２の接合型の第４のトランジスタを備
えた差動増幅回路と、コレクタを前記第２の電源電位点
と接続しエミッタを信号出力端子と接続する第１の接合
型の第５のトランジスタ、一端を前記信号出力端子と接
続し他端を前記第２のトランジスタのベースと接続する
第１の抵抗、及び一端を前記第１の抵抗の他端と接続し
他端を前記第１の電源電位点と接続する第２の抵抗を備
えた第１のエミッタホロア回路と、ベースを前記第３の
トランジスタのベースと接続しコレクタを前記第５のト
ランジスタのベースと接続しエミッタを前記第２の電源
電位点と接続する第２の接合型の第６のトランジスタ及
びベースを前記第２のトランジスタのコレクタと接続し
コレクタを前記第１の電源電位点と接続しエミッタを前
記第６のトランジスタのコレクタと接続する第２の接合
型の第７のトランジスタを備えた第２のエミッタホロア
回路とを有している。
は、ベースを信号入力端子と接続する第１の接合型の第
１のトランジスタ、エミッタを前記第１のトランジスタ
のエミッタと接続する第１の接合型の第２のトランジス
タ、前記第１及び第２のトランジスタのエミッタと第１
の電源電位点との間に接続された電流源回路、ベース及
びコレクタを前記第１のトランジスタのコレクタと接続
しエミッタを第２の電源電位点と接続する第２の接合型
の第３のトランジスタ、並びにベースを前記第３のトラ
ンジスタのベースと接続しコレクタを前記第２のトラン
ジスタのコレクタと接続しエミッタを前記第２の電源電
位点と接続する第２の接合型の第４のトランジスタを備
えた差動増幅回路と、コレクタを前記第２の電源電位点
と接続しエミッタを信号出力端子と接続する第１の接合
型の第５のトランジスタ、一端を前記信号出力端子と接
続し他端を前記第２のトランジスタのベースと接続する
第１の抵抗、及び一端を前記第１の抵抗の他端と接続し
他端を前記第１の電源電位点と接続する第２の抵抗を備
えた第１のエミッタホロア回路と、ベースを前記第３の
トランジスタのベースと接続しコレクタを前記第５のト
ランジスタのベースと接続しエミッタを前記第２の電源
電位点と接続する第２の接合型の第６のトランジスタ及
びベースを前記第２のトランジスタのコレクタと接続し
コレクタを前記第１の電源電位点と接続しエミッタを前
記第６のトランジスタのコレクタと接続する第２の接合
型の第７のトランジスタを備えた第２のエミッタホロア
回路とを有している。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１７】図１は本発明の一実施例を示す回路図であ
る。
る。
【００１８】この実施例が図３に示された従来の非反転
増幅器と相違する点は、第２，第４のトランジスタＱ
２，Ｑ４のコレクタと第５のトランジスタＱ５のベース
とを切離し、差動増幅回路１とエミッタホロア回路２と
の間に、ベースを第３のトランジスタＱ３のベースと接
続しコレクタを第５のトランジスタＱ５のベースと接続
しエミッタを電源電位Ｖｃｃの第２の電源電位点と接続
するＰＮＰ型の第６のトランジスタＱ６と、ベースを第
２のトランジスタＱ２のコレクタと接続しコレクタを接
地電位点と接続しエミッタを第６のトランジスタＱ６の
コレクタと接続するＰＮＰ型の第７のトランジスタＱ７
とを備えた（第２の）エミッタホロア回路３を設けた点
にある。
増幅器と相違する点は、第２，第４のトランジスタＱ
２，Ｑ４のコレクタと第５のトランジスタＱ５のベース
とを切離し、差動増幅回路１とエミッタホロア回路２と
の間に、ベースを第３のトランジスタＱ３のベースと接
続しコレクタを第５のトランジスタＱ５のベースと接続
しエミッタを電源電位Ｖｃｃの第２の電源電位点と接続
するＰＮＰ型の第６のトランジスタＱ６と、ベースを第
２のトランジスタＱ２のコレクタと接続しコレクタを接
地電位点と接続しエミッタを第６のトランジスタＱ６の
コレクタと接続するＰＮＰ型の第７のトランジスタＱ７
とを備えた（第２の）エミッタホロア回路３を設けた点
にある。
【００１９】この実施例において、トランジスタＱ３，
Ｑ６はカレントミラー回路を形成しており、トランジス
タＱ６はトランジスタＱ７の電流源となっている。
Ｑ６はカレントミラー回路を形成しており、トランジス
タＱ６はトランジスタＱ７の電流源となっている。
【００２０】トランジスタＱ７はトランジスタＱ５を含
むエミッタホロア回路２に差動増幅回路１の出力信号を
伝達するとともに、トランジスタＱ２のコレクタにベー
スから電流を供給している。この実施例の増幅率も同様
に（Ｒ１＋Ｒ２）／Ｒ２である。
むエミッタホロア回路２に差動増幅回路１の出力信号を
伝達するとともに、トランジスタＱ２のコレクタにベー
スから電流を供給している。この実施例の増幅率も同様
に（Ｒ１＋Ｒ２）／Ｒ２である。
【００２１】トランジスタＱ１のコレクタ電流ＩC1は、
トランジスタＱ３，Ｑ４，Ｑ５の素子寸法が等しければ
（５）式で決まる。
トランジスタＱ３，Ｑ４，Ｑ５の素子寸法が等しければ
（５）式で決まる。
【００２２】ＩC1＝ＩC3（１＋３／βp ） …（５） またトランジスタＱ２のコレクタ電流は、（６）式で決
まる。
まる。
【００２３】 ＩC2＝ＩC3〔１＋１／（βp ＋１）〕−ＩE5／〔（βp ＋１）（ＢN ＋１）〕 … （６） 今、従来例と同様に、Ｉo ＝２０μＡ，βp ＝５０，β
N ＝１００，ＩE5＝１００μＡとすると、ＩC1＝１０．
２μＡ，ＩC2＝９．８μＡとなり、信号入力端子Ｔｉと
共通接続点Ｎ１との電位差は、１．０３ｍＶとなる。す
なわち、入力オフセット電圧を従来例よりも低く抑える
ことができる。
N ＝１００，ＩE5＝１００μＡとすると、ＩC1＝１０．
２μＡ，ＩC2＝９．８μＡとなり、信号入力端子Ｔｉと
共通接続点Ｎ１との電位差は、１．０３ｍＶとなる。す
なわち、入力オフセット電圧を従来例よりも低く抑える
ことができる。
【００２４】
【発明の効果】以上説明したように本発明は、差動増幅
回路の出力側のトランジスタ（Ｑ２，Ｑ４）のコレクタ
と第１のエミッタホロア回路のトランジスタ（Ｑ５）の
ベースとを切離し、差動増幅回路と第１のエミッタホロ
ア回路との間に、第１のエミッタホロア回路のトランジ
スタ（Ｑ５）と異なる接合型のトランジスタ（Ｑ７）を
含んで形成された第２のエミッタホロア回路を設けた構
成とすることにより、信号出力端子から大きな出力電流
を取り出しても、第２のエミッタホロア回路により差動
増幅回路に対する影響が低減するので、入力オフセット
電圧を低く抑えることができ、信号出力端子に正確な増
幅電圧を得ることができる効果がある。
回路の出力側のトランジスタ（Ｑ２，Ｑ４）のコレクタ
と第１のエミッタホロア回路のトランジスタ（Ｑ５）の
ベースとを切離し、差動増幅回路と第１のエミッタホロ
ア回路との間に、第１のエミッタホロア回路のトランジ
スタ（Ｑ５）と異なる接合型のトランジスタ（Ｑ７）を
含んで形成された第２のエミッタホロア回路を設けた構
成とすることにより、信号出力端子から大きな出力電流
を取り出しても、第２のエミッタホロア回路により差動
増幅回路に対する影響が低減するので、入力オフセット
電圧を低く抑えることができ、信号出力端子に正確な増
幅電圧を得ることができる効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】従来の非反転増幅器の一例を示す原理的な回路
図である。
図である。
【図３】従来の非反転増幅器の一例を示すトランジスタ
レベルの回路図である。
レベルの回路図である。
１ 差動増幅回路 ２，３ エミッタホロア回路 ４ 増幅回路 ２１ 帰還回路 Ｉ１ 電流源 Ｑ１〜Ｑ７ トランジスタ Ｒ１，Ｒ２ 抵抗
Claims (1)
- 【請求項１】 ベースを信号入力端子と接続する第１の
接合型の第１のトランジスタ、エミッタを前記第１のト
ランジスタのエミッタと接続する第１の接合型の第２の
トランジスタ、前記第１及び第２のトランジスタのエミ
ッタと第１の電源電位点との間に接続された電流源回
路、ベース及びコレクタを前記第１のトランジスタのコ
レクタと接続しエミッタを第２の電源電位点と接続する
第２の接合型の第３のトランジスタ、並びにベースを前
記第３のトランジスタのベースと接続しコレクタを前記
第２のトランジスタのコレクタと接続しエミッタを前記
第２の電源電位点と接続する第２の接合型の第４のトラ
ンジスタを備えた差動増幅回路と、コレクタを前記第２
の電源電位点と接続しエミッタを信号出力端子と接続す
る第１の接合型の第５のトランジスタ、一端を前記信号
出力端子と接続し他端を前記第２のトランジスタのベー
スと接続する第１の抵抗、及び一端を前記第１の抵抗の
他端と接続し他端を前記第１の電源電位点と接続する第
２の抵抗を備えた第１のエミッタホロア回路と、ベース
を前記第３のトランジスタのベースと接続しコレクタを
前記第５のトランジスタのベースと接続しエミッタを前
記第２の電源電位点と接続する第２の接合型の第６のト
ランジスタ及びベースを前記第２のトランジスタのコレ
クタと接続しコレクタを前記第１の電源電位点と接続し
エミッタを前記第６のトランジスタのコレクタと接続す
る第２の接合型の第７のトランジスタを備えた第２のエ
ミッタホロア回路とを有することを特徴とする非反転増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03164870A JP3087352B2 (ja) | 1991-07-05 | 1991-07-05 | 非反転増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03164870A JP3087352B2 (ja) | 1991-07-05 | 1991-07-05 | 非反転増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514071A JPH0514071A (ja) | 1993-01-22 |
| JP3087352B2 true JP3087352B2 (ja) | 2000-09-11 |
Family
ID=15801494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03164870A Expired - Fee Related JP3087352B2 (ja) | 1991-07-05 | 1991-07-05 | 非反転増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087352B2 (ja) |
-
1991
- 1991-07-05 JP JP03164870A patent/JP3087352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514071A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098569A (ja) | 差動増幅回路 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPS6212692B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0347010B2 (ja) | ||
| JPH0232644B2 (ja) | ||
| JPS6343923B2 (ja) | ||
| JPH0332094Y2 (ja) | ||
| JP2588164B2 (ja) | 反転増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0354427Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPS6323573B2 (ja) | ||
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPH0115220Y2 (ja) | ||
| JPH0441610Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH06236219A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| LAPS | Cancellation because of no payment of annual fees |