JPH07112135B2 - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPH07112135B2 JPH07112135B2 JP61036428A JP3642886A JPH07112135B2 JP H07112135 B2 JPH07112135 B2 JP H07112135B2 JP 61036428 A JP61036428 A JP 61036428A JP 3642886 A JP3642886 A JP 3642886A JP H07112135 B2 JPH07112135 B2 JP H07112135B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流増幅回路に関する。
本発明は電流増幅回路に於いて、第１のダイオードと入
力電流源との接続点を差動増幅回路を構成する第１のト
ランジスタのベースに接続すると共に第２のダイオード
と可変電流源との接続点をこの差動増幅回路を構成する
第２のトランジスタのベースに接続し、この第１のトラ
ンジスタのコレクタを基準電流Irの基準電流源を介して
直流電源の一端に接続し、この第１及び第２のトランジ
スタの夫々のエミツタの接続点をこの基準電流Irと出力
電流Ixとの和の電流の電流源を介してこの直流電源の他
端に接続し、この第２のトランジスタのコレクタより出
力電流Ixを取り出す様にすることにより、入力電流Iin
に対し、利得によらず温度による変動のない出力電流Ix
を得ることができるようにしたものである。
力電流源との接続点を差動増幅回路を構成する第１のト
ランジスタのベースに接続すると共に第２のダイオード
と可変電流源との接続点をこの差動増幅回路を構成する
第２のトランジスタのベースに接続し、この第１のトラ
ンジスタのコレクタを基準電流Irの基準電流源を介して
直流電源の一端に接続し、この第１及び第２のトランジ
スタの夫々のエミツタの接続点をこの基準電流Irと出力
電流Ixとの和の電流の電流源を介してこの直流電源の他
端に接続し、この第２のトランジスタのコレクタより出
力電流Ixを取り出す様にすることにより、入力電流Iin
に対し、利得によらず温度による変動のない出力電流Ix
を得ることができるようにしたものである。
〔従来の技術とその問題点〕 従来のIC（集積回路）化されている電流増幅回路とし
て、第４図に示す如きものが提案されている。この第４
図に於いて（１）は入力電流Iinの入力端子を示し、こ
の入力端子（１）をダイオード接続されたnpn形トラン
ジスタ（２）のコレクタ及びベースの接続点に接続し、
このトランジスタ（２）のエミツタを抵抗値Ｒの抵抗器
（３）を介して接地し、このトランジスタ（２）のコレ
クタ及びベースの接続点をnpn形トランジスタ（４）の
ベースに接続し、このトランジスタ（４）のエミツタを
利得を決定する外付のボリウム（５）を介して接地し、
このトランジスタ（４）のコレクタより出力端子（６）
を導出する。
て、第４図に示す如きものが提案されている。この第４
図に於いて（１）は入力電流Iinの入力端子を示し、こ
の入力端子（１）をダイオード接続されたnpn形トラン
ジスタ（２）のコレクタ及びベースの接続点に接続し、
このトランジスタ（２）のエミツタを抵抗値Ｒの抵抗器
（３）を介して接地し、このトランジスタ（２）のコレ
クタ及びベースの接続点をnpn形トランジスタ（４）の
ベースに接続し、このトランジスタ（４）のエミツタを
利得を決定する外付のボリウム（５）を介して接地し、
このトランジスタ（４）のコレクタより出力端子（６）
を導出する。
この第４図に於いてボリウム（５）の抵抗値をRvとした
とき、出力端子（６）に得られる出力電流Ixは である。この第４図例に於いては抵抗器（３）はIC内に
あり、ボリウム（５）は外付けなので、IC外にあり、こ
の抵抗器（３）とボリウム（５）とで温度特性が異な
り、利得 は温度特性をもつ不都合があつた。
とき、出力端子（６）に得られる出力電流Ixは である。この第４図例に於いては抵抗器（３）はIC内に
あり、ボリウム（５）は外付けなので、IC外にあり、こ
の抵抗器（３）とボリウム（５）とで温度特性が異な
り、利得 は温度特性をもつ不都合があつた。
この不都合を解消すべく、回路全体をIC内に設ける様に
したものとして、第５図に示す如きものが提案されてい
る。これは入力端子（１）に供給される入力電圧をpnp
形トランジスタ（７）のベースに供給し、このトランジ
スタ（７）のコレクタを接地すると共にこのトランジス
タ（７）のエミツタをダイオード（８）のカソードに接
続し、このダイオード（８）のアノードを抵抗器（９）
を介して正の直流電圧Vccが供給される電源端子（10）
に接続し、このダイオード（８）及び抵抗器（９）の接
続点をnpn形トランジスタ（11）のベースに接続し、こ
のトランジスタ（11）のコレクタを電源端子（10）に接
続すると共にこのトランジスタ（11）のエミツタを抵抗
値がR1の抵抗器（12）を介してダイオード接続されたnp
n形トランジスタ（13）のベース及びコレクタの接続点
に接続し、このトランジスタ（13）のエミツタを抵抗値
がR2の抵抗器（14）を介して接地し、このトランジスタ
（13）のベース及びコレクタの接続点をnpn形トランジ
スタ（15）のベースに接続し、このトランジスタ（15）
のエミツタを抵抗値が抵抗器（14）の抵抗値と等しいR2
の抵抗器（16）を介して接地し、このトランジスタ（1
5）のコレクタより出力電流Ixの得られる出力端子
（６）を導出する。この第５図に於いて入力端子（１）
に供給される入力電圧をVc、pnp形トランジスタ（７）
のベース・エミツタ間電圧をVBE1、ダイオード（例えば
pnp形トランジスタで構成）（８）のスレツシユホール
ド電圧をVBE1とし、npn形トランジスタ（11）のベース
・エミツタ間電圧をVBE2としたとき、出力電流Ixは となる。この場合VBE1−VBE2の項が残り、この項が温度
特性をもつので出力電流Ixは温度特性をもつことにな
り、入力電圧Vcが温度特性なしとすれば利得が等価的に
温度特性をもつこととなる不都合がある。
したものとして、第５図に示す如きものが提案されてい
る。これは入力端子（１）に供給される入力電圧をpnp
形トランジスタ（７）のベースに供給し、このトランジ
スタ（７）のコレクタを接地すると共にこのトランジス
タ（７）のエミツタをダイオード（８）のカソードに接
続し、このダイオード（８）のアノードを抵抗器（９）
を介して正の直流電圧Vccが供給される電源端子（10）
に接続し、このダイオード（８）及び抵抗器（９）の接
続点をnpn形トランジスタ（11）のベースに接続し、こ
のトランジスタ（11）のコレクタを電源端子（10）に接
続すると共にこのトランジスタ（11）のエミツタを抵抗
値がR1の抵抗器（12）を介してダイオード接続されたnp
n形トランジスタ（13）のベース及びコレクタの接続点
に接続し、このトランジスタ（13）のエミツタを抵抗値
がR2の抵抗器（14）を介して接地し、このトランジスタ
（13）のベース及びコレクタの接続点をnpn形トランジ
スタ（15）のベースに接続し、このトランジスタ（15）
のエミツタを抵抗値が抵抗器（14）の抵抗値と等しいR2
の抵抗器（16）を介して接地し、このトランジスタ（1
5）のコレクタより出力電流Ixの得られる出力端子
（６）を導出する。この第５図に於いて入力端子（１）
に供給される入力電圧をVc、pnp形トランジスタ（７）
のベース・エミツタ間電圧をVBE1、ダイオード（例えば
pnp形トランジスタで構成）（８）のスレツシユホール
ド電圧をVBE1とし、npn形トランジスタ（11）のベース
・エミツタ間電圧をVBE2としたとき、出力電流Ixは となる。この場合VBE1−VBE2の項が残り、この項が温度
特性をもつので出力電流Ixは温度特性をもつことにな
り、入力電圧Vcが温度特性なしとすれば利得が等価的に
温度特性をもつこととなる不都合がある。
本発明は斯る点に鑑み、入力電流Iinに対し温度による
変動のない出力電流Ixを得ることができるようにするこ
とを目的とする。
変動のない出力電流Ixを得ることができるようにするこ
とを目的とする。
本発明電流増幅回路は第１図及び第３図に示す如く第１
のダイオード（17）と入力電流源（18）との接続点を差
動増幅回路（19）を構成する第１のトランジスタ（19
a）のベースに接続すると共に第２のダイオード（20）
と可変電流源（21）との接続点をこの差動増幅回路（1
9）を構成する第２のトランジスタ（19b）のベースに接
続し、この第１のトランジスタ（19a）のコレクタを基
準電流Irの基準電流源（22）を介して直流電源の一端に
接続し、この第１及び第２のトランジスタ（19a）及び
（19b）の夫々のエミツタの接続点をこの基準電流Irと
出力電流Ixとの和の電流（Ir＋Ix）の電流源（23）を介
してこの直流電源の他端に接続し、この第２のトランジ
スタ（19b）のコレクタより出力電流を取り出す様にし
たものである。
のダイオード（17）と入力電流源（18）との接続点を差
動増幅回路（19）を構成する第１のトランジスタ（19
a）のベースに接続すると共に第２のダイオード（20）
と可変電流源（21）との接続点をこの差動増幅回路（1
9）を構成する第２のトランジスタ（19b）のベースに接
続し、この第１のトランジスタ（19a）のコレクタを基
準電流Irの基準電流源（22）を介して直流電源の一端に
接続し、この第１及び第２のトランジスタ（19a）及び
（19b）の夫々のエミツタの接続点をこの基準電流Irと
出力電流Ixとの和の電流（Ir＋Ix）の電流源（23）を介
してこの直流電源の他端に接続し、この第２のトランジ
スタ（19b）のコレクタより出力電流を取り出す様にし
たものである。
斯る本発明に於いて入力電流源（18）の電流をIin、可
変電流源（21）の電流をIcとしたとき、出力電流Ixは となり、利得は である。この場合この可変電流源（21）の電流Icと基準
電流源（22）の電流Irとの温度特性はIC内に設けられて
おり常に等しいので利得 は温度特性をもたないこととなる。
変電流源（21）の電流をIcとしたとき、出力電流Ixは となり、利得は である。この場合この可変電流源（21）の電流Icと基準
電流源（22）の電流Irとの温度特性はIC内に設けられて
おり常に等しいので利得 は温度特性をもたないこととなる。
以下第１図，第２図及び第３図を参照しながら本発明電
流増幅回路の一実施例につき説明しよう。
流増幅回路の一実施例につき説明しよう。
第１図は本発明電流増幅回路の原理図を示し、この可変
電流源（21）としては例えば第２図Ａの回路を使用し、
この基準電流源（22）としては例えば第２図Ａと同様の
構成の第２図Ｂに示す如き回路を使用する。更にこの具
体的構成につき第３図を参照して説明する。
電流源（21）としては例えば第２図Ａの回路を使用し、
この基準電流源（22）としては例えば第２図Ａと同様の
構成の第２図Ｂに示す如き回路を使用する。更にこの具
体的構成につき第３図を参照して説明する。
第３図に於いては入力端子（１）を入力電流源（18）を
構成するnpn形トランジスタ（18a）のベースに接続し、
このトランジスタ（18a）のエミツタを抵抗器（18b）を
介して接地し、このトランジスタ（18a）のコレクタを
ダイオード（17）を構成するnpn形トランジスタ（17a）
のエミツタに接続し、このトランジスタ（17a）のコレ
クタを電源端子（10）に接続し、このトランジスタ（17
a）のベースを電源端子（10）と大地との間に直列に接
続された抵抗器（24）及び（25）の接続中点に接続し、
このトランジスタ（17a）のエミツタ及びトランジスタ
（18a）のコレクタの接続中点を差動増幅回路（19）を
構成するnpn形トランジスタ（19a）のベースに接続す
る。また、（20a）はダイオード（20）を構成するnpn形
トランジスタを示し、このトランジスタ（20a）のコレ
クタを電源端子（10）に接続すると共にこのトランジス
タ（20a）のベースを抵抗器（24）及び（25）の接続中
点に接続し、このトランジスタ（20a）のエミツタを可
変電流源（21）を構成するnpn形トランジスタ（21a）の
コレクタに接続し、このトランジスタ（21a）のエミツ
タを抵抗器（21b）を介して接地し、このトランジスタ
（21a）のベースをこの可変電流源（21）を構成する演
算増幅回路（21c）の出力端子に接続し、この演算増幅
回路（21c）の反転入力端子をこのトランジスタ（21
a）のエミツタに接続し、この演算増幅回路（21c）の非
反転入力端子を電源端子（10）と大地との間に接続さ
れた可変抵抗器（21d）の可動子に接続し、このダイオ
ード（20）を構成するトランジスタ（20a）のエミツタ
及びトランジスタ（21a）のコレクタの接続点を差動増
幅回路（19）を構成するnpn形トランジスタ（19b）に接
続する。この場合可変電流源（21）と流れる電流を利得
に応じた所定の電流Icする如くする。
構成するnpn形トランジスタ（18a）のベースに接続し、
このトランジスタ（18a）のエミツタを抵抗器（18b）を
介して接地し、このトランジスタ（18a）のコレクタを
ダイオード（17）を構成するnpn形トランジスタ（17a）
のエミツタに接続し、このトランジスタ（17a）のコレ
クタを電源端子（10）に接続し、このトランジスタ（17
a）のベースを電源端子（10）と大地との間に直列に接
続された抵抗器（24）及び（25）の接続中点に接続し、
このトランジスタ（17a）のエミツタ及びトランジスタ
（18a）のコレクタの接続中点を差動増幅回路（19）を
構成するnpn形トランジスタ（19a）のベースに接続す
る。また、（20a）はダイオード（20）を構成するnpn形
トランジスタを示し、このトランジスタ（20a）のコレ
クタを電源端子（10）に接続すると共にこのトランジス
タ（20a）のベースを抵抗器（24）及び（25）の接続中
点に接続し、このトランジスタ（20a）のエミツタを可
変電流源（21）を構成するnpn形トランジスタ（21a）の
コレクタに接続し、このトランジスタ（21a）のエミツ
タを抵抗器（21b）を介して接地し、このトランジスタ
（21a）のベースをこの可変電流源（21）を構成する演
算増幅回路（21c）の出力端子に接続し、この演算増幅
回路（21c）の反転入力端子をこのトランジスタ（21
a）のエミツタに接続し、この演算増幅回路（21c）の非
反転入力端子を電源端子（10）と大地との間に接続さ
れた可変抵抗器（21d）の可動子に接続し、このダイオ
ード（20）を構成するトランジスタ（20a）のエミツタ
及びトランジスタ（21a）のコレクタの接続点を差動増
幅回路（19）を構成するnpn形トランジスタ（19b）に接
続する。この場合可変電流源（21）と流れる電流を利得
に応じた所定の電流Icする如くする。
また（26）はダイオード接続されたpnp形トランジスタ
を示し、このトランジスタ（26）のエミツタを抵抗器
（27）を介して電源端子（10）に接続し、このトランジ
スタ（26）のベース及びコレクタの接続点を基準電流源
（22）を構成するnpn形トランジスタ（22a）のコレクタ
に接続し、このトランジスタ（22a）のエミツタを抵抗
器（22b）を介して接地し、このトランジスタ（22a）の
ベースをこの基準電流源（22）を構成する演算増幅回路
（22c）の出力端子に接続し、この演算増幅回路（22c）
の反転入力端子をトランジスタ（22a）のエミツタに
接続し、この演算増幅回路（22c）の非反転入力端子
を電源端子（10）と大地との間に直列接続された抵抗器
（28）及び（29）の接続中点に接続する。この場合この
基準電流源（22）に構成するトランジスタ（22a）に基
準電流Irが流れる如くする。またトランジスタ（26）の
ベース及びコレクタの接続点を、このダイオード接続の
トランジスタ（26）と共にカレントミラー回路を構成す
るpnp形トランジスタ（30）のベースに接続し、このト
ランジスタ（30）のエミツタを抵抗器（31）を介して電
源端子（10）に接続し、このトランジスタ（30）のコレ
クタをトランジスタ（19a）のコレクタに接続し、この
差動増幅回路（19）を構成するトランジスタ（19a）及
び（19b）の夫々のエミツタを互に接続し、このトラン
ジスタ（19a）及び（19b）の夫々のエミツタの接続点を
夫々電流源（23）を構成するnpn形トランジスタ（23a）
及び（23b）の夫々のコレクタに接続すると共にこのト
ランジスタ（23a）及び（23b）の夫々のエミツタを夫々
抵抗器（23c）及び（23d）を介して接地し、またこのト
ランジスタ（23a）のベースを演算増幅回路（22c）の出
力端子に接続する。この場合、この電流源（23）を構成
するこのトランジスタ（23a）には基準電流Irと同じ定
電流が流れる如くする。またトランジスタ（19b）のコ
レクタをダイオード接続したpnp形トランジスタ（32）
のコレクタ及びベースの接続点に接続し、このトランジ
スタ（32）のエミツタを抵抗器（33）を介して電源端子
（10）に接続する。このトランジスタ（32）のコレクタ
及びベースの接続点をこのダイオード接続のトランジス
タ（32）と共にカレントミラー回路を構成するpnp形ト
ランジスタ（34）のベースに接続し、このトランジスタ
（34）のエミツタを抵抗器（35）を介して電源端子（1
0）に接続し、このトランジスタ（34）のコレクタをnpn
形トランジスタ（36）のコレクタに接続し、このトラン
ジスタ（36）のエミツタを抵抗器（37）を介して接地
し、このトランジスタ（36）のベースを電流源（23）の
トランジスタ（23b）のベースに接続すると共に出力回
路を構成するnpn形トランジスタ（38）のベースに接続
する。またこのトランジスタ（34）のコレクタをnpn形
トランジスタ（39）のベースに接続し、このトランジス
タ（39）のコレクタを電源端子（10）に接続し、このト
ランジスタ（39）のエミツタをトランジスタ（38）のベ
ースに接続し、このトランジスタ（38）のエミツタを抵
抗器（40）を介して接地し、このトランジスタ（38）の
コレクタより出力電流Ixの得られる出力端子（６）を導
出する。この場合電流源（23）のトランジスタ（23b）
に流れる電流とトランジスタ（38）を流れる出力電流Ix
とが等しくなる如くする。従つてこの場合差動増幅回路
（19）の電流源（23）には基準電流Irと出力電流Ixとの
和の電流が流れる。またこの第３図例の回路素子は同一
IC内に形成するものとする。
を示し、このトランジスタ（26）のエミツタを抵抗器
（27）を介して電源端子（10）に接続し、このトランジ
スタ（26）のベース及びコレクタの接続点を基準電流源
（22）を構成するnpn形トランジスタ（22a）のコレクタ
に接続し、このトランジスタ（22a）のエミツタを抵抗
器（22b）を介して接地し、このトランジスタ（22a）の
ベースをこの基準電流源（22）を構成する演算増幅回路
（22c）の出力端子に接続し、この演算増幅回路（22c）
の反転入力端子をトランジスタ（22a）のエミツタに
接続し、この演算増幅回路（22c）の非反転入力端子
を電源端子（10）と大地との間に直列接続された抵抗器
（28）及び（29）の接続中点に接続する。この場合この
基準電流源（22）に構成するトランジスタ（22a）に基
準電流Irが流れる如くする。またトランジスタ（26）の
ベース及びコレクタの接続点を、このダイオード接続の
トランジスタ（26）と共にカレントミラー回路を構成す
るpnp形トランジスタ（30）のベースに接続し、このト
ランジスタ（30）のエミツタを抵抗器（31）を介して電
源端子（10）に接続し、このトランジスタ（30）のコレ
クタをトランジスタ（19a）のコレクタに接続し、この
差動増幅回路（19）を構成するトランジスタ（19a）及
び（19b）の夫々のエミツタを互に接続し、このトラン
ジスタ（19a）及び（19b）の夫々のエミツタの接続点を
夫々電流源（23）を構成するnpn形トランジスタ（23a）
及び（23b）の夫々のコレクタに接続すると共にこのト
ランジスタ（23a）及び（23b）の夫々のエミツタを夫々
抵抗器（23c）及び（23d）を介して接地し、またこのト
ランジスタ（23a）のベースを演算増幅回路（22c）の出
力端子に接続する。この場合、この電流源（23）を構成
するこのトランジスタ（23a）には基準電流Irと同じ定
電流が流れる如くする。またトランジスタ（19b）のコ
レクタをダイオード接続したpnp形トランジスタ（32）
のコレクタ及びベースの接続点に接続し、このトランジ
スタ（32）のエミツタを抵抗器（33）を介して電源端子
（10）に接続する。このトランジスタ（32）のコレクタ
及びベースの接続点をこのダイオード接続のトランジス
タ（32）と共にカレントミラー回路を構成するpnp形ト
ランジスタ（34）のベースに接続し、このトランジスタ
（34）のエミツタを抵抗器（35）を介して電源端子（1
0）に接続し、このトランジスタ（34）のコレクタをnpn
形トランジスタ（36）のコレクタに接続し、このトラン
ジスタ（36）のエミツタを抵抗器（37）を介して接地
し、このトランジスタ（36）のベースを電流源（23）の
トランジスタ（23b）のベースに接続すると共に出力回
路を構成するnpn形トランジスタ（38）のベースに接続
する。またこのトランジスタ（34）のコレクタをnpn形
トランジスタ（39）のベースに接続し、このトランジス
タ（39）のコレクタを電源端子（10）に接続し、このト
ランジスタ（39）のエミツタをトランジスタ（38）のベ
ースに接続し、このトランジスタ（38）のエミツタを抵
抗器（40）を介して接地し、このトランジスタ（38）の
コレクタより出力電流Ixの得られる出力端子（６）を導
出する。この場合電流源（23）のトランジスタ（23b）
に流れる電流とトランジスタ（38）を流れる出力電流Ix
とが等しくなる如くする。従つてこの場合差動増幅回路
（19）の電流源（23）には基準電流Irと出力電流Ixとの
和の電流が流れる。またこの第３図例の回路素子は同一
IC内に形成するものとする。
斯る第１図及び第３図に於いて入力電流源（18）に流れ
る入力電流をIinとしたとき、入力電流Iinと可変電流源
（21）に流れる電流Icとの比が差動増幅回路（19）のト
ランジスタ（19a）と（19b）とに流れる電流IrとIxとの
比に等しくなるので Iin:Ic＝Ix:Ir であり、Ix・Ic＝Iin・Irである。従って出力端子
（６）に得られる出力電流Ixは となる。このとき可変電流源（21）及び基準電流源（2
2）を夫々第２図Ａ及び第２図Ｂ又は第３図に示す如くn
pn形トランジスタ（21a）及び（22a）と演算増幅回路
（21c）及び（22c）とで構成したときには電流Ic及びIr
の温度特性は常に等しくなるので、本例に依る電流増幅
回路内に温度特性はなくなり（利得は温度特性を持たな
い）、入力電流Iinに対し利得によらず温度による変動
のない出力電流Ixを得ることができる。
る入力電流をIinとしたとき、入力電流Iinと可変電流源
（21）に流れる電流Icとの比が差動増幅回路（19）のト
ランジスタ（19a）と（19b）とに流れる電流IrとIxとの
比に等しくなるので Iin:Ic＝Ix:Ir であり、Ix・Ic＝Iin・Irである。従って出力端子
（６）に得られる出力電流Ixは となる。このとき可変電流源（21）及び基準電流源（2
2）を夫々第２図Ａ及び第２図Ｂ又は第３図に示す如くn
pn形トランジスタ（21a）及び（22a）と演算増幅回路
（21c）及び（22c）とで構成したときには電流Ic及びIr
の温度特性は常に等しくなるので、本例に依る電流増幅
回路内に温度特性はなくなり（利得は温度特性を持たな
い）、入力電流Iinに対し利得によらず温度による変動
のない出力電流Ixを得ることができる。
尚本発明は上述実施例に限らず本発明の要旨を逸脱する
ことなくその他種々の構成が取り得ることは勿論であ
る。
ことなくその他種々の構成が取り得ることは勿論であ
る。
本発明に依れば入力電流Iinに対し、利得によらず温度
による変動のない出力電流Ixを得ることができる利益が
ある。
による変動のない出力電流Ixを得ることができる利益が
ある。
第１図は本発明電流増幅回路の原理図、第２図は第１図
の要部の例を示す接続図、第３図は本発明電流増幅回路
の一実施例を示す接続図、第４図及び第５図は夫々従来
の電流増幅回路の例を示す接続図である。 （６）は出力端子、（10）は電源端子、（17）及び（2
0）は夫々ダイオード、（18）は入力電流源、（19）は
差動増幅回路、（21）は可変電流源、（22）は基準電流
源、（23）は電流源である。
の要部の例を示す接続図、第３図は本発明電流増幅回路
の一実施例を示す接続図、第４図及び第５図は夫々従来
の電流増幅回路の例を示す接続図である。 （６）は出力端子、（10）は電源端子、（17）及び（2
0）は夫々ダイオード、（18）は入力電流源、（19）は
差動増幅回路、（21）は可変電流源、（22）は基準電流
源、（23）は電流源である。
Claims (1)
- 【請求項１】第１のダイオードと入力電流源との接続点
を差動増幅回路を構成する第１のトランジスタのベース
に接続すると共に第２のダイオードと可変電流源との接
続点を上記差動増幅回路を構成する第２のトランジスタ
のベースに接続し、上記第１のトランジスタのコレクタ
を基準電流Irの基準電流源を介して直流電源の一端に接
続し、上記第１及び第２のトランジスタの夫々のエミツ
タの接続点を上記基準電流Irと出力電流Ixとの和の電流
の電流源を介して上記直流電源の他端に接続し、上記第
２のトランジスタのコレクタより出力電流Ixを取り出す
様にしたことを特徴とする電流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036428A JPH07112135B2 (ja) | 1986-02-20 | 1986-02-20 | 電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036428A JPH07112135B2 (ja) | 1986-02-20 | 1986-02-20 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194714A JPS62194714A (ja) | 1987-08-27 |
| JPH07112135B2 true JPH07112135B2 (ja) | 1995-11-29 |
Family
ID=12469544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036428A Expired - Lifetime JPH07112135B2 (ja) | 1986-02-20 | 1986-02-20 | 電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112135B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825396B2 (ja) * | 1992-06-19 | 1998-11-18 | 株式会社東芝 | 電流源回路 |
| JPH07281771A (ja) * | 1994-04-12 | 1995-10-27 | Nemitsuku Ramuda Kk | 電源装置の出力電圧可変回路 |
| JP6101581B2 (ja) * | 2013-06-28 | 2017-03-22 | 株式会社日立製作所 | バイアス回路 |
-
1986
- 1986-02-20 JP JP61036428A patent/JPH07112135B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62194714A (ja) | 1987-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| JPS6155288B2 (ja) | ||
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS647684B2 (ja) | ||
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH0648280B2 (ja) | 電流検出回路 | |
| JPH0124645Y2 (ja) | ||
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPH0347010B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP2551133B2 (ja) | 定電流源回路 | |
| JPS6216015Y2 (ja) | ||
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPS6325769Y2 (ja) | ||
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0332096Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |