JP2825396B2 - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JP2825396B2 JP2825396B2 JP4160568A JP16056892A JP2825396B2 JP 2825396 B2 JP2825396 B2 JP 2825396B2 JP 4160568 A JP4160568 A JP 4160568A JP 16056892 A JP16056892 A JP 16056892A JP 2825396 B2 JP2825396 B2 JP 2825396B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- level shift
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Description
【０００１】
【産業上の利用分野】本発明は電流源回路に関する。特
に、バイポーラ集積回路に用いる微小電流源回路に関す
る。
に、バイポーラ集積回路に用いる微小電流源回路に関す
る。
【０００２】
【従来の技術】従来、広く使われている微小電流源回路
を［図８］に示す。これは基本的なカレントミラーであ
るが、入出力の間にはすでに知られているように、 Ｉin＝Ｉout ・exp （Ｉout Ｒ／ＶT ） （1 ） （ＶT ＝ｋＴ／ｑ）ＶT ；熱電圧，ｋ；ボルツマン定
数，Ｔ；接合温度[ ℃] ，ｑ；電子の単位電荷 という関係がある。例えば10μA の入力電流から0.1 μ
A の出力電流を得ようと思ったならば、Ｒ＝1.2 ＭΩと
する必要があり、ICに内蔵するには高抵抗すぎる。また
式を見てわかるように、入出力関係はリニアな関係には
なっておらず、また抵抗の温度係数を0 としても温度依
存性がある。この様子を［図９］に示す。また［図１
０］の回路も良く使われる回路であり、この場合入出力
関係は、 Ｉout ＝Ｉin・exp （−ＩinＲ／ＶT ） （2 ） となる。10μA の入力電流から0.1 μA の出力電流を得
ようと思ったならば、Ｒ＝12ＫΩとなり、［図８］の場
合のように特別な高抵抗が必要なわけではない。しかし
ながら入出力関係は［図１１］のように単調増加にもな
っておらず、実際に微小電流源として使用する領域で
は、入力電流が増加すると出力電流は減少という関係に
ある。またＲにおける電圧降下が大きくなり、Ｑ1 が飽
和に入ると、（2 ）式は成り立たなくなる。さらに当然
こととして抵抗の温度係数を0 としても温度依存性があ
る。
を［図８］に示す。これは基本的なカレントミラーであ
るが、入出力の間にはすでに知られているように、 Ｉin＝Ｉout ・exp （Ｉout Ｒ／ＶT ） （1 ） （ＶT ＝ｋＴ／ｑ）ＶT ；熱電圧，ｋ；ボルツマン定
数，Ｔ；接合温度[ ℃] ，ｑ；電子の単位電荷 という関係がある。例えば10μA の入力電流から0.1 μ
A の出力電流を得ようと思ったならば、Ｒ＝1.2 ＭΩと
する必要があり、ICに内蔵するには高抵抗すぎる。また
式を見てわかるように、入出力関係はリニアな関係には
なっておらず、また抵抗の温度係数を0 としても温度依
存性がある。この様子を［図９］に示す。また［図１
０］の回路も良く使われる回路であり、この場合入出力
関係は、 Ｉout ＝Ｉin・exp （−ＩinＲ／ＶT ） （2 ） となる。10μA の入力電流から0.1 μA の出力電流を得
ようと思ったならば、Ｒ＝12ＫΩとなり、［図８］の場
合のように特別な高抵抗が必要なわけではない。しかし
ながら入出力関係は［図１１］のように単調増加にもな
っておらず、実際に微小電流源として使用する領域で
は、入力電流が増加すると出力電流は減少という関係に
ある。またＲにおける電圧降下が大きくなり、Ｑ1 が飽
和に入ると、（2 ）式は成り立たなくなる。さらに当然
こととして抵抗の温度係数を0 としても温度依存性があ
る。
【０００３】
【発明が解決しようとする課題】以上のように、［図
８］の従来回路では微小電流源回路を実現しようと思う
と、ＩＣに内蔵するには大きすぎる高抵抗を使うため
に、大幅なチップサイズの増加を招きコストアップとな
り、また精度もとれない。これをさけるための［図１
０］の従来回路では、入力電流が増加すると出力電流は
減少という関係にあり、入力電流の変化に対する出力電
流の変化が大きく、トランジスタが飽和に入いる可能性
がある。
８］の従来回路では微小電流源回路を実現しようと思う
と、ＩＣに内蔵するには大きすぎる高抵抗を使うため
に、大幅なチップサイズの増加を招きコストアップとな
り、また精度もとれない。これをさけるための［図１
０］の従来回路では、入力電流が増加すると出力電流は
減少という関係にあり、入力電流の変化に対する出力電
流の変化が大きく、トランジスタが飽和に入いる可能性
がある。
【０００４】さらに［図８］、［図１０］両方に共通す
るが、入出力関係がリニアな関係にないので、入力電流
に比例する出力電流を取り出すということは出来ない。
また温度特性を持つため、温度が変化すると出力電流も
変化してしまうという欠点がある。
るが、入出力関係がリニアな関係にないので、入力電流
に比例する出力電流を取り出すということは出来ない。
また温度特性を持つため、温度が変化すると出力電流も
変化してしまうという欠点がある。
【０００５】そこで本発明では抵抗を使わずに、入力電
流と出力電流がリニアな関係にあり、その関係が温度特
性を持たないような微小電流源回路を提供することを目
的とする。
流と出力電流がリニアな関係にあり、その関係が温度特
性を持たないような微小電流源回路を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１、第２のトランジスタからなる差
動増幅回路と、基準電位と前記第１のトランジスタのベ
ースとの間に接続された少なくとも一つのＰＮ接合を含
む第１のレベルシフト回路と、前記基準電位と前記第２
のトランジスタのベースとの間に接続され前記第１のレ
ベルシフト回路のＰＮ接合の段数と等しい段数のＰＮ接
合を含む第２のレベルシフト回路と、前記第１のトラン
ジスタのベースに接続され前記差動増幅回路に流れる電
流に比例した電流を流す第１の定電流源回路と、前記第
２のトランジスタのベースに接続され前記差動増幅回路
に流れる電流に比例した電流を流す第２の定電流源回路
とを具備し、前記第１のレベルシフト回路のＰＮ接合に
流れる電流の電流密度と前記第２のレベルシフト回路の
ＰＮ接合に流れる電流の電流密度とが異なり前記第１の
トランジスタまたは前記第２のトランジスタのコレクタ
を出力とすることを特徴とする電流源回路を提供する。
また、前記第１のレベルシフト回路のＰＮ接合の段数が
複数段であることを特徴とする電流源回路を提供する。
に、本発明では、第１、第２のトランジスタからなる差
動増幅回路と、基準電位と前記第１のトランジスタのベ
ースとの間に接続された少なくとも一つのＰＮ接合を含
む第１のレベルシフト回路と、前記基準電位と前記第２
のトランジスタのベースとの間に接続され前記第１のレ
ベルシフト回路のＰＮ接合の段数と等しい段数のＰＮ接
合を含む第２のレベルシフト回路と、前記第１のトラン
ジスタのベースに接続され前記差動増幅回路に流れる電
流に比例した電流を流す第１の定電流源回路と、前記第
２のトランジスタのベースに接続され前記差動増幅回路
に流れる電流に比例した電流を流す第２の定電流源回路
とを具備し、前記第１のレベルシフト回路のＰＮ接合に
流れる電流の電流密度と前記第２のレベルシフト回路の
ＰＮ接合に流れる電流の電流密度とが異なり前記第１の
トランジスタまたは前記第２のトランジスタのコレクタ
を出力とすることを特徴とする電流源回路を提供する。
また、前記第１のレベルシフト回路のＰＮ接合の段数が
複数段であることを特徴とする電流源回路を提供する。
【０００７】また、前記第１のレベルシフト回路のＰＮ
接合に流れる電流の電流密度が前記第２のレベルシフト
回路のＰＮ接合に流れる電流の電流密度よりも大きいこ
とを特徴とする電流源回路を提供する。また、前記第１
のトランジスタのエミッタの面積と前記第２のトランジ
スタのエミッタの面積とが異なることを特徴とする電流
源回路を提供する。
接合に流れる電流の電流密度が前記第２のレベルシフト
回路のＰＮ接合に流れる電流の電流密度よりも大きいこ
とを特徴とする電流源回路を提供する。また、前記第１
のトランジスタのエミッタの面積と前記第２のトランジ
スタのエミッタの面積とが異なることを特徴とする電流
源回路を提供する。
【０００８】
【作用】第１のレベルシフト回路と第２のレベルシフト
回路に流れる電流の電流密度の差を利用して差動増幅回
路の二つのバイポーラトランジスタのベース印加電圧に
差をつけ、これによりバイポーラトランジスタのコレク
タ電流を制御する。このようにすると温度に依存せず、
差動増幅回路に流れる電流に比例した電流を流す電流源
回路を得ることが出来る。さらに、電流密度を大きく変
えることにより、微小電流源回路とすることが出来る。
回路に流れる電流の電流密度の差を利用して差動増幅回
路の二つのバイポーラトランジスタのベース印加電圧に
差をつけ、これによりバイポーラトランジスタのコレク
タ電流を制御する。このようにすると温度に依存せず、
差動増幅回路に流れる電流に比例した電流を流す電流源
回路を得ることが出来る。さらに、電流密度を大きく変
えることにより、微小電流源回路とすることが出来る。
【０００９】
【実施例】本提案の実施例を［図１］に示す。基準電位
ＶBIASにトランジスタＱ1 のベースが接続され、Ｑ1 の
エミッタにＱ3 のベースが接続され、Ｑ3 のエミッタに
Ｑ5 のベースが接続され、という具合にＱ2M-1まで、M
個のトランジスタのダーリントン接続になっている（M
は1 以上の整数）。同様に基準電位ＶBIASにトランジス
タＱ2 のベースが接続され、Ｑ2 のエミッタにＱ4 のベ
ースが接続され、Ｑ4 のエミッタにＱ6 のベースが接続
され、‥‥という具合Ｑ2Mまで、M 個のトランジスタの
ダーリントン接続になっている。またトランジスタＱ
2M+1のベースはＱ2M-1のエミッタに接続され、Ｑ2M+2の
ベースはＱ2Mのエミッタに接続されている。Ｑ2M+1のエ
ミッタはL 個のダイオードＱ2M+3〜Ｑ2M+2L+1 を介し
て、またＱ2MのエミッタはL 個のダイオードＱ2M+4〜Ｑ
2M+2L+2 を介して、電流源Ｉinに接続されている（L は
0 以上の整数）。Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 、‥‥、Ｑ
2M+1、Ｑ2M+2の各エミッタには、Ｉinに比例する電流源
Ｉ1 、Ｉ2 、Ｉ3 、Ｉ4 、‥‥、Ｉ2M+1、Ｉ2M+2が接続
されており、各々の比例定数はｋ1 、ｋ2 、ｋ3 、ｋ
４、‥‥、ｋ ２Ｍ＋１、ｋ2M+2となっているいる。また
Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 、‥‥、Ｑ2M+1、Ｑ2M+2のトラ
ンジスタ、およびＱ2M+3、Ｑ2M+4、‥‥、Ｑ2M+2L+1 、
Ｑ2M+2L+2 のダイオードのエミッタ面積比は、各々
Ｎ1 、Ｎ2 、Ｎ3 、Ｎ4 、‥‥、Ｎ2M+1、Ｎ2M+2、およ
びＮ2M+3、Ｎ2M+4、‥‥、Ｎ2M+2L+1 、Ｎ2M+2L+2 とな
っている。
ＶBIASにトランジスタＱ1 のベースが接続され、Ｑ1 の
エミッタにＱ3 のベースが接続され、Ｑ3 のエミッタに
Ｑ5 のベースが接続され、という具合にＱ2M-1まで、M
個のトランジスタのダーリントン接続になっている（M
は1 以上の整数）。同様に基準電位ＶBIASにトランジス
タＱ2 のベースが接続され、Ｑ2 のエミッタにＱ4 のベ
ースが接続され、Ｑ4 のエミッタにＱ6 のベースが接続
され、‥‥という具合Ｑ2Mまで、M 個のトランジスタの
ダーリントン接続になっている。またトランジスタＱ
2M+1のベースはＱ2M-1のエミッタに接続され、Ｑ2M+2の
ベースはＱ2Mのエミッタに接続されている。Ｑ2M+1のエ
ミッタはL 個のダイオードＱ2M+3〜Ｑ2M+2L+1 を介し
て、またＱ2MのエミッタはL 個のダイオードＱ2M+4〜Ｑ
2M+2L+2 を介して、電流源Ｉinに接続されている（L は
0 以上の整数）。Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 、‥‥、Ｑ
2M+1、Ｑ2M+2の各エミッタには、Ｉinに比例する電流源
Ｉ1 、Ｉ2 、Ｉ3 、Ｉ4 、‥‥、Ｉ2M+1、Ｉ2M+2が接続
されており、各々の比例定数はｋ1 、ｋ2 、ｋ3 、ｋ
４、‥‥、ｋ ２Ｍ＋１、ｋ2M+2となっているいる。また
Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 、‥‥、Ｑ2M+1、Ｑ2M+2のトラ
ンジスタ、およびＱ2M+3、Ｑ2M+4、‥‥、Ｑ2M+2L+1 、
Ｑ2M+2L+2 のダイオードのエミッタ面積比は、各々
Ｎ1 、Ｎ2 、Ｎ3 、Ｎ4 、‥‥、Ｎ2M+1、Ｎ2M+2、およ
びＮ2M+3、Ｎ2M+4、‥‥、Ｎ2M+2L+1 、Ｎ2M+2L+2 とな
っている。
【００１０】以下、この回路の動作を述べる。ＶBE（Ｑ
1 ）〜ＶBE（Ｑ3 ）〜‥‥〜ＶBE（Ｑ2M+1）〜ＶＦ（Ｑ
2M+3）〜‥‥〜ＶBE（Ｑ2M+2L+1 ）〜Ｖ
BE（Ｑ2M+2L+2 ）〜‥‥〜ＶＦ（Ｑ2M+4）〜ＶBE（Ｑ
2M+2）〜‥‥〜ＶBE（Ｑ4 ）〜ＶBE（Ｑ4 ）のループで
電圧の式を立てると、ＶBE＝ＶT ｌｎ（ＩC ／ＮＩS ）
と表される（ＶT ：熱電圧，ＩC ：コレクタ電流，Ｎ：
エミッタ面積比，ＩS ：コレクタ飽和電流）ことから、 −ＶT ｌｎ（ＩC （Ｑ1 ）／Ｎ1 ＩS ）−ＶT ｌｎ（Ｉ
C （Ｑ3 ）／Ｎ3 ＩS ）‥‥−ＶT ｌｎ（Ｉ
C （Ｑ2M+1）／Ｎ2M+1ＩS ）−ＶT ｌｎ（Ｉ
C （Ｑ2M+3）／Ｎ2M+3ＩS ）‥‥−ＶT ｌｎ（ＩC （Ｑ
2M+2L+1 ）／Ｎ2M+2L+1 ＩS ）＋ＶT ｌｎ（ＩC （Ｑ
2M+2L+2 ）／Ｎ2M+2L+2 ＩS ）‥‥＋ＶT ｌｎ（Ｉ
C （Ｑ2M+4）／Ｎ2M+4ＩS ）＋ＶT ｌｎ（Ｉ
C （Ｑ2M+2）／Ｎ2M+2ＩS ）‥‥＋ＶT ｌｎ（ ＩC （Ｑ4 ）／Ｎ4 ＩS ）＋ＶT ｌｎ（ＩC （Ｑ2 ）／
Ｎ2 ＩS ）＝０ ‥‥（１） となる。一方、 ＩC （Ｑ1 ）＝ｋ1 Ｉin，ＩC （Ｑ2 ）＝ｋ2 Ｉin，Ｉ
c （Ｑ3 ）＝ｋ3 Ｉin，ＩC （Ｑ4 ）＝ｋ4 Ｉin，‥
‥，ＩC （Ｑ2M-1）＝ｋ2M-1Ｉin，ＩC （Ｑ2M）＝ｋ2M
Ｉin ‥‥ （２） ＩC （Ｑ2M+1）＝ＩC （Ｑ2M+3）＝‥‥＝ＩC （Ｑ
2M+2L+1 ）＝Ｉout ‥‥ （３） ＩC （Ｑ2M+2）＝ＩC （Ｑ2M+4）＝‥‥＝ＩC （Ｑ
2M+2L+2 ）＝Ｉin−Ｉout ‥‥ （４） なので、（１）〜（４）式より、Ｉout について求める
と、 Ｉout ＝［１／｛１＋（ＮＫ） 1/(L+1) ｝］Ｉin ‥‥
（５） ただし、ここで Ｎ＝（Ｎ2 Ｎ4 Ｎ6 ‥‥Ｎ2M+2L+2 ）／（Ｎ1 Ｎ3 Ｎ5
‥‥Ｎ2M+2L+1 ）‥‥ （６） Ｋ＝（ｋ1 ｋ3 ｋ5 ‥‥ｋ2M-1）／（ｋ2 ｋ4 ｋ6 ‥‥
ｋ2M） ‥‥（７） である。
1 ）〜ＶBE（Ｑ3 ）〜‥‥〜ＶBE（Ｑ2M+1）〜ＶＦ（Ｑ
2M+3）〜‥‥〜ＶBE（Ｑ2M+2L+1 ）〜Ｖ
BE（Ｑ2M+2L+2 ）〜‥‥〜ＶＦ（Ｑ2M+4）〜ＶBE（Ｑ
2M+2）〜‥‥〜ＶBE（Ｑ4 ）〜ＶBE（Ｑ4 ）のループで
電圧の式を立てると、ＶBE＝ＶT ｌｎ（ＩC ／ＮＩS ）
と表される（ＶT ：熱電圧，ＩC ：コレクタ電流，Ｎ：
エミッタ面積比，ＩS ：コレクタ飽和電流）ことから、 −ＶT ｌｎ（ＩC （Ｑ1 ）／Ｎ1 ＩS ）−ＶT ｌｎ（Ｉ
C （Ｑ3 ）／Ｎ3 ＩS ）‥‥−ＶT ｌｎ（Ｉ
C （Ｑ2M+1）／Ｎ2M+1ＩS ）−ＶT ｌｎ（Ｉ
C （Ｑ2M+3）／Ｎ2M+3ＩS ）‥‥−ＶT ｌｎ（ＩC （Ｑ
2M+2L+1 ）／Ｎ2M+2L+1 ＩS ）＋ＶT ｌｎ（ＩC （Ｑ
2M+2L+2 ）／Ｎ2M+2L+2 ＩS ）‥‥＋ＶT ｌｎ（Ｉ
C （Ｑ2M+4）／Ｎ2M+4ＩS ）＋ＶT ｌｎ（Ｉ
C （Ｑ2M+2）／Ｎ2M+2ＩS ）‥‥＋ＶT ｌｎ（ ＩC （Ｑ4 ）／Ｎ4 ＩS ）＋ＶT ｌｎ（ＩC （Ｑ2 ）／
Ｎ2 ＩS ）＝０ ‥‥（１） となる。一方、 ＩC （Ｑ1 ）＝ｋ1 Ｉin，ＩC （Ｑ2 ）＝ｋ2 Ｉin，Ｉ
c （Ｑ3 ）＝ｋ3 Ｉin，ＩC （Ｑ4 ）＝ｋ4 Ｉin，‥
‥，ＩC （Ｑ2M-1）＝ｋ2M-1Ｉin，ＩC （Ｑ2M）＝ｋ2M
Ｉin ‥‥ （２） ＩC （Ｑ2M+1）＝ＩC （Ｑ2M+3）＝‥‥＝ＩC （Ｑ
2M+2L+1 ）＝Ｉout ‥‥ （３） ＩC （Ｑ2M+2）＝ＩC （Ｑ2M+4）＝‥‥＝ＩC （Ｑ
2M+2L+2 ）＝Ｉin−Ｉout ‥‥ （４） なので、（１）〜（４）式より、Ｉout について求める
と、 Ｉout ＝［１／｛１＋（ＮＫ） 1/(L+1) ｝］Ｉin ‥‥
（５） ただし、ここで Ｎ＝（Ｎ2 Ｎ4 Ｎ6 ‥‥Ｎ2M+2L+2 ）／（Ｎ1 Ｎ3 Ｎ5
‥‥Ｎ2M+2L+1 ）‥‥ （６） Ｋ＝（ｋ1 ｋ3 ｋ5 ‥‥ｋ2M-1）／（ｋ2 ｋ4 ｋ6 ‥‥
ｋ2M） ‥‥（７） である。
【００１１】微小電流源とするには（５）式の１／｛１
＋（ＮＫ） 1/(1+L) ｝が１よりも十分小さな値に設定さ
れることが必要であるが、（６）（７）式からＮとＫを
１よりも大きな値、例えば１００とか１０００とかに設
定することは十分可能なことであり、またＬは現実の回
路では大きくても１０以下であることから、１／｛１＋
（ＮＫ） 1/(1+L) ｝は１よりも十分小さな値になる。
＋（ＮＫ） 1/(1+L) ｝が１よりも十分小さな値に設定さ
れることが必要であるが、（６）（７）式からＮとＫを
１よりも大きな値、例えば１００とか１０００とかに設
定することは十分可能なことであり、またＬは現実の回
路では大きくても１０以下であることから、１／｛１＋
（ＮＫ） 1/(1+L) ｝は１よりも十分小さな値になる。
【００１２】また（5 ）式を見るとわかるように、入力
電流Ｉinと出力電流Ｉout の関係はリニアであり、非線
形項目は入っていない。また抵抗や温度には全く依存し
ていないこともわかる。この回路の入出力特性は、［図
2 ］のようになる。
電流Ｉinと出力電流Ｉout の関係はリニアであり、非線
形項目は入っていない。また抵抗や温度には全く依存し
ていないこともわかる。この回路の入出力特性は、［図
2 ］のようになる。
【００１３】［図3 ］は［図1 ］において、M ＝1 、L
＝0 としたときの回路であり、最も簡単なものである。
ここでＱ1 〜Ｑ8 のエミッタ面積比がＮ1 〜Ｎ8 になっ
ており、Ｎ6 ＝Ｎ8 ＝1 とするとＩC （Ｑ6 ）＝Ｉinな
ので、（5 ）（6 ）にM ＝1、L ＝0 を代入して、 Ｉout ＝{1/ （1+Ｎｋ）} Ｉin ‥‥ （5-1 ） Ｎ＝（Ｎ2 Ｎ4 ）/ （Ｎ1 Ｎ3 ） ‥‥ （6-1 ） ｋ＝ｋ1 / ｋ2 ‥‥ （7-1 ） となる。Ｎ6 ＝Ｎ8 ＝1 としたので、ｋ1 、ｋ2 に関し
てはｋ1 ＝Ｎ5 ，ｋ2 ＝Ｎ7 なので、（7-1 ）式より、 ｋ＝Ｎ5 / Ｎ7 ‥‥ （7-1'） である。以上より、これらの式をまとめると、 Ｉout ＝[1/{1+（Ｎ2 Ｎ4 Ｎ5 ）/ （Ｎ1 Ｎ3 Ｎ7 ）}]Ｉin ‥‥ （8 ） （ただし、Ｎ6 ＝Ｎ8 ＝1 ）となる。例えば、Ｎ1 ＝Ｎ
3 ＝Ｎ6 ＝Ｎ7 ＝Ｎ8 ＝1 、Ｎ2 ＝Ｎ4 ＝Ｎ5 ＝10とす
ると、Ｉout ＝（1/1001）Ｉinとなり、出力電流Ｉout
は入力電流Ｉinの1/1001の大きさの電流が出力されるこ
とになる。これは出力電流は入力電流に正比例している
ことになり、抵抗依存性や温度依存性はないということ
である。
＝0 としたときの回路であり、最も簡単なものである。
ここでＱ1 〜Ｑ8 のエミッタ面積比がＮ1 〜Ｎ8 になっ
ており、Ｎ6 ＝Ｎ8 ＝1 とするとＩC （Ｑ6 ）＝Ｉinな
ので、（5 ）（6 ）にM ＝1、L ＝0 を代入して、 Ｉout ＝{1/ （1+Ｎｋ）} Ｉin ‥‥ （5-1 ） Ｎ＝（Ｎ2 Ｎ4 ）/ （Ｎ1 Ｎ3 ） ‥‥ （6-1 ） ｋ＝ｋ1 / ｋ2 ‥‥ （7-1 ） となる。Ｎ6 ＝Ｎ8 ＝1 としたので、ｋ1 、ｋ2 に関し
てはｋ1 ＝Ｎ5 ，ｋ2 ＝Ｎ7 なので、（7-1 ）式より、 ｋ＝Ｎ5 / Ｎ7 ‥‥ （7-1'） である。以上より、これらの式をまとめると、 Ｉout ＝[1/{1+（Ｎ2 Ｎ4 Ｎ5 ）/ （Ｎ1 Ｎ3 Ｎ7 ）}]Ｉin ‥‥ （8 ） （ただし、Ｎ6 ＝Ｎ8 ＝1 ）となる。例えば、Ｎ1 ＝Ｎ
3 ＝Ｎ6 ＝Ｎ7 ＝Ｎ8 ＝1 、Ｎ2 ＝Ｎ4 ＝Ｎ5 ＝10とす
ると、Ｉout ＝（1/1001）Ｉinとなり、出力電流Ｉout
は入力電流Ｉinの1/1001の大きさの電流が出力されるこ
とになる。これは出力電流は入力電流に正比例している
ことになり、抵抗依存性や温度依存性はないということ
である。
【００１４】［図4 ］は［図3 ］と同様にM ＝1 、L ＝
0 の場合であるが、［図3 ］におけるトランジスタ
Ｑ3 、Ｑ4 をダイオードとした場合である。基本的な動
作は［図1 ］の場合と全く同じであり、この場合もＱ1
〜Ｑ8 のエミッタ面積比がＮ1 〜Ｎ8 でＮ6 ＝Ｎ8 ＝1
になっているとすると、［図3 ］の時と同様に（8 ）式
が成り立つ。
0 の場合であるが、［図3 ］におけるトランジスタ
Ｑ3 、Ｑ4 をダイオードとした場合である。基本的な動
作は［図1 ］の場合と全く同じであり、この場合もＱ1
〜Ｑ8 のエミッタ面積比がＮ1 〜Ｎ8 でＮ6 ＝Ｎ8 ＝1
になっているとすると、［図3 ］の時と同様に（8 ）式
が成り立つ。
【００１５】なおここではＱ1 、Ｑ2 ともダイオードと
しているが、片方だけダイオードとすることも可能であ
る。例えばＱ1 のみをダイオードとしＱ2 をトランジス
タとする場合、Ｑ2 のエミッタはＱ4 のベースに、Ｑ2
のベースはＱ1 のアノードに、Ｑ3 のコレクタは電源端
子（Ｖcc）という具合である。この場合も（8 ）式が成
り立つのは当然である。
しているが、片方だけダイオードとすることも可能であ
る。例えばＱ1 のみをダイオードとしＱ2 をトランジス
タとする場合、Ｑ2 のエミッタはＱ4 のベースに、Ｑ2
のベースはＱ1 のアノードに、Ｑ3 のコレクタは電源端
子（Ｖcc）という具合である。この場合も（8 ）式が成
り立つのは当然である。
【００１６】［図５］は［図4 ］の回路のＱ1 、Ｑ2 の
ダイオードの極性の接続を反対にしたもので、電流は上
側から流し込んでいる。この回路でも［図3 ］、［図4
］に対応する素子番号はそのままつけている。またＱ
1 〜Ｑ10のエミッタ面積比はＮ1 〜Ｎ10になっていると
する。ここで、ＶBE（Ｑ1 ）〜ＶBE（Ｑ3 ）〜ＶBE（Ｑ
4 ）〜ＶBE（Ｑ2 ）のループで電圧の式を立てると、 ＶT ｌｎ（ＩC （Ｑ1 ）/ Ｎ1 ＩS ）−ＶT ｌｎ（ＩC （Ｑ3 ）/ Ｎ3 ＩS ）+ ＶT ｌｎ（ＩC （Ｑ4 ）/ Ｎ4 ＩS ）−ＶT ｌｎ（ＩC （Ｑ2 ）/ Ｎ2 IS ）＝0 ‥‥ （9 ） となる。一方、 ＩC （Ｑ1 ）＝（Ｎ5 Ｎ10/ Ｎ8 Ｎ9 ）Ｉin，ＩC （Ｑ2 ）＝（Ｎ7 Ｎ10/ Ｎ8 Ｎ9 ）Ｉin，ＩC （Ｑ3 ）＝Ｉout ，ＩC （Ｑ4 ）＝ＩC （Ｑ6 ）−Ｉout ，ＩC （Ｑ6 ）＝（Ｎ6 / Ｎ8 ）Ｉin ‥‥ （10） なので、（9 ）（10）式より、Ｎ6 ＝Ｎ8 ＝1 としてＩ
out について求めると、 Ｉout ＝[1/{1+（Ｎ1 Ｎ4 Ｎ7 / Ｎ2 Ｎ3 Ｎ5 ）}]Ｉin ‥‥ （11） となる。（11）式を（8 ）式と比較すればわかるよう
に、（8 ）式とは異なるものの形は同じであり、効果も
同様の期待が出来る。
ダイオードの極性の接続を反対にしたもので、電流は上
側から流し込んでいる。この回路でも［図3 ］、［図4
］に対応する素子番号はそのままつけている。またＱ
1 〜Ｑ10のエミッタ面積比はＮ1 〜Ｎ10になっていると
する。ここで、ＶBE（Ｑ1 ）〜ＶBE（Ｑ3 ）〜ＶBE（Ｑ
4 ）〜ＶBE（Ｑ2 ）のループで電圧の式を立てると、 ＶT ｌｎ（ＩC （Ｑ1 ）/ Ｎ1 ＩS ）−ＶT ｌｎ（ＩC （Ｑ3 ）/ Ｎ3 ＩS ）+ ＶT ｌｎ（ＩC （Ｑ4 ）/ Ｎ4 ＩS ）−ＶT ｌｎ（ＩC （Ｑ2 ）/ Ｎ2 IS ）＝0 ‥‥ （9 ） となる。一方、 ＩC （Ｑ1 ）＝（Ｎ5 Ｎ10/ Ｎ8 Ｎ9 ）Ｉin，ＩC （Ｑ2 ）＝（Ｎ7 Ｎ10/ Ｎ8 Ｎ9 ）Ｉin，ＩC （Ｑ3 ）＝Ｉout ，ＩC （Ｑ4 ）＝ＩC （Ｑ6 ）−Ｉout ，ＩC （Ｑ6 ）＝（Ｎ6 / Ｎ8 ）Ｉin ‥‥ （10） なので、（9 ）（10）式より、Ｎ6 ＝Ｎ8 ＝1 としてＩ
out について求めると、 Ｉout ＝[1/{1+（Ｎ1 Ｎ4 Ｎ7 / Ｎ2 Ｎ3 Ｎ5 ）}]Ｉin ‥‥ （11） となる。（11）式を（8 ）式と比較すればわかるよう
に、（8 ）式とは異なるものの形は同じであり、効果も
同様の期待が出来る。
【００１７】［図６］はM ＝2 、L ＝0 の場合の例であ
る。ここでＱ1 〜Ｑ11のエミッタ面積比がＮ1 〜Ｎ11に
なっており、Ｎ8 ＝Ｎ11＝1 とするとＩC （Ｑ8 ）＝Ｉ
inなので、（5 ）（6 ）にM ＝2 、L ＝0 を代入して、 Ｉout ＝{1/ （1+Ｎｋ）} Ｉin ‥‥ （5-2 ） Ｎ＝（Ｎ2 Ｎ4 Ｎ6 ）/ （Ｎ1 Ｎ3 Ｎ5 ） ‥‥ （6-2 ） ｋ＝（ｋ1 ｋ3 ）/ （ｋ2 ｋ4 ） ‥‥ （7-2 ） となる。Ｎ8 ＝Ｎ11＝1 としたので、ｋ1 〜ｋ4 に関し
てはｋ1 ＝ｋ3 ＝Ｎ7 、ｋ2 ＝ｋ4 ＝Ｎ9 なので、（7-
2 ）式より、 ｋ＝（Ｎ7 / Ｎ9 ）2 ‥‥ （7-2'） である。以上より、これらの式をまとめると、 Ｉout ＝[1/{1+（Ｎ2 Ｎ4 Ｎ6 Ｎ7 2 ）/ （Ｎ1 Ｎ3 Ｎ5 Ｎ9 2 ）}]Ｉin ‥‥ （11） （ただし、Ｎ8 ＝Ｎ11＝1 ）となる。例えば、Ｎ1 ＝Ｎ
3 ＝Ｎ5 ＝Ｎ8 ＝Ｎ9 ＝Ｎ11＝1 、Ｎ2 ＝Ｎ4 ＝Ｎ6＝
Ｎ7 ＝4 とすると、Ｉout ＝（1/1025）Ｉinとなり、出
力電流Ｉout は入力電流Ｉinの1/1025の大きさの電流が
出力されることになる。当然抵抗依存性や温度依存性は
ない。
る。ここでＱ1 〜Ｑ11のエミッタ面積比がＮ1 〜Ｎ11に
なっており、Ｎ8 ＝Ｎ11＝1 とするとＩC （Ｑ8 ）＝Ｉ
inなので、（5 ）（6 ）にM ＝2 、L ＝0 を代入して、 Ｉout ＝{1/ （1+Ｎｋ）} Ｉin ‥‥ （5-2 ） Ｎ＝（Ｎ2 Ｎ4 Ｎ6 ）/ （Ｎ1 Ｎ3 Ｎ5 ） ‥‥ （6-2 ） ｋ＝（ｋ1 ｋ3 ）/ （ｋ2 ｋ4 ） ‥‥ （7-2 ） となる。Ｎ8 ＝Ｎ11＝1 としたので、ｋ1 〜ｋ4 に関し
てはｋ1 ＝ｋ3 ＝Ｎ7 、ｋ2 ＝ｋ4 ＝Ｎ9 なので、（7-
2 ）式より、 ｋ＝（Ｎ7 / Ｎ9 ）2 ‥‥ （7-2'） である。以上より、これらの式をまとめると、 Ｉout ＝[1/{1+（Ｎ2 Ｎ4 Ｎ6 Ｎ7 2 ）/ （Ｎ1 Ｎ3 Ｎ5 Ｎ9 2 ）}]Ｉin ‥‥ （11） （ただし、Ｎ8 ＝Ｎ11＝1 ）となる。例えば、Ｎ1 ＝Ｎ
3 ＝Ｎ5 ＝Ｎ8 ＝Ｎ9 ＝Ｎ11＝1 、Ｎ2 ＝Ｎ4 ＝Ｎ6＝
Ｎ7 ＝4 とすると、Ｉout ＝（1/1025）Ｉinとなり、出
力電流Ｉout は入力電流Ｉinの1/1025の大きさの電流が
出力されることになる。当然抵抗依存性や温度依存性は
ない。
【００１８】［図７］はM ＝3 、L ＝1 の場合の例であ
る。ここでＱ1 〜Ｑ14のエミッタ面積比がＮ1 〜Ｎ15に
なっており、Ｎ13＝Ｎ15＝1 とするとＩC （Ｑ13）＝Ｉ
inなので、（5 ）（6 ）にM ＝3 、L ＝1 を代入して、 Ｉout ＝{1/ （1+Ｎｋ）} Ｉin ‥‥ （5-3 ） Ｎ＝（Ｎ2 Ｎ4 Ｎ6 Ｎ8 Ｎ10）/ （Ｎ1 Ｎ3 Ｎ5 Ｎ7 Ｎ9 ） ‥‥ （6-3 ） ｋ＝（ｋ1 ｋ3 ｋ5 ）/ （ｋ2 ｋ4 ｋ6 ） ‥‥ （7-3 ） となる。Ｎ13＝Ｎ15＝1 としたので、ｋ1 〜ｋ6 に関し
てはｋ1 ＝ｋ3 ＝Ｎ11，ｋ5 ＝Ｎ12、ｋ2 ＝ｋ4 ＝ｋ6
＝Ｎ14なので、（7-3 ）式より、 ｋ＝Ｎ11 2 Ｎ12/ Ｎ14 3 ‥‥ （7-3'） である。以上より、これらの式をまとめると、 Ｉout ＝[1/{1+（Ｎ2 Ｎ4 Ｎ6 Ｎ8 Ｎ10Ｎ11 2 Ｎ12）/ （Ｎ1 Ｎ3 Ｎ5 Ｎ7 Ｎ9 Ｎ14 3 ）}]Ｉin ‥‥ （12） （ただし、Ｎ13＝Ｎ15＝1 ）となり、Ｉout とＩinの関
係はエミッタ面積比のみで決まり、抵抗や温度には依存
していない。
る。ここでＱ1 〜Ｑ14のエミッタ面積比がＮ1 〜Ｎ15に
なっており、Ｎ13＝Ｎ15＝1 とするとＩC （Ｑ13）＝Ｉ
inなので、（5 ）（6 ）にM ＝3 、L ＝1 を代入して、 Ｉout ＝{1/ （1+Ｎｋ）} Ｉin ‥‥ （5-3 ） Ｎ＝（Ｎ2 Ｎ4 Ｎ6 Ｎ8 Ｎ10）/ （Ｎ1 Ｎ3 Ｎ5 Ｎ7 Ｎ9 ） ‥‥ （6-3 ） ｋ＝（ｋ1 ｋ3 ｋ5 ）/ （ｋ2 ｋ4 ｋ6 ） ‥‥ （7-3 ） となる。Ｎ13＝Ｎ15＝1 としたので、ｋ1 〜ｋ6 に関し
てはｋ1 ＝ｋ3 ＝Ｎ11，ｋ5 ＝Ｎ12、ｋ2 ＝ｋ4 ＝ｋ6
＝Ｎ14なので、（7-3 ）式より、 ｋ＝Ｎ11 2 Ｎ12/ Ｎ14 3 ‥‥ （7-3'） である。以上より、これらの式をまとめると、 Ｉout ＝[1/{1+（Ｎ2 Ｎ4 Ｎ6 Ｎ8 Ｎ10Ｎ11 2 Ｎ12）/ （Ｎ1 Ｎ3 Ｎ5 Ｎ7 Ｎ9 Ｎ14 3 ）}]Ｉin ‥‥ （12） （ただし、Ｎ13＝Ｎ15＝1 ）となり、Ｉout とＩinの関
係はエミッタ面積比のみで決まり、抵抗や温度には依存
していない。
【００１９】本実施例における差動増幅回路はトランジ
スタＱ7 、Ｑ8 のエミッタに接続したダイオードＱ9 、
Ｑ10を含む。これも特許請求の範囲に含まれることはい
うまでもない。
スタＱ7 、Ｑ8 のエミッタに接続したダイオードＱ9 、
Ｑ10を含む。これも特許請求の範囲に含まれることはい
うまでもない。
【００２０】
【発明の効果】以上のように本発明により、入力電流と
出力電流の関係が入出力電流や抵抗あるいは温度には全
く依存せず、トランジスタの面積比のみで決まるという
電流源回路を実現できる。また入出力電流の関係はリニ
アなので、入力電流に比例した電流を取り出すことが出
来る。さらにこのことは入力電流がバイアス電流と電流
変化分からなっているときにも成り立ち、リニアリティ
の優れた電流アッテネータとして使うことが出来る。
出力電流の関係が入出力電流や抵抗あるいは温度には全
く依存せず、トランジスタの面積比のみで決まるという
電流源回路を実現できる。また入出力電流の関係はリニ
アなので、入力電流に比例した電流を取り出すことが出
来る。さらにこのことは入力電流がバイアス電流と電流
変化分からなっているときにも成り立ち、リニアリティ
の優れた電流アッテネータとして使うことが出来る。
【図１】本発明の第1 の実施例を表した回路構成図
【図２】本発明の第1 の実施例の電流特性
【図３】本発明の第2 の実施例を表した回路構成図
【図４】本発明の第3 の実施例を表した回路構成図
【図５】本発明の第4 の実施例を表した回路構成図
【図６】本発明の第５の実施例を表した回路構成図
【図７】本発明の第６の実施例を表した回路構成図
【図８】従来の微小電流源を表した回路構成図
【図９】従来の微小電流源の電流特性
【図１０】従来の微小電流源を表した回路構成図
【図１１】従来の微小電流源の電流特性
Ｑi トランジスタもしくはＰＮ接合ダイオード Ｉi 定電流源回路
Claims (4)
- 【請求項１】 第１、第２のトランジスタからなる差動
増幅回路と、 基準電位と前記第１のトランジスタのベースとの間に接
続された少なくとも一つのＰＮ接合を含む第１のレベル
シフト回路と、 前記基準電位と前記第２のトランジスタのベースとの間
に接続され前記第１のレベルシフト回路のＰＮ接合の段
数と等しい段数のＰＮ接合を含む第２のレベルシフト回
路と、 前記第１のトランジスタのベースに接続され前記差動増
幅回路に流れる電流に比例した電流を流す第１の定電流
源回路と、 前記第２のトランジスタのベースに接続され、前記差動
増幅回路に流れる電流に比例した電流を流す第２の定電
流源回路とを具備し、 前記第１のレベルシフト回路のＰＮ接合に流れる電流の
電流密度と前記第２のレベルシフト回路のＰＮ接合に流
れる電流の電流密度とが異なり前記第１のトランジスタ
または前記第２のトランジスタのコレクタを出力とする
ことを特徴とする電流源回路。 - 【請求項２】 前記第１のレベルシフト回路のＰＮ接合
の段数が複数段であることを特徴とする請求項１記載の
電流源回路。 - 【請求項３】 前記第１のレベルシフト回路のＰＮ接合
に流れる電流の電流密度が前記第２のレベルシフト回路
のＰＮ接合に流れる電流の電流密度よりも大きいことを
特徴とする請求項１記載の電流源回路。 - 【請求項４】 前記第１のトランジスタのエミッタ面積
と前記第２のトランジスタのエミッタ面積とが異なるこ
とを特徴とする請求項１記載の電流源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4160568A JP2825396B2 (ja) | 1992-06-19 | 1992-06-19 | 電流源回路 |
| KR1019930011156A KR960003528B1 (ko) | 1992-06-19 | 1993-06-18 | 전류원회로 |
| US08/079,407 US5402011A (en) | 1992-06-19 | 1993-06-21 | Current source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4160568A JP2825396B2 (ja) | 1992-06-19 | 1992-06-19 | 電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066147A JPH066147A (ja) | 1994-01-14 |
| JP2825396B2 true JP2825396B2 (ja) | 1998-11-18 |
Family
ID=15717790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4160568A Expired - Fee Related JP2825396B2 (ja) | 1992-06-19 | 1992-06-19 | 電流源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5402011A (ja) |
| JP (1) | JP2825396B2 (ja) |
| KR (1) | KR960003528B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105681A (ja) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置 |
| KR100387971B1 (ko) * | 1994-04-27 | 2003-09-13 | 가부시끼가이샤 히다치 세이사꾸쇼 | 논리게이트회로,반도체메모리장치의센스회로및그들을사용한반도체메모리장치. |
| KR100293435B1 (ko) | 1997-10-31 | 2001-08-07 | 구본준, 론 위라하디락사 | 위치검출액정디스플레이장치(pslcd)및이의제조방법 |
| WO2004022470A1 (en) | 2002-09-06 | 2004-03-18 | Toshiba Elevator Kabushiki Kaisha | Lighting system of elevator |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566535A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Integrated circuit |
| JPS5634207A (en) * | 1979-08-30 | 1981-04-06 | Toshiba Corp | Differential amplifier |
| JPS5836015A (ja) * | 1981-08-28 | 1983-03-02 | Hitachi Ltd | 可変電子インピ−ダンス装置 |
| JPS58158515U (ja) * | 1982-04-16 | 1983-10-22 | 株式会社日立製作所 | 周波数変調器 |
| US4577119A (en) * | 1983-11-17 | 1986-03-18 | At&T Bell Laboratories | Trimless bandgap reference voltage generator |
| JPH07112135B2 (ja) * | 1986-02-20 | 1995-11-29 | ソニー株式会社 | 電流増幅回路 |
| US4691174A (en) * | 1986-09-19 | 1987-09-01 | Tektronix, Inc. | Fast recovery amplifier |
| US5134309A (en) * | 1989-06-08 | 1992-07-28 | Fuji Photo Film Co., Ltd. | Preamplifier, and waveform shaping circuit incorporating same |
-
1992
- 1992-06-19 JP JP4160568A patent/JP2825396B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-18 KR KR1019930011156A patent/KR960003528B1/ko not_active IP Right Cessation
- 1993-06-21 US US08/079,407 patent/US5402011A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003528B1 (ko) | 1996-03-14 |
| US5402011A (en) | 1995-03-28 |
| JPH066147A (ja) | 1994-01-14 |
| KR940001165A (ko) | 1994-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US9442508B2 (en) | Reference voltage source and method for providing a curvature-compensated reference voltage | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| JP2825396B2 (ja) | 電流源回路 | |
| US4032839A (en) | Current scaling circuits | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| JPS6340900Y2 (ja) | ||
| KR950010131B1 (ko) | 열 전류 공급원 및 집적 전압 조절기 | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| JPH0338607B2 (ja) | ||
| JPS6032816B2 (ja) | 感温制御回路 | |
| JPH0225561B2 (ja) | ||
| US6346802B2 (en) | Calibration circuit for a band-gap reference voltage | |
| JPH0257372B2 (ja) | ||
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPH0477329B2 (ja) | ||
| KR850000581B1 (ko) | 신호 변환 회로 | |
| KR830000469Y1 (ko) | 신호변환 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |