JPH0115220Y2 - - Google Patents
Info
- Publication number
- JPH0115220Y2 JPH0115220Y2 JP1986071678U JP7167886U JPH0115220Y2 JP H0115220 Y2 JPH0115220 Y2 JP H0115220Y2 JP 1986071678 U JP1986071678 U JP 1986071678U JP 7167886 U JP7167886 U JP 7167886U JP H0115220 Y2 JPH0115220 Y2 JP H0115220Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- current
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001131 transforming effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は増幅回路に関し特にバイポーラトラン
ジスタを用いたベース接地型増幅回路に関する。
ジスタを用いたベース接地型増幅回路に関する。
［従来の技術］
ベース接地型のトランジスタ増幅回路は第１図
にその回路例を示す如く、トランジスタQ1のエ
ミツタに入力信号電圧VINを印加してそのコレク
タからVputを導入するものであり、そのベースに
は一定の基準バイアスE1が付与されてなる。な
お、RLはコレクタ負荷抵抗、Rgは信号源抵抗及
びE2は回路電源を夫々示している。
にその回路例を示す如く、トランジスタQ1のエ
ミツタに入力信号電圧VINを印加してそのコレク
タからVputを導入するものであり、そのベースに
は一定の基準バイアスE1が付与されてなる。な
お、RLはコレクタ負荷抵抗、Rgは信号源抵抗及
びE2は回路電源を夫々示している。
かかる構成において、トランジスタQ1に流れ
るコレクタ電流をIcとし、エミツタ電圧をVEする
と次式が成立する。
るコレクタ電流をIcとし、エミツタ電圧をVEする
と次式が成立する。
VE＝E1−VBE1 ……(1)
Ic＝（VE−VIN）／Rg ……(2)
ここにVBE1はトランジスタQ1のベース・エミ
ツタ間電圧とし、エミツタ電流IEはIcに等しいも
のとする。従つて、出力電圧Vputは次式となる。
ツタ間電圧とし、エミツタ電流IEはIcに等しいも
のとする。従つて、出力電圧Vputは次式となる。
Vput＝Ic・RL
＝RL／Rg（E1−VBE1−VIN） ……(3)
当該(3)式により明白な如く、ベース接地型トラ
ンジスタ増幅回路の出力にはトランジスタのベー
ス・エミツタ間電圧VBEの項が含まれることにな
る。バイポーラトランジスタにおけるVputとIcと
の間には非直線があるために、出力Vputにはこの
VBEによる歪が生じて好ましくない。
ンジスタ増幅回路の出力にはトランジスタのベー
ス・エミツタ間電圧VBEの項が含まれることにな
る。バイポーラトランジスタにおけるVputとIcと
の間には非直線があるために、出力Vputにはこの
VBEによる歪が生じて好ましくない。
［考案の解決しようとする問題点］
従つて、本考案の目的は増幅用のバイポーラト
ランジスタによる非直線歪を改善することが可能
なベース接地型の増幅回路を提供することであ
る。
ランジスタによる非直線歪を改善することが可能
なベース接地型の増幅回路を提供することであ
る。
本考案のベース接地型のトランジスタ増幅回路
は、トランジスタのベースにバイアスを付与する
ためにPN接合素子と基準電圧源よりなる基準バ
イアス回路を設け、この基準バイアス回路とトラ
ンジスタとに一定比の電流を供給するようにし
て、トランジスタVBEをPN接合素子のVD（PN接
合間の順方向電圧）により打ち消すようにしたこ
とを特徴としている。
は、トランジスタのベースにバイアスを付与する
ためにPN接合素子と基準電圧源よりなる基準バ
イアス回路を設け、この基準バイアス回路とトラ
ンジスタとに一定比の電流を供給するようにし
て、トランジスタVBEをPN接合素子のVD（PN接
合間の順方向電圧）により打ち消すようにしたこ
とを特徴としている。
［考案の実施例］
以下に本考案について添付図面を参照しつつ説
明する。
明する。
第２図は本考案の原理を示す回路図であり、第
１図と同等部分は同一符号により示されている。
NPNトランジスタのベースは、PN接合素子であ
るダイオードD1と基準電圧源E1とを直列接続し
た基準バイアス回路に接続されることによつて、
一定のバイアス電圧（E1＋VD）が付与されてい
る。ここにVDはダイオードD1の順方向電圧であ
る。このダイオードD1に電流を供給すべくカレ
ントミラー回路１が設けられており、このカレン
トミラー出力Ic2がダイオードD1に供給されてい
る。他方のカレントミラー出力Ic1はトランジス
タQ1へ供給されており、出力導出手段として負
荷抵抗RL1がトランジスタQ1のコレクタとカレン
トミラー回路との間に挿入されている。
１図と同等部分は同一符号により示されている。
NPNトランジスタのベースは、PN接合素子であ
るダイオードD1と基準電圧源E1とを直列接続し
た基準バイアス回路に接続されることによつて、
一定のバイアス電圧（E1＋VD）が付与されてい
る。ここにVDはダイオードD1の順方向電圧であ
る。このダイオードD1に電流を供給すべくカレ
ントミラー回路１が設けられており、このカレン
トミラー出力Ic2がダイオードD1に供給されてい
る。他方のカレントミラー出力Ic1はトランジス
タQ1へ供給されており、出力導出手段として負
荷抵抗RL1がトランジスタQ1のコレクタとカレン
トミラー回路との間に挿入されている。
かかる構成により以下の式が成立する。
VE＝E1＋VD−VBE1 ……(4)
Ic1＝（VE−VIN）／Rg ……(5)
従つて、負荷抵抗RL1の両端から導出される出
力Vputは次式となる。
力Vputは次式となる。
Vput＝RL1／Rg（E1＋VD−VBE1−VIN） ……(6)
ここで、ダイオードD1のVD−ID特性とトラン
ジスタQ1のVBE−Ic特性とが同一であれば、カレ
ントミラー回路１の構成によりIc1＝IC2とするこ
とにより、VD＝VBE1とすることが可能となる。
よつて(6)式は次式となる。
ジスタQ1のVBE−Ic特性とが同一であれば、カレ
ントミラー回路１の構成によりIc1＝IC2とするこ
とにより、VD＝VBE1とすることが可能となる。
よつて(6)式は次式となる。
Vput＝RL1／Rg・（E1−VIN） ……(7)
当該(7)式から判るようにトランジスタのVBEの
項が除去されるから、VBEに起因する出力の歪の
発生はなくなる。図の如く負荷抵抗RL1を接続し
てその両端電圧を出力として用いたが、Ic1及び
Ic2は共に入力信号に応じて同じ様に変化するか
ら、これら両電流路の任意の箇所に負荷抵抗を挿
入してその両端電圧を出力として用いることがで
きる。
項が除去されるから、VBEに起因する出力の歪の
発生はなくなる。図の如く負荷抵抗RL1を接続し
てその両端電圧を出力として用いたが、Ic1及び
Ic2は共に入力信号に応じて同じ様に変化するか
ら、これら両電流路の任意の箇所に負荷抵抗を挿
入してその両端電圧を出力として用いることがで
きる。
上記においては、Ic1＝Ic2としたが一定電流比
Ic2／Ic1＝αとなるようにカレントミラー回路１
を構成しても良い。
Ic2／Ic1＝αとなるようにカレントミラー回路１
を構成しても良い。
一般にトランジスタのコレクタ電流IcとVBEと
の関係は次式で表される。
の関係は次式で表される。
Ic＝Is（ｅ×ｐqVBE／KT−１） ……(8)
個々にｑは電子電荷、ｋはボルツマン定数、Ｔ
は絶対温度、Isはベース・エミツタ間逆方向飽和
電流である。(8)式を変形して次式を得る。
は絶対温度、Isはベース・エミツタ間逆方向飽和
電流である。(8)式を変形して次式を得る。
VBE＝KT／ｑln（Ic／Is＋１）≒KT／ｑln（Ic／Is）
……(9) (9)式はPN接合ダイオードにおいても成立する
からKT／ｑ及びIsが共に等しいとすれば次式が
成立する。
……(9) (9)式はPN接合ダイオードにおいても成立する
からKT／ｑ及びIsが共に等しいとすれば次式が
成立する。
VD−VBE1
＝KT／ｑ｛lnIc2／Is−lnIc1／Is｝
＝KT／ｑlnα（＝Ａ） ……(10)
よつてトランジスタQ1とダイオードD1とに流
れる電流比が一定であれば、出力電圧Vputを示す
(6)式は(10)式より下記のようになりVBEに依存しな
くなる。
れる電流比が一定であれば、出力電圧Vputを示す
(6)式は(10)式より下記のようになりVBEに依存しな
くなる。
Vput＝RL1／Rg・（E1＋Ａ−VIN） ……(11)
ここでIc2をIc1に比し大とすれば電流増幅機能
をも有するリニアリテイの良い増幅回路となる。
をも有するリニアリテイの良い増幅回路となる。
第３図は本考案の他の実施例を示す回路図であ
り、第２図と同等部分は同一符号により示されて
いる。カレントミラー回路１としてトランジスタ
Q2，Q3にベースが共通接続されたPNPトランジ
スタQ4を更に付加して、そのエミツタに抵抗RL3
を設け、そのコレクタを出力抵抗RL4を介して接
地するようにし、出力抵抗RL4の両端から出力
Vputを得ている。
り、第２図と同等部分は同一符号により示されて
いる。カレントミラー回路１としてトランジスタ
Q2，Q3にベースが共通接続されたPNPトランジ
スタQ4を更に付加して、そのエミツタに抵抗RL3
を設け、そのコレクタを出力抵抗RL4を介して接
地するようにし、出力抵抗RL4の両端から出力
Vputを得ている。
ここで、ダイオードD1とトランジスタQ1への
供給電流比をIc2／Ic1＝αとし、またダイオード
D1と出力抵抗RL4への供給比をIc2／Ic3＝α′とする
と、本例においても(4)，(5)式が成立し、更にカレ
ントミラー回路１の共通ベースラインの電圧VB
は次式となる。
供給電流比をIc2／Ic1＝αとし、またダイオード
D1と出力抵抗RL4への供給比をIc2／Ic3＝α′とする
と、本例においても(4)，(5)式が成立し、更にカレ
ントミラー回路１の共通ベースラインの電圧VB
は次式となる。
VB＝E2−VBE3−Ic2・RL2 ……（11a）
(4)，(5)式及びIc2／Ic1＝αなる式を用いて
（11a）式を変形すると次式を得る。
（11a）式を変形すると次式を得る。
VB＝E2−VBE3
−αRL2／Rg・（E1＋VD−VBE1−VIN）……(12)
更にIc3は次式で示される。
Ic3＝（E2−VBE4−VB）／RL3 ……(13)
よつて出力Vputは次式となる。
Vput＝Ic3・RL4
＝RL4／RL3・（E2−VBE4−VB ……(14)
（14）式に(12)式を代入すると次式が得られる。
Vput＝RL4／RL3・｛VBE3−VBE4
＋αRL2／Rg・（E1＋VD−VBE1）｝ ……(15)
(5)式においてVD−VBE1は(10)式の如く一定値Ａ
となつており、またVBE3−VBE4は同じく次式とな
る。
となつており、またVBE3−VBE4は同じく次式とな
る。
VBE3−VBE4≒KT／ｑ・lnα′（＝Ｂ）……(16)
ここに、両トランジスタQ3，Q4のIsは共に等し
いものとする。よつて（15）式は下式となる。
いものとする。よつて（15）式は下式となる。
Vput＝RL4／RL3
｛Ｂ＋αRL2／Rg（E1＋Ａ−VIN）｝ ……(17)
即ち本例においてもVBEによる歪は発生せず、
かつ大きな電圧利得を得ることができる。また
Ic3をIc1より大に選定すれば電流増幅機能をも得
ることができる。
かつ大きな電圧利得を得ることができる。また
Ic3をIc1より大に選定すれば電流増幅機能をも得
ることができる。
第４図は本考案の他の例を示す回路図であり、
第２及び３図と同等部分は同一符号により示され
ている。本例は第３図に示すNPNトランジスタ
Q1のベース接地型増幅器１０とPNPトランジス
タQ1′のベース接地型増幅器２０とを用いてプツ
シユプル増幅回路を構成したものである。二電源
＋E2と−E2との間に第１の増幅器１０とこの増
幅器とコンプリメンタリな第２の増幅器２０とを
並列に設け、入力信号VINをベース接地型トラン
ジスタQ1，Q1′のエミツタへ共通に入力し、出力
付加RL4を並列にプツシユプル駆動する回路を示
している。尚、第２の増幅器２０の各構成要素に
はそれぞれ参照符号に「，」が付してある。
第２及び３図と同等部分は同一符号により示され
ている。本例は第３図に示すNPNトランジスタ
Q1のベース接地型増幅器１０とPNPトランジス
タQ1′のベース接地型増幅器２０とを用いてプツ
シユプル増幅回路を構成したものである。二電源
＋E2と−E2との間に第１の増幅器１０とこの増
幅器とコンプリメンタリな第２の増幅器２０とを
並列に設け、入力信号VINをベース接地型トラン
ジスタQ1，Q1′のエミツタへ共通に入力し、出力
付加RL4を並列にプツシユプル駆動する回路を示
している。尚、第２の増幅器２０の各構成要素に
はそれぞれ参照符号に「，」が付してある。
こうすることにより、同様にトランジスタの非
直線性による歪が改善された特性の良好なプツシ
ユプル増幅回路が得られることになる。
直線性による歪が改善された特性の良好なプツシ
ユプル増幅回路が得られることになる。
尚、上記においてはすべてカレントミラー回路
を用いたがこれと同等機能を有する電流供給手段
を用いることができるものである。
を用いたがこれと同等機能を有する電流供給手段
を用いることができるものである。
［考案の効果］
叙上のように、本考案によればトランジスタの
VBEによる非直線歪を補償して打し消すことがで
きるから、歪率の良好なベース接地型トランジス
タ増幅回路が得られることになる。
VBEによる非直線歪を補償して打し消すことがで
きるから、歪率の良好なベース接地型トランジス
タ増幅回路が得られることになる。
また、出力電圧を任意の手段により取り出すこ
とができ、増幅回路としての発展性も期待でき
る。
とができ、増幅回路としての発展性も期待でき
る。
第１図は従来のベース接地型増幅回路の例を示
す図、第２図は本考案の原理を示す回路図、第３
図は本考案の実施例を示す図、第４図は本考案の
回路を用いたプツシユプル増幅回路の例を示す図
である。 主要部分の符号の説明、１……カレントミラー
回路、１０……第１の増幅回路、２０……第２の
増幅回路、Q1，Q1′……ベース接地型トランジス
タ。
す図、第２図は本考案の原理を示す回路図、第３
図は本考案の実施例を示す図、第４図は本考案の
回路を用いたプツシユプル増幅回路の例を示す図
である。 主要部分の符号の説明、１……カレントミラー
回路、１０……第１の増幅回路、２０……第２の
増幅回路、Q1，Q1′……ベース接地型トランジス
タ。
Claims (1)
- 【実用新案登録請求の範囲】 エミツタに直列に抵抗を介して入力信号電圧が
印加されたトランジスタと、 前記トランジスタのベースとアース間に直列接
続されたPN接合素子及び基準電圧源よりなる基
準バイアス回路と、 この基準バイアス回路及び前記トランジスタの
コレクタ・エミツタ間に一定比の電流を供給する
電流供給手段とを含み、 前記基準バイアス回路は、前記PN接合素子の
PN接合による順方向電圧と前記基準電圧源によ
り前記トランジスタのベースに基準バイアスを付
与し、前記トランジスタ又は前記PN接合素子に
流れる電流の変化に対応して出力を導出するよう
にした増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986071678U JPH0115220Y2 (ja) | 1986-05-13 | 1986-05-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986071678U JPH0115220Y2 (ja) | 1986-05-13 | 1986-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61206313U JPS61206313U (ja) | 1986-12-26 |
| JPH0115220Y2 true JPH0115220Y2 (ja) | 1989-05-08 |
Family
ID=30609388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986071678U Expired JPH0115220Y2 (ja) | 1986-05-13 | 1986-05-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0115220Y2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52154332A (en) * | 1976-06-18 | 1977-12-22 | Oki Electric Ind Co Ltd | Current voltage conversion/amplification circuit |
| JPS5333489U (ja) * | 1976-08-30 | 1978-03-23 | ||
| JPS5433828A (en) * | 1977-08-22 | 1979-03-12 | Sumitomo Metal Ind | Method of making steel ingot |
-
1986
- 1986-05-13 JP JP1986071678U patent/JPH0115220Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52154332A (en) * | 1976-06-18 | 1977-12-22 | Oki Electric Ind Co Ltd | Current voltage conversion/amplification circuit |
| JPS5333489U (ja) * | 1976-08-30 | 1978-03-23 | ||
| JPS5433828A (en) * | 1977-08-22 | 1979-03-12 | Sumitomo Metal Ind | Method of making steel ingot |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61206313U (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JPH0626290B2 (ja) | 差動増幅器 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| KR920010238B1 (ko) | 증폭회로 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| JPH0115220Y2 (ja) | ||
| JPS63214009A (ja) | 複合トランジスタ | |
| JPH0535613Y2 (ja) | ||
| JPS6117622Y2 (ja) | ||
| JP3791319B2 (ja) | 差動増幅器 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6126846B2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| KR840001120B1 (ko) | 증폭기 | |
| JPS6340901Y2 (ja) | ||
| JPS6224972Y2 (ja) | ||
| JPH0212049B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0326670Y2 (ja) | ||
| JP2609617B2 (ja) | 電流発生回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPS607845B2 (ja) | 増幅器 | |
| JP3294355B2 (ja) | 電流源回路 |